具有限制層的互連結(jié)構(gòu)的制作方法
【專(zhuān)利說(shuō)明】具有限制層的互連結(jié)構(gòu)
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)是于2014年6月9日提交的美國(guó)申請(qǐng)第14/299，886號(hào)的部分繼續(xù)申請(qǐng)，其是于2012年4月27日提交的美國(guó)申請(qǐng)第13/457,841號(hào)(現(xiàn)在發(fā)行為美國(guó)專(zhuān)利第8，772，945)的分案申請(qǐng)，其全部?jī)?nèi)容通過(guò)弓I用結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及具有限制層的互連結(jié)構(gòu)。
【背景技術(shù)】
[0004]—般來(lái)說(shuō)，現(xiàn)代電子產(chǎn)品的設(shè)計(jì)中的一個(gè)驅(qū)動(dòng)因素是在給定的空間內(nèi)可以塞進(jìn)的計(jì)算效率的量和存儲(chǔ)的量。用于將更多的計(jì)算效率封裝到給定的空間和減少形成系統(tǒng)的各個(gè)芯片之間的距離的一種方法是堆疊芯片，其中互連件垂直地延伸。襯底中的嵌入式互連件或金屬填充的通孔通常被稱為硅通孔或襯底通孔(“TSV”)。TSV可以用來(lái)連接位于襯底的相對(duì)兩側(cè)上的芯片，或提供穿過(guò)芯片的主體的芯片級(jí)連接。
[0005]TSV也用于創(chuàng)建3D集成電路，并且與引線接合或其他連接技術(shù)相比是有利的，這是因?yàn)橥椎拿芏然旧细撸⑶乙驗(yàn)檫B接件的長(zhǎng)度更短。諸如系統(tǒng)級(jí)封裝、芯片堆疊多芯片模塊(MCM)等的3D封裝件包含兩個(gè)以上的芯片(集成電路)垂直地堆疊，從而使得它們占用較少的空間和/或具有更大的連通性。3D封裝的另一類(lèi)型是硅載體封裝技術(shù)，其中，IC不堆疊但是含有TSV的載體襯底用于將封裝件中的多個(gè)IC連接在一起。在大多數(shù)3D封裝件中，堆疊的芯片沿著它們的邊緣布線在一起，并且該邊緣布線略增加封裝件的長(zhǎng)度和寬度，并且通常需要位于芯片之間的中介層。在一些3D封裝件中，通過(guò)生成穿過(guò)芯片的主體的垂直互連件而使硅通孔代替邊緣布線。產(chǎn)生的封裝件沒(méi)有增加的長(zhǎng)度或?qū)挾?。因?yàn)椴恍枰薪閷?，TSV3D封裝件也可以比邊緣布線的3D封裝件更均勻(flatter)。這種TSV技術(shù)有時(shí)也被稱為T(mén)SS (硅穿通堆疊或硅穿孔堆疊)。3D集成電路(3D IC)是通過(guò)堆疊硅晶圓和/或管芯并且垂直地互連它們從而使得它們表現(xiàn)為單個(gè)器件的單個(gè)集成電路。通過(guò)使用TSV技術(shù)，3D IC可以將大量的功能集成到一個(gè)小的覆蓋區(qū)內(nèi)。堆疊件中的不同的管芯可以是異質(zhì)的，例如將CMOS邏輯、DRAM和II1-V族材料組合至單個(gè)IC內(nèi)。
[0006]不需要使用硅作為中介層或襯底，即使是指硅中的通孔。這些中介層襯底通常是硅、玻璃或一些其他絕緣體，其中，銅、金或其他導(dǎo)體設(shè)置在穿過(guò)中介層的通孔中。

【發(fā)明內(nèi)容】

[0007]為了解決現(xiàn)有技術(shù)中的問(wèn)題，根據(jù)本發(fā)明的一些實(shí)施例，提供了一種半導(dǎo)體器件，包括:接觸焊盤(pán)，設(shè)置在襯底上方，其中，所述接觸焊盤(pán)包括第一導(dǎo)電材料的第一層和位于所述第一層上方的第二導(dǎo)電材料的第二層，其中，所述第一導(dǎo)電材料和所述第二導(dǎo)電材料由基本相同的材料制成，其中，所述第一導(dǎo)電材料具有第一平均晶粒尺寸且所述第二導(dǎo)電材料具有第二平均晶粒尺寸，所述第二平均晶粒尺寸小于所述第一平均晶粒尺寸；鈍化層，覆蓋所述襯底和所述接觸焊盤(pán)，其中，所述鈍化層具有暴露出所述接觸焊盤(pán)的開(kāi)口 ；以及連接件，穿過(guò)所述開(kāi)口連接至所述接觸焊盤(pán)。
[0008]根據(jù)本發(fā)明的另一些實(shí)施例，提供了一種半導(dǎo)體器件，包括:襯底，具有有源表面和與所述有源表面相對(duì)的非有源表面；襯底通孔(TSV)結(jié)構(gòu)，嵌入在所述襯底中并且具有從所述非有源表面突出的突出部分；接觸焊盤(pán)，設(shè)置在所述TSV結(jié)構(gòu)的突出部分上方，其中，所述接觸焊盤(pán)包括第一導(dǎo)電材料的第一層和位于所述第一層上方的第二導(dǎo)電材料的第二層，其中，所述第一導(dǎo)電材料和所述第二導(dǎo)電材料由基本相同的材料制成，其中，所述第一導(dǎo)電材料具有第一平均晶粒尺寸且所述第二導(dǎo)電材料具有第二平均晶粒尺寸，所述第二平均晶粒尺寸小于所述第一平均晶粒尺寸；鈍化層，覆蓋所述襯底的非有源表面和所述接觸焊盤(pán)，其中，所述鈍化層具有暴露出所述接觸焊盤(pán)的開(kāi)口 ；以及連接件，穿過(guò)所述開(kāi)口連接至所述接觸焊盤(pán)。
[0009]根據(jù)本發(fā)明的又一些實(shí)施例，提供了一種用于制造半導(dǎo)體器件的方法，包括:使用多步電鍍操作在襯底上方形成接觸焊盤(pán)，所述接觸焊盤(pán)包括第一導(dǎo)電材料的第一層和位于所述第一層上方的第二導(dǎo)電材料的第二層，所述多步電鍍操作包括以第一鍍速率沉積所述第一層和以第二鍍速率沉積所述第二層，所述第二鍍速率小于所述第一鍍速率；在所述接觸焊盤(pán)上方形成鈍化層，其中，所述鈍化層具有暴露出所述接觸焊盤(pán)的開(kāi)口 ；以及穿過(guò)所述開(kāi)口將連接件連接至所述接觸焊盤(pán)。
【附圖說(shuō)明】
[0010]為了更完全地理解本發(fā)明實(shí)施例及其優(yōu)勢(shì)，現(xiàn)在結(jié)合附圖來(lái)對(duì)以下的描述作出參考，其中:
[0011]圖1A是示出襯底上的TSV材料的典型的沉積的截面圖；
[0012]圖1B是示出拋光之后的典型的TSV和襯底的截面圖；
[0013]圖1C是示出典型的TSV中的表面擴(kuò)散和晶粒再定向的截面圖；
[0014]圖2A是示出沉積TSV材料以為創(chuàng)建阻擋焊盤(pán)結(jié)構(gòu)作準(zhǔn)備的實(shí)施例的截面圖；
[0015]圖2B是僅金屬第一化學(xué)機(jī)械拋光之后的TSV結(jié)構(gòu)的截面圖；
[0016]圖2C是具有示例性阻擋焊盤(pán)的TSV結(jié)構(gòu)的截面圖；
[0017]圖2D是具有第二沉積的TSV材料的TSV結(jié)構(gòu)的截面圖；
[0018]圖2E是具有阻擋焊盤(pán)并且在第二平坦化之后的TSV結(jié)構(gòu)的截面圖；
[0019]圖3是示出用于構(gòu)建具有阻擋焊盤(pán)的TSV的步驟的流程圖；
[0020]圖4A是具有另一示例性的阻擋焊盤(pán)的TSV結(jié)構(gòu)的截面圖；
[0021]圖4B是具有在另一示例性的阻擋焊盤(pán)上的第二沉積TSV材料的TSV結(jié)構(gòu)的截面圖；
[0022]圖4C是具有另一示例性阻擋焊盤(pán)和在第二平坦化之后的TSV結(jié)構(gòu)的截面圖；
[0023]圖5A至圖51是根據(jù)本發(fā)明的一些實(shí)施例的在形成包括互連結(jié)構(gòu)的半導(dǎo)體器件中的中間步驟的截面圖，其中，互連結(jié)構(gòu)具有限制層；
[0024]圖6是根據(jù)本發(fā)明的一些實(shí)施例的在圖5中示出的標(biāo)記部分的放大視圖；
[0025]圖7A和圖7B示出了根據(jù)本發(fā)明的一些實(shí)施例的接觸焊盤(pán)的頂視圖的光學(xué)顯微鏡圖像；
[0026]圖8至圖10是根據(jù)本發(fā)明的各個(gè)可選實(shí)施例的半導(dǎo)體器件的截面圖；以及
[0027]圖11是根據(jù)本發(fā)明的一些實(shí)施例示出的形成包括互連結(jié)構(gòu)的半導(dǎo)體器件的方法的流程圖，其中，互連結(jié)構(gòu)具有限制層。
【具體實(shí)施方式】
[0028]在下文中詳細(xì)論述了本實(shí)施例的制造和使用。然而，應(yīng)當(dāng)理解，本發(fā)明提供了許多可以體現(xiàn)在各種具體上下文中的可應(yīng)用的概念。所論述的具體實(shí)施例僅僅是制造和使用所公開(kāi)的主題的說(shuō)明性的具體方式，并且不限制不同實(shí)施例的范圍。
[0029]將結(jié)合具體環(huán)境來(lái)描述實(shí)施例，S卩，硅通孔(TSV)結(jié)構(gòu)。然而，其他實(shí)施例中也可以應(yīng)用至其他的電氣結(jié)構(gòu)，包括但不限于，導(dǎo)電互連件、再定向?qū)?、球柵陣列、管芯安裝結(jié)構(gòu)、或任何其他導(dǎo)電結(jié)構(gòu)。此外，雖然參考提供具有阻擋焊盤(pán)并且設(shè)置在用于封裝件水平處理(諸如倒裝芯片封裝)中的襯底中的TSV來(lái)描述所呈現(xiàn)的原理，但是本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到可以將相同的原理有利地應(yīng)用至其他規(guī)模。例如，本發(fā)明所呈現(xiàn)的原理可以應(yīng)用于諸如印刷電路板的更高水平封裝，或應(yīng)用于管芯水平制造，諸如設(shè)置在半導(dǎo)體襯底材料中作為穿過(guò)芯片的主體的連接件的通孔，通孔在3D封裝件或3D集成電路中使用以代替邊緣布線互連系統(tǒng)。
[0030]本發(fā)明的概念是針對(duì)提供具有阻擋焊盤(pán)的嵌入式互連件或硅通孔以減少表面扭曲。阻擋焊盤(pán)可以以一深度設(shè)置在TSV中的導(dǎo)電焊盤(pán)下方，該深度足以降低表面導(dǎo)電焊盤(pán)中的金屬晶體的平均尺寸并且創(chuàng)建用于附接互連件的更平滑的表面。
[0031]參考圖1A，示出了襯底102上的TSV材料的典型的沉積的截面圖。當(dāng)在襯底102中形成通孔并且在襯底102上沉積導(dǎo)電TSV材料106時(shí)形成TSV104。理想的情況是，TSV材料106應(yīng)完全地填充通孔。使用TSV材料106填充通孔過(guò)程中的空隙或其他物理的缺陷可能改變TSV 104的導(dǎo)電性能。在沉積TSV材料106的單獨(dú)的層中，優(yōu)選地使TSV材料填充通孔的長(zhǎng)度和寬度。
[0032]TSV 104的直徑通常在I微米和20微米之間。然而，TSV 104的直徑可以具有任何適當(dāng)?shù)某叽?。TSV 104可以旨在承載特定的電流，并且因此，可以基于TSV 104的高度(推而廣之，襯底102的厚度)、TSV材料106的電阻和所需要的電流容量來(lái)確定合適的最小直徑。此外，TSV 104的最大直徑僅實(shí)際上僅受到TSV 104的期望的密度的限制。
[0033]TSV材料106也可以由各種導(dǎo)電材料組成。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到銅(Cu)可以是一種常用的TSV材料106，并且由于其低成本而是有利的?？蛇x地，金(Au)、鈀(Pd)、鎳(Ni)、金鎳合金(AuNi)、鈦(Ti)、鋁(Al)或任何其他充分的導(dǎo)電材料也可以有利地用作TSV 材料 106。
[0034]在金屬TSV材料106中表現(xiàn)的一個(gè)特征是金屬晶粒結(jié)構(gòu)。任何金屬塊是由大量的晶粒制成的，晶粒是金屬原子的封裝結(jié)構(gòu)中的規(guī)則性區(qū)域。在晶界處，原子變得未對(duì)準(zhǔn)，從而生成已知為位錯(cuò)的不規(guī)則。諸如合金化、冷加工、退火和回火的金屬化處理可以改變金屬晶粒的布置和尺寸。例如，冷加工打破了較大晶粒結(jié)構(gòu)，使金屬更硬和更脆，同時(shí)退火使用熱量，然后緩慢冷卻以通過(guò)生長(zhǎng)較大的晶粒結(jié)構(gòu)來(lái)軟化金屬。
[0035]銅(Cu)、招(Al)、銀(Ag)和金(Au)形成具有面心立方晶格的金屬化晶體結(jié)構(gòu)，從而形成立方體、八面體、十二面體和相關(guān)的晶體形態(tài)。相比之下，鈦(Ti)、鋅(Zn)、鎘(Cd)形成六角形晶格，而鎢(W)和鉬(Mo)形成體心立方晶格。雖然一些金屬形成相同類(lèi)型的晶格，應(yīng)當(dāng)指出的是，晶格的間距可以不同，從而在兩個(gè)沉積在一起的金屬的界面處產(chǎn)生晶體結(jié)構(gòu)不連續(xù)性。因此，金屬類(lèi)型可以決定晶體的晶格，這可以反過(guò)來(lái)決定TSV 104中的金屬化晶粒結(jié)構(gòu)的平均尺寸和形狀。任何“晶種”或通過(guò)預(yù)先存在的化學(xué)物質(zhì)的金屬晶粒結(jié)構(gòu)的影響也可以影響在TSV104中使用的金屬的平均晶粒尺寸。
[0036]可以以任何合適的方式沉積TSV材料106，包括但不限制于電鍍、浸沒(méi)、化學(xué)汽相沉積、濺射、等離子體增強(qiáng)化學(xué)汽相沉積等。然而，沉積方法可以決定TSV材料106中的晶界的形成和物理性質(zhì)。通孔的尺寸和幾何形狀也可以決定