嵌入式鍺硅外延位錯(cuò)缺陷的改善方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及嵌入式鍺硅外延的制備技術(shù)領(lǐng)域，具體來(lái)說(shuō)，本發(fā)明涉及一種嵌入式鍺硅外延位錯(cuò)缺陷的改善方法。
【背景技術(shù)】
[0002]眾所周知，CMOS電路的性能在很大程度上受PMOS晶體管的制約。因此，任何技術(shù)如果能夠把PMOS的性能提高到NMOS的水平都被認(rèn)為是有利的。在90nm的PMOS中，英特爾(Intel)的工程師將器件的源、漏刻蝕去除，然后重新淀積鍺硅層，這樣源和漏就會(huì)對(duì)溝道產(chǎn)生一個(gè)壓縮應(yīng)力，從而提高PMOS的傳輸特性。
[0003]圖1為現(xiàn)有技術(shù)中的一種鍺硅源/漏植入致應(yīng)變技術(shù)的PMOS結(jié)構(gòu)。如圖1所示，鍺硅源/漏植入致應(yīng)變技術(shù)是將鍺硅鑲嵌到源/漏區(qū)，從而在溝道處產(chǎn)生壓縮形變，提高PMOS晶體管的載流子遷移率，而載流子遷移率的提聞可導(dǎo)致聞的驅(qū)動(dòng)電流，提聞晶體管性倉(cāng)泛。
[0004]在硅(Si)襯底上生長(zhǎng)鍺硅薄膜，生長(zhǎng)應(yīng)變層的工藝即外延工藝過(guò)程。通常如果溝槽表面存在缺陷，鍺硅將不能形成很好的單晶結(jié)構(gòu)，在生長(zhǎng)過(guò)程中就會(huì)發(fā)生弛豫，薄膜中積累的應(yīng)變會(huì)引起晶面滑移，使界面原子排列錯(cuò)開(kāi)，應(yīng)變急劇釋放，在薄膜中產(chǎn)生大量缺陷，導(dǎo)致應(yīng)變弛豫。
[0005]現(xiàn)有的該外延工藝流程主要包括:外延前進(jìn)行濕法清洗；腔體腐蝕和覆膜；外延生長(zhǎng)前的氫氣烘烤；鍺硅沉積。在使用現(xiàn)有的鍺硅選擇性外延的工藝流程中，使用透射電鏡掃描，100%都有鍺硅外延的位錯(cuò)缺陷。典型的位錯(cuò)缺陷分為溝槽底部引發(fā)的位錯(cuò)缺陷以及溝槽側(cè)壁引發(fā)的位錯(cuò)缺陷。
[0006]因此，本領(lǐng)域中亟需一種新的鍺硅選擇性外延工藝，克服現(xiàn)有技術(shù)中存在的缺陷。

【發(fā)明內(nèi)容】

[0007]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種嵌入式鍺硅外延位錯(cuò)缺陷的改善方法，減少嵌入式鍺硅外延生長(zhǎng)過(guò)程中因側(cè)壁損傷而引發(fā)的位錯(cuò)缺陷，以提高鍺硅的應(yīng)力，提高載流子遷移率，改善PMOS晶體管的電性。
[0008]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種嵌入式鍺硅外延位錯(cuò)缺陷的改善方法，包括在所述鍺硅外延的反應(yīng)過(guò)程中，減少襯底所在的晶圓片在高溫環(huán)境中由于連續(xù)的不同反應(yīng)步驟相互切換而額外需要的升降溫度、流量以及壓力調(diào)整以達(dá)到穩(wěn)定的狀態(tài)所花費(fèi)的時(shí)間，減少反應(yīng)氣體對(duì)所述襯底上待外延的溝槽側(cè)壁的刻蝕消耗。
[0009]可選地，所述改善方法將所述晶圓片在高溫環(huán)境中的反應(yīng)時(shí)間減少了 100至200秒。
[0010]可選地，所述改善方法將所述晶圓片在高溫環(huán)境中的反應(yīng)時(shí)間減少為500至1000秒。
[0011]可選地，所述高溫環(huán)境的溫度為600至800攝氏度，所述反應(yīng)氣體為氯化氫氣體。
[0012]可選地，所述襯底上待外延的所述溝槽的深度為400至800埃。
[0013]可選地，所述改善方法適用于45納米、40納米、32納米、28納米、22納米或其以下技術(shù)節(jié)點(diǎn)。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0015]本發(fā)明通過(guò)優(yōu)化高性能器件的PMOS晶體管源漏區(qū)嵌入式鍺硅外延(又稱(chēng)為選擇性外延)的反應(yīng)切換模式，引入了同步切換反應(yīng)模式，縮短了切換時(shí)間。
[0016]該同步切換反應(yīng)模式減少了在嵌入式鍺硅外延的反應(yīng)過(guò)程中反應(yīng)氣體對(duì)溝槽側(cè)壁的刻蝕消耗，從而保護(hù)側(cè)壁，避免因溝槽側(cè)壁損傷而引發(fā)的位錯(cuò)缺陷，提高了鍺硅的應(yīng)力，也提高了載流子遷移率，改善了 PMOS晶體管的電性。
【附圖說(shuō)明】
[0017]本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢(shì)將通過(guò)下面結(jié)合附圖和實(shí)施例的描述而變得更加明顯，其中:
[0018]圖1為現(xiàn)有技術(shù)中的一種鍺硅源/漏植入致應(yīng)變技術(shù)的PMOS結(jié)構(gòu)；
[0019]圖2-a和圖2-b為本發(fā)明一個(gè)實(shí)施例的嵌入式鍺硅外延位錯(cuò)缺陷的改善方法實(shí)施之前的傳統(tǒng)反應(yīng)模式和實(shí)施之后的同步切換反應(yīng)模式的工藝特征對(duì)比示意圖；
[0020]圖3-a和圖3-b為本發(fā)明一個(gè)實(shí)施例的嵌入式鍺硅外延位錯(cuò)缺陷的改善方法實(shí)施之前的傳統(tǒng)反應(yīng)模式和實(shí)施之后的同步切換反應(yīng)模式的工藝結(jié)果對(duì)比示意圖(透射電鏡掃描)。
【具體實(shí)施方式】
[0021]下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明，在以下的描述中闡述了更多的細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明顯然能夠以多種不同于此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下根據(jù)實(shí)際應(yīng)用情況作類(lèi)似推廣、演繹，因此不應(yīng)以此具體實(shí)施例的內(nèi)容限制本發(fā)明的保護(hù)范圍。
[0022]圖2_a和圖2_b為本發(fā)明一個(gè)實(shí)施例的嵌入式鍺硅外延位錯(cuò)缺陷的改善方法實(shí)施之前的傳統(tǒng)反應(yīng)模式和實(shí)施之后的同步切換反應(yīng)模式的工藝特征對(duì)比示意圖。需要注意的是，這些以及后續(xù)其他的附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應(yīng)該以此作為對(duì)本發(fā)明實(shí)際要求的保護(hù)范圍構(gòu)成限制。
[0023]在選擇性鍺硅外延的反應(yīng)中，同時(shí)存在刻蝕與外延生長(zhǎng)的機(jī)制，二者屬于互相競(jìng)爭(zhēng)的關(guān)系。相較于現(xiàn)有技術(shù)，本發(fā)明的思路是盡量減少晶圓片在高溫環(huán)境中反應(yīng)的時(shí)間，從而減少反應(yīng)氣體對(duì)溝槽側(cè)壁的刻蝕消耗，成為保護(hù)側(cè)壁的關(guān)鍵。
[0024]下面請(qǐng)結(jié)合圖2_b來(lái)理解并適時(shí)參考對(duì)比圖2_a，該改善方法的內(nèi)容主要包括:在鍺硅外延(又稱(chēng)為選擇性外延)的反應(yīng)過(guò)程中，減少襯底所在的晶圓片在高溫環(huán)境中由于連續(xù)的不同反應(yīng)步驟相互切換而額外需要的升降溫度、流量以及壓力調(diào)整以達(dá)到穩(wěn)定的狀態(tài)所花費(fèi)的時(shí)間(稱(chēng)為“同步切換反應(yīng)模式”)，減少反應(yīng)氣體對(duì)該襯底上待外延的溝槽側(cè)壁的刻蝕消耗，達(dá)到減少溝槽側(cè)壁引發(fā)位錯(cuò)缺陷的目的。
[0025]在本實(shí)施例中，該改善方法將該晶圓片在高溫環(huán)境中的反應(yīng)時(shí)間減少了 100至200秒，也可以說(shuō)，該改善方法將該晶圓片在高溫環(huán)境中的反應(yīng)時(shí)間減少為500至1000秒。另外，該高溫環(huán)境的溫度可以為600至800攝氏度，而該反應(yīng)氣體可以為氯化氫(HCL)等氣體。
[0026]在本實(shí)施例中，該襯底上待外延的該溝槽的深度可以為400至800埃。
[0027]圖3_a和圖3_b為本發(fā)明一個(gè)實(shí)施例的嵌入式鍺硅外延位錯(cuò)缺陷的改善方法實(shí)施之前的傳統(tǒng)反應(yīng)模式和實(shí)施之后的同步切換反應(yīng)模式的工藝結(jié)果對(duì)比示意圖(透射電鏡掃描)。如圖3-a所示，該傳統(tǒng)反應(yīng)模式的選擇性鍺硅源/漏植入外延工藝的溝槽側(cè)壁易引發(fā)位錯(cuò)缺陷(圖3-a中虛線(xiàn)線(xiàn)條即為側(cè)壁引發(fā)的位錯(cuò)缺陷)。而如圖3-b所示，該同步切換反應(yīng)模式的選擇性鍺硅源/漏植入外延工藝的鍺硅與襯底界面清晰光滑，溝槽側(cè)壁刻蝕損耗減少，從而得到保護(hù)。因而由側(cè)壁破壞引發(fā)的位錯(cuò)缺陷狀況得到極大的改善，減少了應(yīng)變弛豫。
[0028]在本發(fā)明中，該改善方法可以適用于45納米、40納米、32納米、28納米、22納米或其以下技術(shù)節(jié)點(diǎn)。
[0029]綜上所述，本發(fā)明通過(guò)優(yōu)化高性能器件的PMOS晶體管源漏區(qū)嵌入式鍺硅外延的反應(yīng)切換模式，引入了同步切換反應(yīng)模式，縮短了切換時(shí)間。
[0030]該同步切換反應(yīng)模式減少了在嵌入式鍺硅外延的反應(yīng)過(guò)程中反應(yīng)氣體對(duì)溝槽側(cè)壁的刻蝕消耗，從而保護(hù)側(cè)壁，避免因溝槽側(cè)壁損傷而引發(fā)的位錯(cuò)缺陷，提高了鍺硅的應(yīng)力，也提高了載流子遷移率，改善了 PMOS晶體管的電性。
[0031]本發(fā)明雖然以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何修改、等同變化及修飾，均落入本發(fā)明權(quán)利要求所界定的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種嵌入式鍺娃外延位錯(cuò)缺陷的改善方法，包括在所述鍺娃外延的反應(yīng)過(guò)程中，減少襯底所在的晶圓片在高溫環(huán)境中由于連續(xù)的不同反應(yīng)步驟相互切換而額外需要的升降溫度、流量以及壓力調(diào)整以達(dá)到穩(wěn)定的狀態(tài)所花費(fèi)的時(shí)間，減少反應(yīng)氣體對(duì)所述襯底上待外延的溝槽側(cè)壁的刻蝕消耗。2.根據(jù)權(quán)利要求1所述的改善方法，其特征在于，所述改善方法將所述晶圓片在高溫環(huán)境中的反應(yīng)時(shí)間減少了 100至200秒。3.根據(jù)權(quán)利要求2所述的改善方法，其特征在于，所述改善方法將所述晶圓片在高溫環(huán)境中的反應(yīng)時(shí)間減少為500至1000秒。4.根據(jù)權(quán)利要求3所述的改善方法，其特征在于，所述高溫環(huán)境的溫度為600至800攝氏度，所述反應(yīng)氣體為氯化氫氣體。5.根據(jù)權(quán)利要求4所述的改善方法，其特征在于，所述襯底上待外延的所述溝槽的深度為400至800埃。6.根據(jù)權(quán)利要求5所述的改善方法，其特征在于，所述改善方法適用于45納米、40納米、32納米、28納米、22納米或其以下技術(shù)節(jié)點(diǎn)。
【專(zhuān)利摘要】本發(fā)明提供一種嵌入式鍺硅外延位錯(cuò)缺陷的改善方法，包括在該鍺硅外延的反應(yīng)過(guò)程中，減少襯底所在的晶圓片在高溫環(huán)境中由于連續(xù)的不同反應(yīng)步驟相互切換而額外需要的升降溫度、流量以及壓力調(diào)整以達(dá)到穩(wěn)定的狀態(tài)所花費(fèi)的時(shí)間，減少反應(yīng)氣體對(duì)該襯底上待外延的溝槽側(cè)壁的刻蝕消耗。本發(fā)明能夠減少嵌入式鍺硅外延生長(zhǎng)過(guò)程中因側(cè)壁損傷而引發(fā)的位錯(cuò)缺陷，提高了鍺硅的應(yīng)力，也提高了載流子的遷移率，改善了PMOS晶體管的電性。
【IPC分類(lèi)】H01L21/20, H01L21/336
【公開(kāi)號(hào)】CN105590852
【申請(qǐng)?zhí)枴緾N201410561824
【發(fā)明人】周海鋒, 譚俊, 高劍琴
【申請(qǐng)人】上海華力微電子有限公司
【公開(kāi)日】2016年5月18日
【申請(qǐng)日】2014年10月21日