一種cmos器件抗單粒子閉鎖的加固方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種CMOS器件抗單粒子閉鎖的加固方法，尤其適用于商用CMOS器件抗 單粒子閉鎖的加固。 技術(shù)背景
[0002] 小衛(wèi)星作為當(dāng)前航天領(lǐng)域的一個(gè)重要研究方向，對于國防建設(shè)具有重大意義。為 了降低研發(fā)成本、減輕質(zhì)量以及縮短研發(fā)周期，在小衛(wèi)星中采用商用CMOS器件是航天技術(shù) 新的發(fā)展方向。
[0003] 商用CMOS器件是指能夠從市場上直接購買得到的現(xiàn)貨器件，包含兩層意思：一是 指產(chǎn)品的級別是商業(yè)級或工業(yè)級，以區(qū)別于軍用級和宇航級;二是產(chǎn)品有現(xiàn)貨供應(yīng)，不需要 專門定制。目前，發(fā)達(dá)國家對于軍用級和宇航級器件實(shí)行出口限制，而商用現(xiàn)貨器件的引進(jìn) 相對比較寬松。而且商用器件的生產(chǎn)廠家多，選擇余地大。一般的軍用級、宇航級抗輻照器 件的成本為1000到10000美元，而商用CMOS器件的成本為1到100美元。因此，小衛(wèi)星上采用 商用CMOS器件會大大降低研發(fā)升本，縮短研發(fā)周期。
[0004] 由于未采用專門的加固措施，商用CMOS器件自身抗輻射能力弱于軍用級和宇航級 器件?？梢灶A(yù)見的是，當(dāng)采用商用CMOS器件的小衛(wèi)星放在宇宙空間輻射環(huán)境中，就會受到輻 射效應(yīng)的影響產(chǎn)生性能退化甚至損傷。
[0005] 單粒子閉鎖（Single Event Latchup，SEL)是宇宙空間福射環(huán)境對電子器件產(chǎn)生 的輻射效應(yīng)之一，它能在極短的時(shí)間內(nèi)對硬件造成永久性的破壞，危害極大，因此宇航用電 子器件是應(yīng)該完全避免發(fā)生單粒子閉鎖效應(yīng)的。目前，行業(yè)規(guī)定小衛(wèi)星上使用的器件抗單 粒子閉鎖的LET(Linear Energy Transfer)閾值應(yīng)不低于75MeV · cm2/mg。這也就為商用 CMOS器件在小衛(wèi)星上的使用提出了更高的加固要求。
[0006] CMOS器件內(nèi)部寄生的P-N-P-N四層結(jié)構(gòu)如圖1所示，類似于晶閘管結(jié)構(gòu)。其中豎向 的PNP管中，P+源極(接VDD)作為發(fā)射極E、N阱作為基極B、P型外延層作為集電極C;橫向的 NPN管中，N+源極作為發(fā)射極E、P型外延層作為基極B、N阱作為集電極C。
[0007] 這種結(jié)構(gòu)可以等效為兩個(gè)三極管(PNP和NPN)正反饋連接如圖2所示，在遭受重離 子轟擊時(shí)，半導(dǎo)體芯片內(nèi)會產(chǎn)生大量的電子-空穴對，這些電子-空穴對在外電場和內(nèi)建電 場的共同作用下漂移或擴(kuò)散，從而形成電流。這些電流流過P阱電阻Rp時(shí)如果產(chǎn)生足夠大的 壓降，就會使寄生NPN晶體管的基極-發(fā)射極導(dǎo)通，使NPN管進(jìn)入放大模式，同時(shí)NPN管的導(dǎo)通 會使得有電流流過N阱電阻Rn，同樣產(chǎn)生壓降導(dǎo)致豎向的PNP管基極-發(fā)射極也正向偏置開 啟，這樣PNP管也進(jìn)入放大模式。PNP管的導(dǎo)通也使得流過R p的電流增加，使得NPN管進(jìn)一步 導(dǎo)通。如此循環(huán)，最終導(dǎo)致兩個(gè)寄生晶體管都飽和，在電源和地之間產(chǎn)生就會構(gòu)成一個(gè)低阻 通道，形成足以維持下去的大電流，這就是單粒子閉鎖現(xiàn)象。在這種狀態(tài)下，由于電流升高 導(dǎo)致芯片溫度急劇升高，進(jìn)而會導(dǎo)致器件燒毀。
[0008] CMOS器件形成閉鎖的必要條件如下：
[0009] (1)寄生NPN和PNP雙極晶體管的電流增益乘積，即βηρη · βρηρ> 1。
[0010] (2)P-N-P-N四層結(jié)構(gòu)處于正向偏壓，并使寄生的NPN或PNP晶體管的發(fā)射極-基極 處于正向偏壓從而引起寄生晶體管導(dǎo)通。
[0011] (3)電源能向P-N-P-N四層結(jié)構(gòu)提供的電流大于維持電流Ih。
[0012] 目前解決單粒子閉鎖效應(yīng)的方法大多是從閉鎖條件中第三個(gè)條件出發(fā)，也就是限 制電源提供的電流。限制電流有兩種方法:第一種是引入限流電阻，這種加固方法雖然可以 在一定程度上避免閉鎖，但是會產(chǎn)生額外的分壓，也會增加電路功耗，這在許多器件中是不 被允許的；另外一種是采用恒流源，也就是直接限定流入器件的電流，這種方法可以在一定 程度上避免單粒子閉鎖效應(yīng)，但是當(dāng)器件的工作電流大于閉鎖維持電流時(shí)就起不到作用 了。
[0013]專利申請?zhí)朇N200710118543.3，名稱為"一種板級單粒子閉鎖故障自動檢測與解 除電路"中采用的通過電壓比較器識別閉鎖故障，切斷全部電源供電通路，直到閉鎖效應(yīng)解 除再重新上電。專利申請?zhí)朇N201410026106.9，名稱為"一種可恢復(fù)式抗單粒子閉鎖電源接 口電路"采用的也是外部保護(hù)電路，當(dāng)負(fù)載發(fā)生單粒子閉鎖現(xiàn)象時(shí)，對負(fù)載電路斷電保護(hù)， 然后根據(jù)負(fù)載設(shè)備閉鎖故障解除時(shí)間配置斷電時(shí)間。這種兩種方法可以有效避免閉鎖效應(yīng) 的維持，但是斷電上電對器件造成的功能影響是不能忽略的，因此方法適用于效應(yīng)研究階 段。
[0014] 專利申請?zhí)朇N201410126616.3,名稱為"一種抗單粒子閉鎖效應(yīng)的標(biāo)準(zhǔn)單元設(shè)計(jì) 方法"則是采用重新設(shè)計(jì)電路版圖添加保護(hù)帶，改變工藝參數(shù)來進(jìn)行抗單粒子閉鎖效應(yīng)加 固。這種方案適用于版圖設(shè)計(jì)，工藝步驟都能改變的器件上，而這恰恰是商用CMOS器件所不 具備的條件。因此，不適用于商用CMOS器件。

【發(fā)明內(nèi)容】

[0015] 本發(fā)明成功的提出一種在不改變器件版圖設(shè)計(jì)，不增加外圍保護(hù)電路，不改變生 產(chǎn)工藝步驟的前提下利用實(shí)驗(yàn)的方法抑制CMOS器件單粒子閉鎖的加固方法。
[0016] 本發(fā)明的技術(shù)解決方案是：
[0017] 本發(fā)明提供的一種CMOS器件抗單粒子閉鎖的加固方法，其特殊之處在于：
[0018] 對CMOS器件進(jìn)行中子輻照，通過中子輻照引入位移損傷，使器件CMOS反相器內(nèi)部 寄生雙極晶體管的電流增益降低到不致發(fā)生P-N-P-N閉鎖。
[0019] 上述中子輻照注量的確定按照以下步驟進(jìn)行：
[0020] 1)選擇待加固的CMOS器件樣本，對器件樣本進(jìn)行全參數(shù)測試，得到器件樣本的各 項(xiàng)性能指標(biāo)參數(shù)作為參考標(biāo)準(zhǔn)；
[0021] 2)選擇等效IMeV中子注量為I X IO1Vcm2~I X IO1Vcm2之間的多個(gè)注量值；
[0022] 3)選擇多個(gè)待加固的CMOS器件樣本，分別在步驟2)的中子注量下進(jìn)行預(yù)輻照實(shí) 驗(yàn)；
[0023] 4)對經(jīng)過預(yù)輻照實(shí)驗(yàn)后的多個(gè)待加固的CMOS器件樣本也進(jìn)行全參數(shù)測試，去除掉 性能指標(biāo)和步驟1)所測的參考標(biāo)準(zhǔn)不一致的器件；
[0024] 5)對中子預(yù)輻照后功能完好的器件以及未經(jīng)中子預(yù)輻照的樣本分別進(jìn)行相同重 離子輻照環(huán)境下的單粒子閉鎖實(shí)驗(yàn)，得到不同中子注量輻照前后的閉鎖截面曲線；
[0025] 6)對閉鎖截面曲線進(jìn)行分析，得到滿足加固要求條件下的"最小中子注量"，并將 之作為該CMOS器件的加固標(biāo)準(zhǔn)中子輻照注量。
[0026] 本發(fā)明與現(xiàn)有技術(shù)相比，主要的技術(shù)優(yōu)點(diǎn)體現(xiàn)在：
[0027] 1、本發(fā)明提出的中子預(yù)輻照的加固方案，使得商用CMOS器件可取代軍用級和宇航 級CMOS器件，不僅降低了成本，也為軍用級、宇航級抗輻照器件提供了更大的選擇范圍，避 開了發(fā)達(dá)國家對于軍用級和宇航級器件實(shí)行的出口限制。
[0028] 2、本發(fā)明采用的加固方法是一種外部加固方法，不增加生產(chǎn)器件的工藝步驟，不 用針對單粒子閉鎖效應(yīng)重新設(shè)計(jì)器件版圖，不增加原有系統(tǒng)的復(fù)雜性。因此，不會改變器件 的固有尺寸，也不會增加外圍電路?？梢?，這種方法對于商用CMOS器件來說是非常適合的。
[0029] 3、本發(fā)明采用的加固方法步驟簡單，在得到對應(yīng)商用CMOS器件的"最佳中子注量" 后就可以對器件直接進(jìn)行中子輻照處理，這就縮短了小衛(wèi)星內(nèi)部電子器件的研發(fā)周期，降 低了研發(fā)成本。
[0030] 4、本發(fā)明采用的加固方法對商用CMOS器件的電學(xué)特性影響小?，F(xiàn)代商用CMOS器件 的抗中子輻照能力較強(qiáng)，能滿足中子預(yù)輻照的加固要求，這就為本加固方法提供可行性保 證。
[0031] 5、本發(fā)明所涉及的中子、重離子實(shí)驗(yàn)設(shè)備在國內(nèi)的應(yīng)用已經(jīng)比較成熟，這就為本 發(fā)明所提出的加固措施提供了有力保證。
【附圖說明】
[0032]圖1是典型的CMOS器件發(fā)生單粒子閉鎖的原理圖；
[0033]圖2是典型的CMOS器件發(fā)生單