顯示器及其像素結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種顯示器及其像素結(jié)構(gòu)。像素結(jié)構(gòu)包括第一數(shù)據(jù)線、第一子像素以及第二子像素。第一子像素包括第一晶體管及第一像素電極。第一晶體管的第一端連接至第一數(shù)據(jù)線，第一晶體管的第二端連接至第一像素電極。第一端與第一數(shù)據(jù)線之間的距離小于第一像素電極的第一寬度。第二子像素包括第二晶體管及第二像素電極。第二晶體管的第一端連接至第一數(shù)據(jù)線，第二晶體管的第二端電連接至第二像素電極。其中，第一子像素設置于第二子像素與第一數(shù)據(jù)線之間，且第二晶體管的第一端與第一數(shù)據(jù)線之間的距離小于第一寬度。
【專利說明】
顯示器及其像素結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明有關(guān)于一種顯示器及其像素結(jié)構(gòu)，尤指一種半源極驅(qū)動(Half sourcedriving ;HSD)的顯示器及其像素結(jié)構(gòu)。
【背景技術(shù)】
[0002]平面顯示器，例如液晶顯示器、等離子顯示器等，具有高畫質(zhì)、體積小、重量輕及應用范圍廣等優(yōu)點，因此被廣泛應用于移動電話、筆記型電腦、桌上型顯示器以及電視等消費性電子產(chǎn)品，并已經(jīng)逐漸取代傳統(tǒng)的陰極射線管顯示器而成為顯示器的主流。而在現(xiàn)今液晶顯示面板的像素陣列(pixel array)結(jié)構(gòu)當中，有一類被稱為半源極驅(qū)動(half sourcedriving，以下簡稱為HSD)像素架構(gòu)。采用半源極像素架構(gòu)的顯示器借著將掃描線的數(shù)目加倍而使得數(shù)據(jù)線的數(shù)目可以減半，且由于數(shù)據(jù)線的數(shù)目減半，所以源極驅(qū)動器(sourcedriver)的制作價格也會相對地降低。然而，在目前的半源極驅(qū)動(Half source driving；HSD)顯示器中，數(shù)據(jù)線到各薄膜晶體管的漏極的導線長度過長，而導致源極驅(qū)動器與薄膜晶體管的漏極之間的電阻電容負載過大，而使得源極驅(qū)動器的驅(qū)動能力略顯不足，并進而導致由不同的源極驅(qū)動器所驅(qū)動的子像素的亮度并不匹配，而使顯示器出現(xiàn)所謂的“半畫面”現(xiàn)象，而導致其畫質(zhì)不如預期。其中，上述“半畫面”現(xiàn)象指當同一液晶顯示器由兩個源極驅(qū)動器所驅(qū)動時，在兩源極驅(qū)動器皆以相同的像素數(shù)據(jù)進行子像素的驅(qū)動的情況下，可能會出現(xiàn)由其中一個源極驅(qū)動器所驅(qū)動的半數(shù)子像素的亮度會高于另一個源極驅(qū)動器所驅(qū)動的半數(shù)子像素的亮度的情況。

【發(fā)明內(nèi)容】

[0003]本發(fā)明一實施例提供一種顯示器。上述顯示器包含第一子像素、第一柵極線、數(shù)據(jù)線、第二子像素及第二柵極線。第一子像素包含第一像素電極以及第一晶體管。第二子像素包含第二像素電極以及第二晶體管。第一像素電極形成在基板上，并沿第一方向具有第一寬度。第一晶體管用以驅(qū)動第一像素電極，并包含第一端、第二端及控制端。第一柵極線沿第一方向延伸設置，并耦接于第一晶體管的柵極。數(shù)據(jù)線沿第二方向延伸設置，第二方向與第一方向不平行。其中第一晶體管的第一端具有第一導體耦接至數(shù)據(jù)線。第一導體沿第一方向具有第一布線長度，而第一導體的第一布線長度不大于第一像素電極的第一寬度。第一晶體管的第二端具有第二導體，用以連接至第一像素電極。第二像素電極形成在基板上，并沿第一方向具有第二寬度。第二晶體管用以驅(qū)動第二像素電極，第二晶體管包含第一端、第二端及控制端。第二柵極線沿第一方向延伸設置，并耦接于第二晶體管的柵極。其中第一柵極線不同于第二柵極線，第二晶體管的第一端具有第三導體耦接至數(shù)據(jù)線，第三導體沿第一方向具有第二布線長度，且第三導體的第二布線長度不大于第二像素電極的第二寬度，且第二晶體管的第二端包含第四導體，用以連接第二像素電極。
[0004]本發(fā)明一實施例提供一種像素結(jié)構(gòu)。像素結(jié)構(gòu)包括第一數(shù)據(jù)線、第一子像素以及第二子像素。第一子像素包括第一晶體管及第一像素電極。第一晶體管具有第一端及第二端，第一端連接至第一數(shù)據(jù)線，第二端連接至第一像素電極，第一像素電極具有第一寬度，而第一端與第一數(shù)據(jù)線之間的距離小于第一寬度。第二子像素包括第二晶體管及第二像素電極，第二晶體管具有一第一端及一第二端，第二晶體管的第一端連接至第一數(shù)據(jù)線，第二晶體管的第二端電連接至第二像素電極，第二像素電極具有第二寬度，其中第一子像素沿垂直第一數(shù)據(jù)線的方向設置于第二子像素與第一數(shù)據(jù)線之間，且第二晶體管的第一端與第一數(shù)據(jù)線之間的距離小于第一寬度。
[0005]本發(fā)明根據(jù)提供一種半源極驅(qū)動顯示器的像素結(jié)構(gòu)，使得每個子像素感受到來自數(shù)據(jù)線的等效負載大致上相等，以提升顯示品質(zhì)。
【附圖說明】
[0006]圖1及圖2為本發(fā)明一實施例的顯示器的布線圖。
[0007]圖3及圖4為圖1的顯示器的布線圖的局部放大圖。
[0008]圖5為圖1的顯示器的布線圖。
[0009]圖6為依據(jù)本發(fā)明一實施例應用于圖1的顯示器的晶體管的剖面圖。
[0010]圖7為依據(jù)本發(fā)明另一實施例應用于圖1的顯示器的晶體管的剖面圖。
[0011]圖8為圖1的顯示器為彩色顯示器時其子像素的配置圖。
[0012]圖9為圖1的顯示器的等效電路示意圖。
[0013]其中，附圖標記:
[0014]10、10、10、10c、10d像素電極
[0015]12、12A、12B、12C、12D晶體管
[0016]12s第二端
[0017]12d第一端
[0018]12g控制端
[0019]14、14、14b數(shù)據(jù)線
[0020]16、18a、18b導體
[0021]18a，、18b，副支部
[0022]18a，，、18b，’主支部
[0023]20A、20B、20C、20D柵極線
[0024]20a柵極線
[0025]20b柵極線
[0026]22像素電極區(qū)
[0027]24柵極線區(qū)
[0028]26子區(qū)域
[0029]27直線結(jié)構(gòu)
[0030]28Π形結(jié)構(gòu)
[0031]29開口
[0032]32、34區(qū)域
[0033]50、50a、50b、50c、50d子像素
[0034]52第三顏色子像素行
[0035]60共同電極
[0036]100顯示器
[0037]101、102側(cè)邊
[0038]HO基板
[0039]120第一金屬層
[0040]130、160氮化硅層[0041 ]140η+擴散區(qū)
[0042]150第二金屬層
[0043]170、180透明電極層
[0044]R第一顏色子像素;紅色子像素
[0045]G第二顏色子像素;綠色子像素
[0046]B第三顏色子像素;藍色子像素
[0047]W、W1、W2、W3、W4寬度
[0048]Wa、Wb、Wc布線長度
[0049]X第一方向
[0050]Y第二方向
【具體實施方式】
[0051]請參考圖1。圖1為本發(fā)明一實施例的顯示器100的布線圖。顯示器100包含基板110、多個子像素50、多條數(shù)據(jù)線14以及多條柵極線20a及20b。子像素50形成在基板110上，且每一子像素50包含像素電極10及晶體管12。像素電極10形成在基板110上，而晶體管12用以驅(qū)動對應的像素電極10。在本實施例中，顯示器100為一種半源極驅(qū)動(Half sourcedriving;HSD)顯示器，其借著將柵極線的數(shù)目加倍而使得數(shù)據(jù)線的數(shù)目可以減半，且由于數(shù)據(jù)線的數(shù)目減半，而使源極驅(qū)動器(source driver)不需要過多個接腳，降低成本。在本發(fā)明一實施例中，顯示器100還可包含共同電極(common electrode)60。共同電極60用以提供共同電壓至上述的像素電極10。所述可像素電極10可以是具有多個狹縫(slit，圖未示)的像素電極，圖示僅為示意像素電極10的布置范圍，亦可表示為可使光透過的顯示區(qū)范圍，像素電極10可以依據(jù)應用的顯示領(lǐng)域不同而有不同的設計，本發(fā)明并不以此為限。
[0052]請參考圖2至圖4。圖2亦為圖1的顯示器100的布線圖，圖3為圖1的顯示器的布線圖于區(qū)域32內(nèi)的局部放大圖，而圖4為圖1的顯示器的布線圖于區(qū)域34內(nèi)的局部放大圖。其中，圖2與圖1所繪示的顯示器100的布線完全相同，但為避免同一附圖中因出現(xiàn)過多的元件符號而造成看圖上困擾，故將顯示器100的元件及結(jié)構(gòu)所對應的多個符號分別繪示在圖1及圖2，以使觀看者便于理解顯示器100的各元件及結(jié)構(gòu)之間的關(guān)系及相對位置。晶體管12具有第一端12d、第二端12s及控制端12g，控制端12g耦接至一條柵極線20a或20b，用以依據(jù)柵極線20a或20b所提供的電壓控制晶體管12的導通。當晶體管12導通時，第一端12d與第二端12s之間的電性連接會被建立;反之，當晶體管12不導通時，第一端12d與第二端12s之間的電性連接會被切斷。另外，第一端12d連接到像素電極10，而第二端12s連接到數(shù)據(jù)線14。在本發(fā)明的一實施例中，第一端12d可以是漏極，第二端12s可以是源極，而控制端12g可以是柵極，然并不以此為限，在本發(fā)明的另一實施例中，控制端12g仍是柵極，但第一端12d也可以是源極，而第二端12s可以是漏極，需要注意的是晶體管的漏極與源極并非用來限制本發(fā)明的保護范圍。一般而言，晶體管12的控制端12g可連接到柵極線20a用以接收柵極驅(qū)動電壓;晶體管12的第一端12d可連接到數(shù)據(jù)線14用來接收來自數(shù)據(jù)線14的數(shù)據(jù)電壓;晶體管12的第二端12s可連接到像素電極10用以當晶體管12導通時，將數(shù)據(jù)電壓輸出到像素電極10。
[0053]每一晶體管12包含第一端12d、第二端12s及控制端12g。每一第一端12d包含導體16，而每一第二端12s包含導體18a或18b。導體16用以耦接至對應的數(shù)據(jù)線14，而導體18a及18b用以耦接至對應的像素電極1。像素電極1沿方向X的寬度為W，導體16具有布線長度Wa，導體18a具有布線長度Wb，而導體18b具有布線長度Wc。其中，布線長度Wa小于寬度W，布線長度Wb大于寬度W，而布線長度Wc不大于寬度W。柵極線20a及20b耦接于晶體管12的控制端12g。當柵極驅(qū)動電壓提供至柵極線20a或20b時，其所耦接的晶體管12即被導通。當晶體管12導通時，顯示器100即可透過數(shù)據(jù)線14、導體16以及對應的導體18a或18b可將數(shù)據(jù)電壓提供至像素電極10，以更新像素電極10所在的子像素50的灰階。所述的導體16的布線長度Wa為每個晶體管12的導體16從數(shù)據(jù)線14延伸到晶體管12的控制端12g的長度；導體18a或18b的布線長度Wb或Wc為每個晶體管12的導體18a或18b從晶體管12的控制端12g延伸到像素電極10的長度。
[0054]在本發(fā)明的一實施例中，為了使每個子像素與數(shù)據(jù)線之間的等效負載大體上相似或相等，可通過設計顯示器100內(nèi)的子像素50的晶體管12的第一端12d到數(shù)據(jù)線14布線長度，使得導體16的布線長度Wa大體上皆小于像素電極10的寬度W。藉由上述的布線方式規(guī)范導體16的布線長度Wa不大于像素電極10的寬度W，可使每個子像素50的晶體管12的第一端12d之間的等效負載或者等效阻抗大體上相等，而可避免如半源極驅(qū)動顯示器的像素設計因各個像素的導體16的布線長度Wa不相等使得數(shù)據(jù)線14等效電阻電容負載不一致而造成的顯示品質(zhì)不佳的問題，避免顯示器發(fā)生顯示缺陷現(xiàn)象。
[0055]請參考圖5，圖5亦為圖1的顯示器100的布線圖。其中，圖5與圖1及圖2所繪示的顯示器100的布線完全相同，但同樣地為避免同一圖式中因出現(xiàn)過多的元件符號而造成看圖上困擾，故將顯示器100的元件及結(jié)構(gòu)所對應的多個符號分別繪示在圖1、圖2及圖5，以使觀看者便于理解顯示器100的各元件及結(jié)構(gòu)之間的關(guān)系及相對位置。如圖5所示，基板110上包含多個像素電極區(qū)22及多個柵極線區(qū)24交錯排列，柵極線20a及20b設置于柵極線區(qū)24內(nèi)，而每一像素電極區(qū)22介于兩條相鄰的數(shù)據(jù)線14及兩相鄰柵極線區(qū)24之間，且每一像素電極區(qū)22內(nèi)包含沿著方向X平行設置的第一行與第二行分別具有一個像素電極10。也就是說，任兩相鄰數(shù)據(jù)線14與兩相鄰柵極線20所圍成的區(qū)域包含兩個沿著方向X平行設置的子像素50。如圖5所示，每一柵極線區(qū)24內(nèi)設置有一條柵極線20a及一條柵極線20b分別用以提供柵極驅(qū)動電壓至柵極線區(qū)24兩側(cè)的子像素50，且連接到一柵極線區(qū)24的柵極線20a的子像素50與柵極線20b的子像素50分別位于柵極線區(qū)24兩側(cè)的像素電極區(qū)22的第一行與第二行，且分別接收來自不同數(shù)據(jù)線14的數(shù)據(jù)電壓。
[0056]此外，每一柵極線區(qū)24還可具有多個子區(qū)域26，而每一子區(qū)域26介于兩相鄰數(shù)據(jù)線14之間。每一柵極線20a或20b在同一子區(qū)域26內(nèi)各具有一直線結(jié)構(gòu)27及一 π形結(jié)構(gòu)28。其中，π形結(jié)構(gòu)28具有開口 29，每一柵極線20a的所包含的各π形結(jié)構(gòu)28的開口 29皆朝向顯示器100的一側(cè)邊101，而每一柵極線20b的所包含的各π形結(jié)構(gòu)28的開口 29皆朝向顯示器100的另一側(cè)邊102，而側(cè)邊101與側(cè)邊102彼此相對。換言之，各π形結(jié)構(gòu)28的開口 29皆朝向與π形結(jié)構(gòu)28耦接的子像素50。再者，方向X為與數(shù)據(jù)線14垂直的方向，數(shù)據(jù)線14以與方向Y平行的方向延伸，其中方向Y與方向X不平行。在本發(fā)明另一實施例中，方向Y與方向X互相垂直。如圖5所示，在同一子區(qū)域26內(nèi)的各柵極線20a的直線結(jié)構(gòu)27與各柵極線20b的直線結(jié)構(gòu)27完全不重迭，亦極柵極線20a與柵極線20b為獨立驅(qū)動。且柵極線20a的π形結(jié)構(gòu)28與柵極線20b的π形結(jié)構(gòu)28沿方向X的方向交錯地設置，在單一個柵極線區(qū)24內(nèi)設置兩條柵極線20a及20b的情況下，藉由這樣的布局設計可使基板110上用以布線的面積得要有效地運用，并可進一步地使柵極線區(qū)24的寬度不致太寬，故可相對地提高使子像素50的開口率。
[0057]請參考圖6。圖6為依據(jù)本發(fā)明一實施例應用于圖1的顯示器100的晶體管12的剖面圖?；?10上形成有一第一金屬層120，而晶體管12的控制端12g以及柵極線20a、20b皆形成在第一金屬層120。第一金屬層120上形成有氮化娃(SiNx)層130，而氮化娃(SiNx)層130上形成有η+擴散區(qū)140及第二金屬層150，其中晶體管12的第二端12s和第一端12d形成在第二金屬層150。換言之，第一端12d的導體16以及第二端12s的導體18a和18b皆形成在第二金屬層150。]!+擴散區(qū)140及第二金屬層150上則形成有另一氮化娃層160。
[0058]請參考圖7。圖7為依據(jù)本發(fā)明另一實施例應用于圖1的顯示器100的晶體管12的剖面圖。在本實施例中，晶體管12為應用于廣視角顯示面板(Advanced Hyper-ViewingAngle ;AHVA)的像素晶體管，基板110上形成有一第一金屬層120，而晶體管12的控制端12g以及柵極線20a、20b皆形成在第一金屬層120。第一金屬層120上形成有氮化娃(SiNx)層130，而氮化硅(SiNx)層130上形成有η+擴散區(qū)140及第二金屬層150，其中晶體管12的第二端12s和第一端12d形成在第二金屬層150。換言之，第一端12d的導體16以及第二端12s的導體18a和18b皆形成在第二金屬層150。]!+擴散區(qū)140及第二金屬層150上則形成有另一氮化娃層160。第二金屬層150與氮化娃層160之間形成有一透明電極層170，以構(gòu)成子像素50的像素電極10。此外，氮化硅層160上方還包含另一透明電極層180，以構(gòu)成共同電極60。其中，透明電極層170及180可以是氧化銦錫(ITO)層。
[0059]請再參考圖2，晶體管12的第二端12s可包含具有導體18a的第一群組，以及具有導體18b的第二群組。其中，每一個導體18a的布線長度Wb皆大于像素電極10的寬度W，而每一個導體18b布線長度皆不大于像素電極10的寬度W。請參考圖3及圖4，第一群組的導體18a可包含主支部18a”，主支部18a”的一端延伸至柵極線20連接晶體管12的控制端12g、另一端延伸至像素電極10。第二群組的導體18b可包含主支部18b”，主支部18b”的一端延伸至柵極線20用以連接晶體管12的控制端12g、另一端延伸至像素電極1。晶體管12透過導體18a及18b提供數(shù)據(jù)電壓至像素電極10。
[0060]在本發(fā)明的一實施例中，第一群組的導體18a還可包含副支部18a’，gU支部18a’的一端連接到主支部18a”、另一端延伸至柵極線20a或20b。第二群組的導體18b還可包含副支部18b’，副支部18b’的一端連接到主支部18b”、另一端延伸至柵極線20a或20b。其中第一群組的主支部18a”的一端與柵極線20具有重迭;第一群組的副支部18a’的一端與柵極線20具有重迭，形成主支部18a”的第二金屬層150與形成柵極線20的第一金屬層120會形成耦合電容，形成副支部18a’的第二金屬層150與形成柵極線20的第一金屬層120也會形成耦合電容，透過副支部18a’與柵極線20重迭形成的親合電容可補償因?qū)ξ徽`差(mis-alignment)造成主支部18a”與柵極線20重迭形成的耦合電容發(fā)生改變，使每個子像素50的等效耦合電容大體上相等。第二群組的主支部18b”的一端與柵極線20具有重迭;副支部18b’的一端與柵極線20具有重迭，形成主支部18b”的第二金屬層150與形成柵極線20的第一金屬層120會形成耦合電容，形成副支部18b’的第二金屬層150與形成柵極線20的第一金屬層120也會形成耦合電容，透過副支部18b’與柵極線20重迭形成的耦合電容可補償因?qū)ξ徽`差造成主支部18b”與柵極線20重迭形成的耦合電容發(fā)生改變，使每個子像素50的等效耦合電容大體上相等。
[0061]在本發(fā)明的一實施例中，第二群組的副支部18b’的一端與柵極線20的重迭面積為第一群組的副支部18a’的一端與柵極線20的重迭面積的M倍，且副支部18b’與柵極線20的重迭面積需大于副支部18a’與柵極線20的重迭面積，其中面積比例的設計可以為25M54，可依照實際晶體管等效耦合電容大小而設計。藉由副支部18a’及副支部18b’面積上的設計，在第一端12d及第二端12s分別為晶體管12的漏極與源極的情況下，即可縮小上述因?qū)w18a與導體18b的布線長度Wb及Wc所造成的晶體管12柵極-源極電容值的差異，而當柵極-源極電容值的差異縮小時，源極驅(qū)動器在驅(qū)動各子像素50的能力也會趨于一致，而有助于提升顯示器100的畫質(zhì)。相似地，在第一端12d及第二端12s分別為晶體管12的源極與漏極的情況下，藉由副支部18a’及副支部18b’面積上的設計，即可縮小上述因?qū)w18a與導體18b的布線長度Wb及Wc所造成的晶體管12柵極-漏極電容值的差異，而當柵極-漏極電容值的差異縮小時，源極驅(qū)動器在驅(qū)動各子像素50的能力也會趨于一致，而有助于提升顯示器100的畫質(zhì)。
[0062]縮小因?qū)w18a與導體18b的布線長度Wb及Wc所造成的柵極-源極電容值或柵極-漏極電容值上的差異，除了可透過上述使副支部18b’的面積大于副支部18a’的面積的方式之外，亦可藉由調(diào)整導體18a與導體18b與所對應的像素電極10的交迭面積來達成。請參考圖3及圖4，導體18b與對應像素電極10的交迭部分為主支部18b”，而導體18a與對應像素電極10的交迭部分為主支部18a”，其中主支部18b”的面積大于副支部18a’的面積。藉由上述主支部18a”及主支部18b”面積上的設計，可降低因制程上因?qū)ξ辉斐傻娜笔Ф沟镁w管等效耦合電容不相等的問題，亦即可縮小因?qū)w18a與導體18b的布線長度Wb及Wc所造成的柵極-漏極電容值或柵極-漏極電容值上的差異。
[0063]在本發(fā)明一實施例中，顯示器100為單色顯示器，而在本發(fā)明另一實施例中，顯示器100可為彩色顯示器。請參考圖8，圖8即為圖1的顯示器100為彩色顯示器時子像素50的配置圖。在本實施例中，顯示器100的多個子像素50可包含多個第一顏色子像素R、多個第二顏色子像素G及多個第三顏色子像素B。其中，第一顏色子像素R可為紅色子像素，第二顏色子像素G可為綠色子像素，而第三顏色子像素B可為藍色子像素，但本發(fā)明并不以此為限。在本實施例中，第一顏色子像素R耦接于柵極線20a，而第二顏色子像素G耦接于柵極線20b。此夕卜，第三顏色子像素B排列成多個第三顏色子像素行52，其中第N個第三顏色子像素行52的第三顏色子像素B耦接于柵極線20a，而第N-1個及第N+1個第三顏色子像素行52中的第三顏色子像素B則耦接于柵極線20b，而N為大于I的正整數(shù)。換言之，倘若某一第三顏色子像素行52的第三顏色子像素B耦接于柵極線20a，則其鄰近的第三顏色子像素行52的第三顏色子像素B即耦接于柵極線20b;相對地，倘若某一第三顏色子像素行52的第三顏色子像素B耦接于柵極線20b，則其鄰近的第三顏色子像素行52的第三顏色子像素B即耦接于柵極線20a。然本發(fā)明并不以顏色配置為限，只要半源極驅(qū)動顯示器的像素設計，每個晶體管12的導體16布線長度小于一個像素電極的寬度W即為本發(fā)明所涵蓋的發(fā)明范圍。
[0064]請參考圖9，圖9為圖1的顯示器100的電路示意圖。顯示器100包含多個子像素50、多條數(shù)據(jù)線14以及多條柵極線20。每個子像素50都包含像素電極10，其中子像素50包含子像素50a及子像素50b。子像素50a設置于子像素50b與數(shù)據(jù)線14之間，包括晶體管12A及像素電極1。其中晶體管12A的第一端連接至數(shù)據(jù)線14，而晶體管12A的第二端連接至像素電極
10。其中，在本實施例中，上述晶體管12A的第一端及第二端分別為晶體管12A的漏極與源極。但本發(fā)明并不以此為限，在本發(fā)明另一實施例中，上述晶體管12A的第一端及第二端可以分別是晶體管12A的源極與漏極。子像素50a及子像素50b的像素電極10分別具有寬度Wl及寬度W2，其中寬度Wl大體上等于寬度W2。晶體管12A的第一端與數(shù)據(jù)線14之間的距離小于寬度Wl，晶體管12B的第一端與數(shù)據(jù)線14之間的距離亦小于寬度Wl，且晶體管12B的第二端與像素電極10之間的距離大于寬度W2。子像素50b包括晶體管12B及像素電極10。晶體管12B的第一端連接至數(shù)據(jù)線14，而晶體管12B的第二端電連接至像素電極1。其中，柵極線20A與柵極線20B設置在晶體管12A與晶體管12B的兩側(cè)，晶體管12A連接至柵極線20A，晶體管12B連接至柵極線20B。在本實施例中，上述晶體管12B的第一端及第二端分別為晶體管12B的漏極與源極。但本發(fā)明并不以此為限，在本發(fā)明另一實施例中，上述晶體管12B的第一端及第二端可以分別是晶體管12B的源極與漏極。
[0065]顯示器100的像素結(jié)構(gòu)還可包含數(shù)據(jù)線14b、子像素50c及子像素50d。子像素50a及50b設置于數(shù)據(jù)線14a與數(shù)據(jù)線14b之間，而子像素50c設置于子像素50d與數(shù)據(jù)線14b之間。子像素50c設置于數(shù)據(jù)線14a與數(shù)據(jù)線14b之間，并包括晶體管12C及像素電極10c。晶體管12C的第一端連接至數(shù)據(jù)線14b，晶體管12C的第二端連接至像素電極10c。在本實施例中，上述晶體管12C的第一端及第二端分別為晶體管12C的漏極與源極。但本發(fā)明并不以此為限，在本發(fā)明另一實施例中，上述晶體管12C的第一端及第二端可以分別是晶體管12C的源極與漏極。像素電極10c、10d分別具有寬度W3及W4，而晶體管12C的第一端與數(shù)據(jù)線14b之間的距離小于寬度W3，晶體管12C的第二端與像素電極1c之間的距離也小于寬度W3，晶體管12D的第一端與數(shù)據(jù)線14b之間的距離亦小于寬度W3，且晶體管12D的第二端與像素電極1d之間的距離大于寬度W4。子像素50d設置于數(shù)據(jù)線14a與數(shù)據(jù)線14b之間，并包括晶體管12D及像素電極I Od。晶體管12D的第一端連接至數(shù)據(jù)線14b，晶體管12D的第二端電連接至像素電極1d。寬度Wl、W2、W3與W4大體上相等。在本實施例中，上述晶體管12D的第一端及第二端分別為晶體管12D的漏極與源極。但本發(fā)明并不以此為限，在本發(fā)明另一實施例中，上述晶體管12D的第一端及第二端可以分別是晶體管12D的源極與漏極。
[0066]上述顯示器100的像素結(jié)構(gòu)可另包含柵極線20A、20B、20C及20D。其中，柵極線20B與柵極線20C相鄰，子像素50a及子像素50b設置于柵極線20A及柵極線20B之間，而子像素50c及子像素50d設置于柵極線20C及柵極線20D之間。晶體管12A、12B、12C及12D各另包括柵極，而晶體管12A、12B、12C及12D的柵極分別耦接至柵極線20A、20B、20C及20D。此外，晶體管12A的第二端藉由導體18a耦接至像素電極1，而晶體管12B的第二端藉由導體18b耦接至像素電極10。
[0067]綜上所述，本發(fā)明的顯示器及其像素結(jié)構(gòu)，藉由規(guī)范子像素晶體管第一端的布線長度小于像素電極的寬度及設計子像素晶體管第一端的布線長度不同，使數(shù)據(jù)線與晶體管之間的等效負載不致過大，而可避免如現(xiàn)有技術(shù)因電阻電容負載過大而導致源極驅(qū)動器的驅(qū)動能力不足的問題，并避免顯示器發(fā)生所謂的“半畫面”現(xiàn)象。
[0068]以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求保護范圍所做的均等變化與修改，皆應屬本發(fā)明的涵蓋范圍。
【主權(quán)項】
1.一種像素結(jié)構(gòu)，其特征在于，包括: 一第一數(shù)據(jù)線； 一第一子像素，包括一第一晶體管及一第一像素電極，該第一晶體管具有一第一端及一第二端，該第一端連接至該第一數(shù)據(jù)線，該第二端連接至該第一像素電極，該第一像素電極具有一第一寬度，而該第一端與該第一數(shù)據(jù)線之間的距離小于該第一寬度;及 一第二子像素，包括一第二晶體管及一第二像素電極，該第二晶體管具有一第一端及一第二端，該第二晶體管的該第一端連接至該第一數(shù)據(jù)線，該第二晶體管的該第二端電連接至該第二像素電極，該第二像素電極具有一第二寬度，其中該第一子像素沿垂直該第一數(shù)據(jù)線的方向設置于該第二子像素與該第一數(shù)據(jù)線之間，且該第二晶體管的該第一端與該第一數(shù)據(jù)線之間的距離小于該第一寬度。2.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該第一晶體管的該第二端與該第一像素電極之間的距離小于該第一寬度。3.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，還包含: 一第二數(shù)據(jù)線，其中該第一子像素與該第二子像素設置于該第一數(shù)據(jù)線與該第二數(shù)據(jù)線之間； 一第三子像素，設置于該第一數(shù)據(jù)線與該第二數(shù)據(jù)線之間，并包括一第三晶體管及一第三像素電極，該第三晶體管具有一第一端及一第二端，該第三晶體管的該第一端連接至該第二數(shù)據(jù)線，該第三晶體管的該第二端連接至該第三像素電極，該第三像素電極具有一第三寬度，而該第三晶體管的該第一端與該第二數(shù)據(jù)線之間的距離小于該第三寬度;及 一第四子像素，設置于該第一數(shù)據(jù)線與該第二數(shù)據(jù)線之間，并包括一第四晶體管及一第四像素電極，該第四晶體管具有一第一端及一第二端，該第四晶體管的該第一端連接至該第二數(shù)據(jù)線，該第四晶體管的該第二端電連接至該第四像素電極，該第四像素電極具有一第四寬度，其中該第三子像素沿垂直該第一數(shù)據(jù)線的方向設置于該第四子像素與該第二數(shù)據(jù)線之間，且該第四晶體管的該第一端與該第二數(shù)據(jù)線之間的距離小于該第三寬度。4.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該第一寬度、該第二寬度、該第三寬度與該第四寬度大體上相等。5.如權(quán)利要求4所述的像素結(jié)構(gòu)，其特征在于，該第三晶體管的該第二端與該第三像素電極之間的距離小于該第三寬度。6.如權(quán)利要求4所述的像素結(jié)構(gòu)，其特征在于，另包含第一柵極線、一第二柵極線、一第三柵極線及一第四柵極線，其中該第二柵極線與該第三柵極線相鄰，該第一子像素及該第二子像素設置于該第一柵極線及該第二柵極線之間，而該第三子像素及該第四子像素設置于該第三柵極線及該第四柵極線之間； 其中該第一晶體管、該第二晶體管、該第三晶體管及該第四晶體管各另包括一控制端，而該第一晶體管、該第二晶體管、該第三晶體管及該第四晶體管的該控制端分別耦接至該第一柵極線、該第二柵極線、該第三柵極線及該第四柵極線。7.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，另包含一第一柵極線及一第二柵極線，其中該第一晶體管及該第二晶體管各另包括一控制端，該第一晶體管的該控制端耦接至該第一柵極線，該第二晶體管的該控制端耦接至該第二柵極線，該第一晶體管的該第二端藉由一第一導體耦接至該第一像素電極，該第二晶體管的該第二端藉由一第二導體耦接至該第二像素電極，該第一柵極線與該第二柵極線形成在一第一金屬層，而該第一導體及該第二導體形成在一第二金屬層，該第一導體與該第二柵極線的交迭面積為該第二導體與該第一柵極線的交迭面積的M倍，而2 € M € 4。8.一種顯示器，其特征在于，包含: 一第一子像素，包含: 一第一像素電極，形成在該基板上，并沿一第一方向具有一第一寬度；以及 一第一晶體管，用以驅(qū)動該第一像素電極，該第一晶體管包含一第一端、一第二端及一控制端； 一第一柵極線，沿該第一方向延伸設置，并耦接于該第一晶體管的該控制端； 一數(shù)據(jù)線，沿一第二方向延伸設置，該第二方向與該第一方向不平行，其中該第一晶體管的該第一端包含一第一導體，耦接至該數(shù)據(jù)線，該第一導體沿該第一方向具有一第一布線長度，且該第一導體的該第一布線長度不大于該第一像素電極的該第一寬度，且該第一晶體管的該第二端包含一第二導體，用以連接該第一像素電極； 一第二子像素，該第二子像素包含: 一第二像素電極，形成在該基板上，并沿該第一方向具有一第二寬度；以及 一第二晶體管，用以驅(qū)動該第二像素電極，該第二晶體管包含一第一端、一第二端及一柵極；以及 一第二柵極線，沿該第一方向延伸設置，并耦接于該第二晶體管的該控制端，其中該第一柵極線不同于該第二柵極線，該第二晶體管的該第一端包含一第三導體，耦接至該數(shù)據(jù)線，該第三導體沿該第一方向具有一第二布線長度，且該第三導體的該第二布線長度不大于該第二像素電極的該第二寬度，且該第二晶體管的該第二端包含一第四導體，用以連接該第二像素電極。9.如權(quán)利要求8所述的顯示器，其特征在于，該第一像素電極設置于該數(shù)據(jù)線及該第二像素電極之間。10.如權(quán)利要求9所述的顯示器，其特征在于，該第一晶體管的該第二端的該第二導體的布線長度不大于該第一像素電極的該第一寬度;及 其中該第二晶體管的該第二端的該第四導體的布線長度大于該第一像素電極的該第一寬度。11.如權(quán)利要求10所述的顯示器，其特征在于，該第一柵極線及該第二柵極線形成在一第一金屬層，該第一導體、該第二導體、該第三導體及該第四導體形成在一第二金屬層； 其中該第二導體與該第一柵極線的交迭面積為該第四導體與該第二柵極線的交迭面積的M倍，而2芻M芻4。12.如權(quán)利要求8所述的顯示器，其特征在于，該第一子像素及該第二子像素設置于該第一柵極線與該第二柵極線之間。13.如權(quán)利要求8所述的顯示器，其特征在于，該第一柵極線與該第二柵極線設置于該第一子像素及該第二子像素之間，且該第一柵極線與該第二柵極線平行設置。14.如權(quán)利要求13所述的顯示器，其特征在于，該第一柵極線具有一π形結(jié)構(gòu)，且該第二柵極線具有另一 π形結(jié)構(gòu)，其中該些Γ7形結(jié)構(gòu)分別具有一開口，該第一柵極線的Γ7形結(jié)構(gòu)的開口朝向該第一子像素，該第二柵極線的Γ7形結(jié)構(gòu)的開口朝向該第二子像素。
【文檔編號】H01L27/12GK105870129SQ201610226880
【公開日】2016年8月17日
【申請日】2016年4月13日
【發(fā)明人】陳勇邑, 鄭佳陽, 陳冠宇, 葉俊顯
【申請人】友達光電股份有限公司