一種焊盤結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明提供一種焊盤結(jié)構(gòu)及其制造方法，所述焊盤結(jié)構(gòu)包括用于連接焊線的焊接區(qū)域以及用于探針測(cè)試的測(cè)試區(qū)域。本發(fā)明通過增大焊盤的尺寸，將焊盤的焊接區(qū)域及測(cè)試區(qū)域分開，避免因測(cè)試導(dǎo)致的焊盤表面損壞影響后續(xù)焊盤的焊接質(zhì)量和牢固性進(jìn)而影響芯片性能；而且，焊盤在第一鈍化層上延伸，對(duì)芯片內(nèi)部電路不產(chǎn)生影響；此外，焊盤向芯片的內(nèi)側(cè)延伸，避免芯片面積及成本的增加；同時(shí)，芯片四個(gè)角上焊盤的相鄰直角切除，避免了焊盤之間的短接，保證了芯片的性能。
【專利說明】
一種焊盤結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種焊盤結(jié)構(gòu)及其制造方法?！颈尘凹夹g(shù)】
[0002] 隨著集成電路的制造向著超大規(guī)模集成電路發(fā)展，晶片上的電路密度越來越大， 所含元件數(shù)量不斷增加，晶體表面已無法提供足夠的面積來制作所需的互連線結(jié)構(gòu)，為了避免這種局限，同時(shí)也為了滿足性能和功耗等的要求，設(shè)計(jì)人員開發(fā)出在垂直方向上將芯片進(jìn)行疊層的新技術(shù)，這樣可以穿過有源電路直接實(shí)現(xiàn)高效互連，以實(shí)現(xiàn)在有限的晶體表面制作更多的互連線結(jié)構(gòu)，其中，焊盤(Pad)是其重要的連接構(gòu)件，是連接芯片內(nèi)部器件與外部電路的窗口。在芯片封裝前，由于芯片復(fù)雜度越來越高，為了保證出廠的芯片沒有問題，需要通過焊盤對(duì)芯片進(jìn)行CP (Circuit Probe)測(cè)試以確保功能完整性。在芯片封裝時(shí)， 為了使芯片內(nèi)部電路與封裝后的外部電路實(shí)現(xiàn)電性連接，需要對(duì)焊盤進(jìn)行焊線以引出端 □ 〇
[0003] 如圖1所示為芯片1的俯視圖，所述芯片1的內(nèi)側(cè)為內(nèi)部核心電路123,焊盤11 一般位于所述芯片1的邊緣位置，便于通過焊線或焊球2與封裝殼外的電路實(shí)現(xiàn)電性連接。如圖2所示為所述芯片1的A-A向的剖視圖，所述焊盤11的兩側(cè)為第一鈍化層13及第二鈍化層14,所述焊盤11的下層為包括頂層金屬層121、金屬互連線122及內(nèi)部核心電路123的疊層結(jié)構(gòu)12,所述焊盤11由A1制成，直接與所述頂層金屬層121電性連接。如圖3所示， 在CP測(cè)試中常將探針施加在所述焊盤11上，通過探針對(duì)一焊盤11施加電壓、同時(shí)通過探針在另一焊盤11上檢測(cè)電壓，以此得到相應(yīng)芯片內(nèi)部器件的性能狀況。如圖4所示，由于探針與所述焊盤11表面的機(jī)械接觸使所述焊盤11表面出現(xiàn)劃痕；同時(shí)探針施加電壓時(shí)所述焊盤11表面電子的迀移或積聚產(chǎn)生的熱量導(dǎo)致所述焊盤11表面形態(tài)改變；劃痕及表面形態(tài)的改變都使得所述焊盤11表面凹凸不平。如圖5所示，在封裝過程中，焊線或焊球2被焊接到所述焊盤11的表面。如圖6所示，由于焊接的位置與CP測(cè)試的位置一致，劃痕及表面形態(tài)的改變?cè)斐傻乃龊副P11表面凹凸不平使得焊接質(zhì)量相對(duì)較差，焊接的牢固性大大降低，焊線或焊球2極易脫落造成所述芯片1的失效；即使所述焊線或焊球2不脫落，焊接處的電阻也會(huì)相對(duì)提高，同樣會(huì)造成所述芯片1的失效；因此芯片良品率受到嚴(yán)重影響。
[0004]目前，提高焊盤與焊線或焊球的焊接質(zhì)量和牢固性的方法通常是改進(jìn)測(cè)試方法和測(cè)試條件來減輕對(duì)焊盤的損傷，但是這類優(yōu)化的效果和能力都是有限的。
[0005] 因此，如何有效提尚焊盤與焊線或焊球的焊接質(zhì)量和牢固性，進(jìn)而提尚芯片的良品率、已成為封裝技術(shù)領(lǐng)域亟待解決的問題之一。
【發(fā)明內(nèi)容】

[0006] 鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種焊盤結(jié)構(gòu)及其制造方法，用于解決現(xiàn)有技術(shù)中探針對(duì)焊盤的損傷導(dǎo)致的焊盤與焊線或焊球的焊接不牢固，進(jìn)而導(dǎo)致芯片失效的問題。
[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種焊盤結(jié)構(gòu)，所述焊盤結(jié)構(gòu)至少包括:位于疊層結(jié)構(gòu)上的焊盤，所述焊盤包括用于連接焊線的焊接區(qū)域以及用于探針測(cè)試的測(cè)試區(qū)域，所述焊接區(qū)域位于所述疊層結(jié)構(gòu)上，所述測(cè)試區(qū)域與所述疊層結(jié)構(gòu)之間設(shè)置有第一鈍化層。
[0008]優(yōu)選地，所述疊層結(jié)構(gòu)包括頂層金屬層，金屬互連線以及內(nèi)部核心電路。
[0009]優(yōu)選地，所述焊接區(qū)域與所述測(cè)試區(qū)域?yàn)橹虚g設(shè)置有凸起分界塊的兩個(gè)溝槽。
[0010]優(yōu)選地，所述焊接區(qū)域位于芯片的外側(cè)，所述測(cè)試區(qū)域位于芯片的內(nèi)側(cè)。
[0011]優(yōu)選地，所述第一鈍化層上還設(shè)置有第二鈍化層。
[0012]優(yōu)選地，所述焊盤位于芯片的邊緣，各焊盤為矩形結(jié)構(gòu)，且所述芯片四個(gè)角上焊盤的相鄰直角被切除。
[0013]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種焊盤結(jié)構(gòu)的制造方法，所述焊盤結(jié)構(gòu)的制造方法至少包括以下步驟:
[0014]步驟一:于待處理疊層結(jié)構(gòu)上沉積第一鈍化層；
[0015]步驟二:于所述第一鈍化層中蝕刻出貫穿所述第一鈍化層的溝槽；
[0016]步驟三:于所述第一鈍化層表面及該溝槽內(nèi)形成焊接金屬層；
[0017]步驟四:刻蝕所述焊接金屬層形成焊盤，且使所述焊盤包括位于所述疊層結(jié)構(gòu)上的第一區(qū)域及位于所述第一鈍化層上的第二區(qū)域；
[0018]步驟五:于所述焊盤及所述第一鈍化層表面沉積第二鈍化層；
[0019]步驟六:刻蝕所述第二鈍化層以露出所述焊盤。
[0020]優(yōu)選地，所述第一區(qū)域?yàn)楹附訁^(qū)域，所述第二區(qū)域?yàn)闇y(cè)試區(qū)域。
[0021]更優(yōu)選地，所述焊接區(qū)域與所述測(cè)試區(qū)域?yàn)橹虚g設(shè)置有凸起分界塊的兩個(gè)溝槽。
[0022]優(yōu)選地，所述焊盤位于芯片的邊緣，各焊盤為矩形結(jié)構(gòu)，且所述芯片四個(gè)角上焊盤的相鄰直角被切除。
[0023]如上所述，本發(fā)明的焊盤結(jié)構(gòu)及其制造方法，具有以下有益效果:
[0024]1、本發(fā)明的焊盤結(jié)構(gòu)及其制造方法通過增大焊盤的尺寸，將焊盤的焊接區(qū)域及測(cè)試區(qū)域分開，避免因測(cè)試導(dǎo)致的焊盤表面損壞影響后續(xù)焊盤的焊接質(zhì)量和牢固性；
[0025]2、本發(fā)明的焊盤結(jié)構(gòu)及其制造方法中焊盤在第一鈍化層上延伸，對(duì)芯片內(nèi)部電路不產(chǎn)生影響；
[0026]3、本發(fā)明的焊盤結(jié)構(gòu)及其制造方法中焊盤向芯片的內(nèi)側(cè)延伸，避免芯片面積及成本的增加；
[0027]4、本發(fā)明的焊盤結(jié)構(gòu)及其制造方法中芯片四個(gè)角上焊盤的相鄰直角切除，避免了焊盤之間的短接，保證了芯片的性能?！靖綀D說明】
[0028]圖1顯示為現(xiàn)有技術(shù)中的焊盤結(jié)構(gòu)俯視圖。
[0029]圖2顯示為現(xiàn)有技術(shù)中的焊盤結(jié)構(gòu)A-A向剖視圖。
[0030]圖3顯示為現(xiàn)有技術(shù)中的焊盤進(jìn)行CP測(cè)試后的俯視圖。
[0031]圖4顯示為現(xiàn)有技術(shù)中的焊盤進(jìn)行CP測(cè)試后的A-A向剖視圖。
[0032]圖5顯示為現(xiàn)有技術(shù)中的焊盤進(jìn)行焊接后的俯視圖。
[0033]圖6顯示為現(xiàn)有技術(shù)中的焊盤進(jìn)行焊接后的A-A向剖視圖。
[0034]圖7顯示為本發(fā)明的焊盤結(jié)構(gòu)俯視圖。
[0035]圖8顯示為本發(fā)明的焊盤結(jié)構(gòu)A-A向剖視圖。
[0036]圖9顯示為本發(fā)明的焊盤結(jié)構(gòu)制造流程示意圖。
[0037]圖10?圖17顯示為本發(fā)明的焊盤結(jié)構(gòu)制造過程示意圖。
[0038]圖18顯示為本發(fā)明的焊盤結(jié)構(gòu)測(cè)試及焊接后的效果示意圖。
[0039]元件標(biāo)號(hào)說明
[0040]1芯片
[0041]11 焊盤
[0042]12疊層結(jié)構(gòu)
[0043]121頂層金屬層
[0044]122金屬互連線
[0045]123內(nèi)部核心電路
[0046]13第一鈍化層
[0047]14第二鈍化層
[0048]15’焊接金屬層
[0049]15焊盤
[0050]151焊接區(qū)域
[0051]152測(cè)試區(qū)域
[0052]153分界塊
[0053]2焊線或焊球
[0054]S1?S6步驟一?步驟六【具體實(shí)施方式】
[0055]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0056]請(qǐng)參閱圖7?圖18。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0057]實(shí)施例一:
[0058]如圖7?圖8所示，本發(fā)明提供一種焊盤結(jié)構(gòu)，所述焊盤結(jié)構(gòu)至少包括:
[0059]位于疊層結(jié)構(gòu)12上的焊盤15,所述焊盤15包括用于連接焊線的焊接區(qū)域151以及用于探針測(cè)試的測(cè)試區(qū)域152,所述焊接區(qū)域151位于所述疊層結(jié)構(gòu)12上，所述測(cè)試區(qū)域 152與所述疊層結(jié)構(gòu)12之間設(shè)置有第一鈍化層13。
[0060]具體地，如圖8所示，所述疊層結(jié)構(gòu)12包括頂層金屬層121，金屬互連線122以及內(nèi)部核心電路123,所述內(nèi)部核心電路123通過所述金屬互連線122與所述頂層金屬層121連接。
[0061]具體地，如圖8所示，所述焊盤15位于所述疊層結(jié)構(gòu)12上，包括用于連接焊線或焊球2的焊接區(qū)域151以及用于探針測(cè)試的測(cè)試區(qū)域152。
[0062]所述焊接區(qū)域151與所述測(cè)試區(qū)域152為中間設(shè)置有凸起分界塊153的兩個(gè)溝槽。將所述焊盤15劃分為兩個(gè)區(qū)域，分別用于焊接和測(cè)試，可有效避免因測(cè)試導(dǎo)致的焊盤表面損壞影響后續(xù)焊盤的焊接質(zhì)量和牢固性。此外，所述焊接區(qū)域151與所述測(cè)試區(qū)域152 中間的所述分界塊153人為地界定了所述焊接區(qū)域151與所述測(cè)試區(qū)域152的范圍，便于在探針測(cè)試及焊接時(shí)區(qū)域的認(rèn)定，同時(shí)當(dāng)探針測(cè)試時(shí)，探針被局限于所述測(cè)試區(qū)域152,有效避免探針滑動(dòng)到所述焊接區(qū)域151進(jìn)而對(duì)所述焊接區(qū)域151造成損傷。
[0063]如圖7所示，所述焊接區(qū)域151位于芯片1的外側(cè)，所述測(cè)試區(qū)域152位于所述芯片1的內(nèi)側(cè)。由于所述焊接區(qū)域151需要連接所述焊線或焊球2,位于所述芯片1的外側(cè)可便于引線。
[0064]如圖8所示，所述焊接區(qū)域151位于所述疊層結(jié)構(gòu)12上，與所述頂層金屬層121 直接連接；所述測(cè)試區(qū)域152為所述焊接區(qū)域151在所述第一鈍化層13上的延伸，延伸方向朝向所述芯片1的內(nèi)側(cè)，延伸距離設(shè)定在15um?30um。延伸距離不可過小，要適宜探針的放置；同時(shí)延伸距離又不可過大，容易造成所述芯片1的四個(gè)角上焊盤15之間的短接，在本實(shí)施例中，延伸距離設(shè)定為20um。由于所述測(cè)試區(qū)域152朝所述芯片1的內(nèi)側(cè)延伸，因此有可能會(huì)與其他頂層金屬層連接導(dǎo)致短路，將所述測(cè)試區(qū)域152在所述第一鈍化層13上延伸可避免電路短接、影響芯片1性能；此外，所述測(cè)試區(qū)域152的延伸方向朝向所述芯片 1的內(nèi)側(cè)，可避免芯片面積及成本的增加。
[0065]具體地，如圖8所示，所述第一鈍化層13上還設(shè)置有第二鈍化層14。
[0066]具體地，如圖7所示，所述焊盤結(jié)構(gòu)位于所述芯片1的邊緣，各焊盤15為矩形結(jié)構(gòu)，且所述芯片1四個(gè)角上焊盤15的相鄰直角被切除?？捎行П苊馑膫€(gè)角上焊盤15之間的短接，保證了芯片的性能。
[0067]如圖9?圖18所示，本發(fā)明提供一種焊盤結(jié)構(gòu)的制造方法，所述焊盤結(jié)構(gòu)的制造方法至少包括以下步驟:
[0068]步驟一 S1:于待處理疊層結(jié)構(gòu)12上沉積第一鈍化層13。
[0069]如圖9?圖10所示，提供一疊層結(jié)構(gòu)12,所述疊層結(jié)構(gòu)12包括頂層金屬層121， 金屬互連線122以及內(nèi)部核心電路123,所述內(nèi)部核心電路123通過所述金屬互連線122與所述頂層金屬層121連接；在所述疊層結(jié)構(gòu)12上采用物理氣相沉積、化學(xué)氣相沉積等沉積方法中的一種，沉積所述第一鈍化層13,所述第一鈍化層13的材料包括氧化硅、氮化硅或其他鈍化材料。
[0070]步驟二S2:于所述第一鈍化層13中蝕刻出貫穿所述第一鈍化層13的溝槽。
[0071]本步驟中可以采用干法刻蝕或濕法刻蝕，由于干法刻蝕的精度較高，本實(shí)施例中優(yōu)選為干法刻蝕。
[0072]如圖9及圖11所示，在所述芯片1的邊緣位置蝕刻所述第一鈍化層13,并形成露出所述頂層金屬層121的溝槽。
[0073]步驟三S3:于所述第一鈍化層13表面及該溝槽內(nèi)形成焊接金屬層15’。
[0074]如圖9及圖12所示，在本實(shí)施例中，所述焊接金屬層15’為A1，其采用如等離子體增強(qiáng)化學(xué)氣相沉積法PECVD等方法制備。
[0075]步驟四S4:刻蝕所述焊接金屬層15’形成焊盤15,且使所述焊盤15包括位于所述疊層結(jié)構(gòu)12上的第一區(qū)域及位于所述第一鈍化層13上的第二區(qū)域。
[0076]本步驟中可以采用干法刻蝕或濕法刻蝕，本實(shí)施例中，優(yōu)選為干法刻蝕。
[0077]刻蝕所述焊接金屬層15’形成多個(gè)焊盤15,如圖7所示，所述焊盤位于所述芯片1 的邊緣，各焊盤15為矩形結(jié)構(gòu)，且所述芯片1四個(gè)角上焊盤15的相鄰直角被切除，以避免焊盤之間的短接。
[0078]如圖9及圖13所示，所述焊盤15包括位于所述頂層金屬層121上的第一區(qū)域及位于所述第一鈍化層13上的第二區(qū)域，在本實(shí)施例中，所述第二區(qū)域152在所述第一鈍化層13上延伸的距離設(shè)定20nm。在本實(shí)施例中，為了便于引線，位于所述芯片1外側(cè)的所述第一區(qū)域?yàn)楹附訁^(qū)域151 ;位于所述芯片1內(nèi)側(cè)的所述第二區(qū)域?yàn)闇y(cè)試區(qū)域152。且所述焊接區(qū)域151與所述測(cè)試區(qū)域152為中間設(shè)置有凸起分界塊153的兩個(gè)溝槽，人為地界定了所述焊接區(qū)域151與所述測(cè)試區(qū)域152的范圍，便于在探針測(cè)試及焊接時(shí)區(qū)域的認(rèn)定，同時(shí)當(dāng)探針測(cè)試時(shí)，探針被局限于所述測(cè)試區(qū)域152,有效避免探針滑動(dòng)到所述焊接區(qū)域151進(jìn)而對(duì)所述焊接區(qū)域151造成損傷。
[0079]步驟五S5:于所述焊盤15及所述第一鈍化層13表面沉積第二鈍化層14。
[0080]如圖9及圖14所示，所述第二鈍化層14完全將所述焊盤15及所述第一鈍化層13 覆蓋，所述第二鈍化層14包括氧化硅、氮化硅或其他鈍化材料。
[0081]步驟六S6:刻蝕所述第二鈍化層14以露出所述焊盤15。
[0082]如圖9及圖15所示，刻蝕所述第二鈍化層14,將所述焊盤15暴露出來即完成所述焊盤結(jié)構(gòu)的制造。
[0083]實(shí)施例二:
[0084]本實(shí)施例與實(shí)施例一中的所述焊盤結(jié)構(gòu)一致，方法也基本一致，不同之處是本實(shí)施例中所述焊接區(qū)域151與所述測(cè)試區(qū)域152形成中間設(shè)置有凸起分界塊153的兩個(gè)溝槽的操作在步驟六S6中完成。
[0085]步驟四S4:如圖16所示，刻蝕所述焊接金屬層15’形成焊盤15,且使所述焊盤15 包括位于所述疊層結(jié)構(gòu)12上的第一區(qū)域及位于所述第一鈍化層13上的第二區(qū)域。所述第一區(qū)域及所述第二區(qū)域位于同一平面，未形成中間設(shè)置有凸起分界塊153的溝槽。
[0086]步驟五S5:如圖17所示，于所述焊盤15及所述第一鈍化層13表面沉積第二鈍化層14。
[0087]步驟六S6:如圖15所示，刻蝕所述第二鈍化層14以露出所述焊盤15,同時(shí)刻蝕所述焊盤15,使所述焊接區(qū)域151與所述測(cè)試區(qū)域152形成中間設(shè)置有凸起分界塊153的兩個(gè)溝槽。
[0088]如圖18所示，本發(fā)明的焊盤結(jié)構(gòu)在所述測(cè)試區(qū)域152進(jìn)行探針測(cè)試，即使所述測(cè)試區(qū)域152表面凹凸不平也不影響所述焊接區(qū)域151中焊線或焊球2的焊接質(zhì)量和牢固性，因此，所述焊線或焊球2能很好焊接于所述焊接區(qū)域151，且不影響芯片的性能。
[0089]本發(fā)明的焊盤結(jié)構(gòu)及其制造方法通過增大焊盤的尺寸，將焊盤的焊接區(qū)域及測(cè)試區(qū)域分開，避免因測(cè)試導(dǎo)致的焊盤表面損壞影響后續(xù)焊盤的焊接質(zhì)量和牢固性；將焊盤延伸在第一鈍化層上，對(duì)芯片內(nèi)部電路不產(chǎn)生影響；將焊盤向芯片的內(nèi)側(cè)延伸，避免芯片面積及成本的增加；將芯片四個(gè)角上焊盤的相鄰直角切除，避免了焊盤之間的短接，保證了芯片的性能。
[0090]綜上所述，本發(fā)明提供一種焊盤結(jié)構(gòu)，所述焊盤結(jié)構(gòu)至少包括:位于疊層結(jié)構(gòu)上的焊盤，所述焊盤包括用于連接焊線的焊接區(qū)域以及用于探針測(cè)試的測(cè)試區(qū)域，所述焊接區(qū)域位于所述疊層結(jié)構(gòu)上，所述測(cè)試區(qū)域與所述疊層結(jié)構(gòu)之間設(shè)置有第一鈍化層。本發(fā)明還提供一種焊盤結(jié)構(gòu)的制造方法，包括于待處理疊層結(jié)構(gòu)上沉積第一鈍化層；于所述第一鈍化層中蝕刻出貫穿所述第一鈍化層的溝槽；于所述第一鈍化層表面及該溝槽內(nèi)形成焊接金屬層；刻蝕所述焊接金屬層形成焊盤，且使所述焊盤包括位于所述疊層結(jié)構(gòu)上的第一區(qū)域及位于所述第一鈍化層上的第二區(qū)域；于所述焊盤及所述第一鈍化層表面沉積第二鈍化層；刻蝕所述第二鈍化層以露出所述焊盤。本發(fā)明的焊盤結(jié)構(gòu)及其制造方法通過增大焊盤的尺寸，將焊盤的焊接區(qū)域及測(cè)試區(qū)域分開，避免因測(cè)試導(dǎo)致的焊盤表面損壞影響后續(xù)焊盤的焊接質(zhì)量和牢固性；而且，焊盤在第一鈍化層上延伸，對(duì)芯片內(nèi)部電路不產(chǎn)生影響；此夕卜，焊盤向芯片的內(nèi)側(cè)延伸，避免芯片面積及成本的增加；同時(shí)，芯片四個(gè)角上焊盤的相鄰直角切除，避免了焊盤之間的短接，保證了芯片的性能。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0091]上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【主權(quán)項(xiàng)】
1.一種焊盤結(jié)構(gòu)，其特征在于，所述焊盤結(jié)構(gòu)至少包括:位于疊層結(jié)構(gòu)上的焊盤，所述焊盤包括用于連接焊線的焊接區(qū)域以及用于探針測(cè)試的 測(cè)試區(qū)域，所述焊接區(qū)域位于所述疊層結(jié)構(gòu)上，所述測(cè)試區(qū)域與所述疊層結(jié)構(gòu)之間設(shè)置有 第一鈍化層。2.根據(jù)權(quán)利要求1所述的焊盤結(jié)構(gòu)，其特征在于:所述疊層結(jié)構(gòu)包括頂層金屬層，金屬 互連線以及內(nèi)部核心電路。3.根據(jù)權(quán)利要求1所述的焊盤結(jié)構(gòu)，其特征在于:所述焊接區(qū)域與所述測(cè)試區(qū)域?yàn)橹?間設(shè)置有凸起分界塊的兩個(gè)溝槽。4.根據(jù)權(quán)利要求1所述的焊盤結(jié)構(gòu)，其特征在于:所述焊接區(qū)域位于芯片的外側(cè)，所述 測(cè)試區(qū)域位于芯片的內(nèi)側(cè)。5.根據(jù)權(quán)利要求1所述的焊盤結(jié)構(gòu)，其特征在于:所述第一鈍化層上還設(shè)置有第二鈍化層。6.根據(jù)權(quán)利要求1所述的焊盤結(jié)構(gòu)，其特征在于:所述焊盤位于芯片的邊緣，各焊盤為 矩形結(jié)構(gòu)，且所述芯片四個(gè)角上焊盤的相鄰直角被切除。7.—種焊盤結(jié)構(gòu)的制造方法，其特征在于，所述焊盤結(jié)構(gòu)的制造方法至少包括以下步 驟:步驟一:于待處理疊層結(jié)構(gòu)上沉積第一鈍化層；步驟二:于所述第一鈍化層中蝕刻出貫穿所述第一鈍化層的溝槽；步驟三:于所述第一鈍化層表面及該溝槽內(nèi)形成焊接金屬層；步驟四:刻蝕所述焊接金屬層形成焊盤，且使所述焊盤包括位于所述疊層結(jié)構(gòu)上的第 一區(qū)域及位于所述第一鈍化層上的第二區(qū)域；步驟五:于所述焊盤及所述第一鈍化層表面沉積第二鈍化層；步驟六:刻蝕所述第二鈍化層以露出所述焊盤。8.根據(jù)權(quán)利要求7所述的焊盤結(jié)構(gòu)的制造方法，其特征在于:所述第一區(qū)域?yàn)楹附訁^(qū) 域，所述第二區(qū)域?yàn)闇y(cè)試區(qū)域。9.根據(jù)權(quán)利要求7或8所述的焊盤結(jié)構(gòu)的制造方法，其特征在于:所述焊接區(qū)域與所 述測(cè)試區(qū)域?yàn)橹虚g設(shè)置有凸起分界塊的兩個(gè)溝槽。10.根據(jù)權(quán)利要求7所述的焊盤結(jié)構(gòu)的制造方法，其特征在于:所述焊盤位于芯片的邊 緣，各焊盤為矩形結(jié)構(gòu)，且所述芯片四個(gè)角上焊盤的相鄰直角被切除。
【文檔編號(hào)】H01L23/488GK105990295SQ201510082027
【公開日】2016年10月5日
【申請(qǐng)日】2015年2月15日
【發(fā)明人】殷原梓
【申請(qǐng)人】中芯國際集成電路制造(上海)有限公司