多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法
【專利摘要】本發(fā)明公開(kāi)了一種多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，所述多方法包括：重?fù)诫s的p型或n型硅與本征或輕摻雜的硅相互交疊生長(zhǎng)，形成多層表面隧穿結(jié)結(jié)構(gòu)；重?fù)诫s的p型或n型硅在一端互連，作為晶體管的源極，重?fù)诫s的n型或p型硅與本征或輕摻雜的硅相連，作為晶體管的漏極；在所述多層表面隧穿結(jié)結(jié)構(gòu)的側(cè)壁及上方生長(zhǎng)介質(zhì)層和柵極材料，形成多柵結(jié)構(gòu)的三維隧穿場(chǎng)效應(yīng)晶體管。本發(fā)明適用于CMOS超大規(guī)模集成電路器件，可以實(shí)現(xiàn)隧穿場(chǎng)效應(yīng)晶體管的低亞閾值斜率、低關(guān)態(tài)電流和低操作電壓等特性，同時(shí)克服普通隧穿場(chǎng)效應(yīng)晶體管開(kāi)態(tài)電流低、驅(qū)動(dòng)能力差的缺陷。
【專利說(shuō)明】
多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體電子器件技術(shù)領(lǐng)域，尤其涉及一種多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法。
【背景技術(shù)】
[0002]以CMOS工藝為基礎(chǔ)的集成電路工藝，不斷向亞微納米方向發(fā)展。如何降低器件功耗成為集成電路工藝技術(shù)的一大挑戰(zhàn)。隧穿場(chǎng)效應(yīng)晶體管，其關(guān)斷時(shí)的漏電流比傳統(tǒng)結(jié)構(gòu)的晶體管小很多，因而顯著降低了器件功耗。但是，在其漏電流減小的同時(shí)，其驅(qū)動(dòng)電流也有所下降。如何提高隧穿場(chǎng)效應(yīng)晶體管的驅(qū)動(dòng)電流，成為重要的研究?jī)?nèi)容。
[0003]目前有多種方法被用來(lái)提高隧穿場(chǎng)效應(yīng)晶體管的驅(qū)動(dòng)電流，優(yōu)化器件性能。如，申請(qǐng)?zhí)枮?00910247547.0的中國(guó)發(fā)明專利公開(kāi)了一種采用溝道向襯底內(nèi)凹陷的方法，從而實(shí)現(xiàn)小尺寸下漏電流降低的同時(shí)提高驅(qū)動(dòng)電流；申請(qǐng)?zhí)枮?01310576433.7的中國(guó)發(fā)明專利公開(kāi)了一種三面源隧穿場(chǎng)效應(yīng)晶體管及其制備方法，優(yōu)化了 TFET器件的亞閾值斜率，同時(shí)提升了器件的導(dǎo)通電流；申請(qǐng)?zhí)枮?01310403969.9的中國(guó)專利公開(kāi)了一種隧穿場(chǎng)效應(yīng)晶體管，增加第二源區(qū)，從而增大外層源區(qū)與內(nèi)層源區(qū)的接觸面積，進(jìn)而增大開(kāi)態(tài)電流。提尚電流驅(qū)動(dòng)能力。
[0004]如何進(jìn)一步保持柵壓控制能力、提高驅(qū)動(dòng)電流，依然是隧穿場(chǎng)效應(yīng)晶體管所面臨的挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，能夠提高隧穿場(chǎng)效應(yīng)晶體管的驅(qū)動(dòng)電流和棚■壓控制能力，實(shí)現(xiàn)尚的開(kāi)關(guān)比和尚的驅(qū)動(dòng)能力。
[0006]本發(fā)明提供的多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，包括:
重?fù)诫s的P型或η型硅與本征或輕摻雜的硅相互交疊生長(zhǎng)，形成多層表面隧穿結(jié)結(jié)構(gòu)；
重?fù)诫s的P型或η型硅在一端互連，作為晶體管的源極，重?fù)诫s的η型或P型硅與本征或輕摻雜的娃相連，作為晶體管的漏極；
在所述多層表面隧穿結(jié)結(jié)構(gòu)的側(cè)壁及上方生長(zhǎng)介質(zhì)層和柵極材料，形成多柵結(jié)構(gòu)的三維隧穿場(chǎng)效應(yīng)晶體管。
[0007]本發(fā)明提供的多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，通過(guò)交替生長(zhǎng)隧穿結(jié)的兩種材料，在兩種材料的每個(gè)接觸面上都形成了平面型的隧穿結(jié)，在多層堆疊區(qū)域?qū)崿F(xiàn)了很高的隧穿結(jié)面積，從而可以增加在開(kāi)態(tài)時(shí)的電流通道，實(shí)現(xiàn)開(kāi)態(tài)時(shí)大的驅(qū)動(dòng)電流；通過(guò)在多層堆疊隧穿結(jié)的上方與側(cè)壁生長(zhǎng)介質(zhì)層和柵極材料，形成了三柵結(jié)構(gòu)。實(shí)現(xiàn)對(duì)多層堆疊結(jié)構(gòu)中的隧穿結(jié)的開(kāi)關(guān)狀態(tài)的控制。
【附圖說(shuō)明】
[0008]為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0009]圖1為多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)示意圖；
圖2為多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管堆疊結(jié)構(gòu)區(qū)域的截面結(jié)構(gòu)示意圖；
圖3為多層隧穿結(jié)堆疊結(jié)構(gòu)示意圖；
圖4為多層隧穿結(jié)每層互連形成源漏電極的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0010]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0011]本發(fā)明實(shí)施例提供一種多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，所述方法包括:
SI 1、重?fù)诫s的P型或η型硅與本征或輕摻雜的硅相互交疊生長(zhǎng)，形成多層表面隧穿結(jié)結(jié)構(gòu)；
所形成的多層表面隧穿結(jié)結(jié)構(gòu)如圖3所示，兩種交疊生長(zhǎng)的材料的接觸面形成了面接觸結(jié)構(gòu)的隧穿結(jié)結(jié)構(gòu)。這種大面積的隧穿結(jié)結(jié)構(gòu)，可以保障器件在隧穿狀態(tài)下有較大的總電流，也就使隧穿場(chǎng)效應(yīng)晶體管有了較大的開(kāi)態(tài)電流。
[0012]其中，所述多層表面隧穿結(jié)結(jié)構(gòu)中，隧穿結(jié)的表面數(shù)目大于等于2。
[0013]S12、重?fù)诫s的P型或η型硅在一端互連，作為晶體管的源極，重?fù)诫s的η型或ρ型硅與本征或輕摻雜的硅相連，作為晶體管的漏極；
所形成的晶體管的源極和漏極如圖4所示，每層重?fù)诫s的ρ型或η型硅在一端連接在一起，形成晶體管的源極；本征或輕摻雜娃在另一端互連在一起，并且與重?fù)诫s的η型或ρ型形成歐姆接觸，作為晶體管的漏極。
[0014]S13、在所述多層表面隧穿結(jié)結(jié)構(gòu)的側(cè)壁及上方生長(zhǎng)介質(zhì)層和柵極材料，形成多柵結(jié)構(gòu)的三維隧穿場(chǎng)效應(yīng)晶體管。
[0015]所形成的多柵結(jié)構(gòu)的三維隧穿場(chǎng)效應(yīng)晶體管如圖1和圖2所示，這樣形成了柵極對(duì)多層結(jié)構(gòu)中每個(gè)隧穿結(jié)表面的控制，從而保證器件的柵壓控制能力，提高器件的亞閾值斜率等特性，提尚驅(qū)動(dòng)電流。
[0016]本發(fā)明實(shí)施例提供的多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，通過(guò)交替生長(zhǎng)隧穿結(jié)的兩種材料，在兩種材料的每個(gè)接觸面上都形成了平面型的隧穿結(jié)，在多層堆疊區(qū)域?qū)崿F(xiàn)了很高的隧穿結(jié)面積，從而可以增加在開(kāi)態(tài)時(shí)的電流通道，實(shí)現(xiàn)開(kāi)態(tài)時(shí)大的驅(qū)動(dòng)電流；通過(guò)在多層堆疊隧穿結(jié)的上方與側(cè)壁生長(zhǎng)介質(zhì)層和柵極材料，形成了三柵結(jié)構(gòu)。實(shí)現(xiàn)對(duì)多層堆疊結(jié)構(gòu)中的隧穿結(jié)的開(kāi)關(guān)狀態(tài)的控制。
[0017]下面介紹一種多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法的具體實(shí)例。
[0018]首先，在襯底上交替外延生長(zhǎng)重?fù)诫s的ρ型硅和本征硅材料，分別生長(zhǎng)三層，形成堆疊結(jié)構(gòu)；在堆疊結(jié)構(gòu)的一端進(jìn)行P型重?fù)诫s，使堆疊結(jié)構(gòu)中的重?fù)诫sP型硅層在此處互連，這一區(qū)域作為晶體管的源極；在堆疊結(jié)構(gòu)的另一端進(jìn)行刻蝕，刻蝕孔內(nèi)生長(zhǎng)本征硅材料，使堆疊結(jié)構(gòu)中的本征硅層在此處形成互連；再將本征硅區(qū)域進(jìn)行η型重?fù)诫s，作為晶體管的漏極。最后所形成的晶體管的源極和漏極的結(jié)構(gòu)如圖4所示。
[0019]然后，對(duì)堆疊結(jié)構(gòu)進(jìn)行刻蝕，使其露出側(cè)壁；在堆疊結(jié)構(gòu)的側(cè)壁及上方生長(zhǎng)氧化鉿介質(zhì)材料和金屬鎢作為柵電極。最后所形成的多柵結(jié)構(gòu)的三維隧穿場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)如圖1所示，圖2為所形成的多柵結(jié)構(gòu)的三維隧穿場(chǎng)效應(yīng)晶體管堆疊結(jié)構(gòu)區(qū)域的截面示意圖。
[0020]本發(fā)明實(shí)施例可以實(shí)現(xiàn)隧穿場(chǎng)效應(yīng)晶體管的低亞閾值斜率、低關(guān)態(tài)電流和低操作電壓等特性，同時(shí)克服了普通隧穿場(chǎng)效應(yīng)晶體管開(kāi)態(tài)電流低、驅(qū)動(dòng)能力差的缺點(diǎn)，可取代現(xiàn)有CMOS晶體管作為下一代低功耗、低操作電壓、高性能的集成電路核心器件。
[0021]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于，包括: 重?fù)诫s的P型或η型硅與本征或輕摻雜的硅相互交疊生長(zhǎng)，形成多層表面隧穿結(jié)結(jié)構(gòu)； 重?fù)诫s的P型或η型硅在一端互連，作為晶體管的源極，重?fù)诫s的η型或P型硅與本征或輕摻雜的娃相連，作為晶體管的漏極； 在所述多層表面隧穿結(jié)結(jié)構(gòu)的側(cè)壁及上方生長(zhǎng)介質(zhì)層和柵極材料，形成多柵結(jié)構(gòu)的三維隧穿場(chǎng)效應(yīng)晶體管。2.根據(jù)權(quán)利要求1所述的多層隧穿結(jié)三維隧穿場(chǎng)效應(yīng)晶體管的制備方法，其特征在于，所述多層表面隧穿結(jié)結(jié)構(gòu)中，隧穿結(jié)的表面數(shù)目大于等于2。
【文檔編號(hào)】H01L29/06GK105990409SQ201510071527
【公開(kāi)日】2016年10月5日
【申請(qǐng)日】2015年2月11日
【發(fā)明人】王明華, 王偉, 樊曉華, 劉明
【申請(qǐng)人】中國(guó)科學(xué)院微電子研究所