介電常數(shù)恢復(fù)的制作方法
【專利摘要】描述了一種在經(jīng)圖案化的基板上的低k電介質(zhì)層中形成特征的方法?？稍诘蚹電介質(zhì)層中形成通孔、溝槽或雙鑲嵌結(jié)構(gòu)。對低k電介質(zhì)層的圖案化也會(huì)增加介電常數(shù)。通過將UV光照射在低k電介質(zhì)層上，同時(shí)使低k電介質(zhì)層暴露于含碳和氫的前體來處理經(jīng)圖案化的基板以修復(fù)或降低介電常數(shù)。隨后，在所述低k電介質(zhì)層上形成共形的氣密層。所述共形的氣密層配置成在稍后的處理期間以及在所完成的器件的使用壽命期間將水和污染物保持在低k電介質(zhì)層外部。
【專利說明】
介電常數(shù)恢復(fù)
技術(shù)領(lǐng)域
[0001]本公開的實(shí)施例涉及低k電介質(zhì)材料。
【背景技術(shù)】
[0002]低k電介質(zhì)具有比二氧化硅(S12)小的介電常數(shù)。二氧化硅所具有的介電常數(shù)為3.9。低k電介質(zhì)材料被定位在集成電路中的導(dǎo)電元件之間以隨特征尺寸減小而改善可實(shí)現(xiàn)的開關(guān)速度并降低功耗。通過選擇減小介電常數(shù)的膜材料和/或在所述膜內(nèi)插入孔隙來實(shí)現(xiàn)低k電介質(zhì)膜。
[0003]可增加導(dǎo)電元件(例如，金屬線)的導(dǎo)電性以進(jìn)一步改善性能。因此，銅已經(jīng)取代許多其他金屬而用于較長的線(互連件)。銅具有較低的電阻率和較高的載流容量。然而，必須采取預(yù)防措施來阻止銅擴(kuò)散到周邊材料中。除了抑制擴(kuò)散到有源半導(dǎo)體區(qū)域中的需求之夕卜，還應(yīng)當(dāng)使銅保持不進(jìn)入低k電介質(zhì)區(qū)域以避免短路和/或升高介電常數(shù)。
[0004]將銅實(shí)現(xiàn)為互連材料的集成電路結(jié)構(gòu)的一個(gè)示例是雙鑲嵌結(jié)構(gòu)(dualdamascenestructure)。在雙鑲嵌結(jié)構(gòu)中，電介質(zhì)層經(jīng)蝕刻以界定觸點(diǎn)/通孔和互連線兩者。金屬被鑲嵌到所界定的圖案中，并且在平坦化工藝(諸如，化學(xué)機(jī)械拋光(CMP))中將任何過剩的金屬從結(jié)構(gòu)的頂部去除。
[0005]需要新的襯墊層和/或工藝修改來實(shí)現(xiàn)互連連接的高導(dǎo)電性以及電介質(zhì)材料的低
ko

【發(fā)明內(nèi)容】

[0006]描述了一種在經(jīng)圖案化的基板上的低k電介質(zhì)層中形成特征的方法。可在低k電介質(zhì)層中形成通孔、溝槽或雙鑲嵌結(jié)構(gòu)。對低k電介質(zhì)層圖案化也會(huì)增加介電常數(shù)。通過將UV光照射在低k電介質(zhì)層上，同時(shí)使低k電介質(zhì)層暴露于含碳和氫的前體來處理經(jīng)圖案化的基板以修復(fù)或降低介電常數(shù)。隨后，在低k電介質(zhì)層上形成共形的氣密層。共形的氣密層配置成使水和污染物保持在外部。相同的共形氣密層中的一些可沉積在位于下方的銅上。共形的氣密層中在位于下方的銅上的部分可優(yōu)先被去除，但是低k電介質(zhì)層上的有益部分保留?？墒褂酶煞ㄎg刻或利用弱有機(jī)酸的濕法蝕刻來完成對共形的氣密層的選擇性去除。
[0007]本文中描述的實(shí)施例包括形成經(jīng)圖案化的基板的方法。所述方法包括以下步驟:將經(jīng)圖案化的基板放置到基板處理區(qū)域中，所述經(jīng)圖案化的基板具有經(jīng)圖案化的低k電介質(zhì)層。經(jīng)圖案化的基板包括穿過經(jīng)圖案化的低k電介質(zhì)層、至位于下方的金屬層的間隙。所述縫隙在經(jīng)圖案化的低k電介質(zhì)層中具有電介質(zhì)側(cè)壁。所述方法還包括以下步驟:使含碳和氫的前體在基板處理區(qū)域中流動(dòng)，同時(shí)使UV光照射到經(jīng)圖案化的低k電介質(zhì)層上。所述方法還包括以下步驟:通過使含碳和氫的前體流動(dòng)而在經(jīng)圖案化基板上形成共形的氣密層。所述方法還包括以下步驟:將填隙銅沉積到間隙中以在填隙銅與位于下方的金屬層之間形成導(dǎo)電觸點(diǎn)。
[0008]形成導(dǎo)電觸點(diǎn)的步驟可包括以下步驟:將填隙銅沉積到間隙中。共形的氣密層可包括娃、碳和氮。共形的氣密層的厚度可在0.1nm與0.3nm之間。共形的氣密層可配置成防止?jié)駳膺M(jìn)入電介質(zhì)側(cè)壁。共形的氣密層可配置成防止金屬原子迀移到電介質(zhì)側(cè)壁中。使含碳和氫的前體流動(dòng)的步驟可包括以下步驟:使含硅、碳和氫的前體在基板處理區(qū)域中流動(dòng)?；逄幚韰^(qū)域中含硅、碳和氫的前體可使經(jīng)圖案化的低k電介質(zhì)層的介電常數(shù)減小為低于2.4。使含硅、碳和氫的前體在基板處理區(qū)域中流動(dòng)的步驟可將羥基從低k電介質(zhì)層中去除，并且可吸附CxHy基團(tuán)。
[0009]本文中描述的實(shí)施例包括在低k電介質(zhì)層中形成間隙的方法。所述方法包括以下步驟:從低k電介質(zhì)層中去除-OH基團(tuán)，并且用CxHy基團(tuán)取代所述-OH基團(tuán)以減小低k電介質(zhì)層的介電常數(shù)。所述方法還包括以下步驟:在經(jīng)圖案化的基板上形成共形的含硅、碳和氮的層。經(jīng)圖案化的基板包括在位于下方的銅層上方的間隙。間隙的側(cè)壁包括低k電介質(zhì)材料。共形的含硅、碳和氮的層配置成防止材料擴(kuò)散到低k電介質(zhì)材料中。所述方法還包括以下步驟:將導(dǎo)體沉積到縫隙中以在導(dǎo)體與位于下方的銅層之間形成電觸點(diǎn)。
[0010]所述方法還可包括以下步驟:在將導(dǎo)體沉積到間隙中之前，去除共形的含硅、碳和氮的層中在位于下方的銅層上的部分。共形的含硅、碳和氮的層可由硅、碳和氫組成。導(dǎo)體可包括鈷或銅。間隙的寬度可小于20nm。
[0011 ]本文中描述的實(shí)施例包括形成雙鑲嵌結(jié)構(gòu)的方法。所述方法包括以下步驟:在雙鑲嵌結(jié)構(gòu)上形成甲基化層。所述方法還包括以下步驟:在經(jīng)圖案化的基板上方形成共形的碳氮化硅層。經(jīng)圖案化的基板包括溝槽和溝槽下方的通孔。通孔在位于下方的銅層上方。溝槽和通孔的側(cè)壁包括低k電介質(zhì)壁。溝槽流體地耦接至通孔，并且共形的碳氮化硅層在溝槽與低k電介質(zhì)壁之間形成氣密封接。通孔的寬度可小于50nm。溝槽的寬度可小于70nmo
[0012]附加的實(shí)施例和特征部分地在以下描述中闡述，并且部分地將由本領(lǐng)域技術(shù)人員在查閱本說明書后對他們變得顯而易見或者可通過實(shí)踐所公開實(shí)施例而習(xí)得?？赏ㄟ^本說明書中描述的手段、組合和方法來實(shí)現(xiàn)并獲得所公開實(shí)施例的特征和優(yōu)點(diǎn)。
【附圖說明】
[0013]可通過參照本說明書的其余部分和附圖來實(shí)現(xiàn)對實(shí)施例的性質(zhì)和優(yōu)點(diǎn)的進(jìn)一步理解。
[0014]圖1是根據(jù)實(shí)施例的低k電介質(zhì)處理工藝的流程圖。
[0015]圖2A、圖2B、圖2C、圖2D和圖2E示出根據(jù)實(shí)施例的、器件在低k電介質(zhì)處理工藝的各個(gè)階段的剖視圖。
[0016]圖3是根據(jù)實(shí)施例的、用于執(zhí)行低k電介質(zhì)處理工藝中的所選擇的操作的基板處理腔室的不意性表不。
[0017]在附圖中，類似的部件和/或特征可具有相同的參考標(biāo)號。此外，各種相同類型的部件可以通過以下方法來區(qū)分:在參考標(biāo)號后接破折號和第二標(biāo)簽，所述第二標(biāo)簽區(qū)分類似的部件。如果在本說明書中使用僅第一參考標(biāo)號，則無論第二參考標(biāo)號如何，描述都適用于具有相同的此第一參考標(biāo)號的任一類似的部件。
【具體實(shí)施方式】
[0018]描述了一種用于在經(jīng)圖案化的基板上的低k電介質(zhì)層中形成特征的方法?？稍诘蚹電介質(zhì)層中形成通孔、溝槽或者雙鑲嵌結(jié)構(gòu)。對低k電介質(zhì)層圖案化也會(huì)增加介電常數(shù)。通過將UV光照射在低k電介質(zhì)層上，同時(shí)使低k電介質(zhì)層暴露于含碳和氫的前體來處理經(jīng)圖案化的基板以修復(fù)或降低介電常數(shù)。隨后，在低k電介質(zhì)層上形成共形的氣密層。共形的氣密層配置用于使水和污染物保持在外部。相同的共形氣密層中的一些可沉積在位于下方的銅上。共形的氣密層中在位于下方的銅上的部分可優(yōu)先被去除，但是低k電介質(zhì)層上的有益部分保留?？墒褂酶煞ㄎg刻或利用弱有機(jī)酸的濕法蝕刻來完成對共形的氣密層的選擇性去除。
[0019]銅鑲嵌和雙鑲嵌結(jié)構(gòu)已經(jīng)使用了幾十年，并且涉及將銅沉積到經(jīng)圖案化的低k電介質(zhì)層中的間隙中。雙鑲嵌結(jié)構(gòu)包括形成到電介質(zhì)層中的兩種不同的圖案。下部圖案可包括通孔結(jié)構(gòu)，而上部圖案可包括溝槽。作為暴露于蝕刻劑或其他化學(xué)品/處理的結(jié)果，在進(jìn)行圖案化以形成通孔和/或溝槽期間，低k電介質(zhì)層會(huì)呈現(xiàn)介電常數(shù)的增加。本文中描述的方法在沉積任何進(jìn)一步的層之前降低介電常數(shù)，這可“鎖定(lock in)”上升的介電常數(shù)。隨后，可沉積共形的氣密層，從而覆蓋經(jīng)圖案化的低k電介質(zhì)層。低k電介質(zhì)層上的共形的氣密層可防止后續(xù)的進(jìn)入低k電介質(zhì)層的擴(kuò)散。共形的氣密層還可防止介電常數(shù)的后續(xù)上升。隨后，同時(shí)填充通孔和溝槽，這是使雙鑲嵌工藝獲得其名稱的工藝。
[0020]本文中描述的方法提供在經(jīng)圖案化的低k電介質(zhì)層中實(shí)現(xiàn)并維持低介電常數(shù)的益處，這提高了所完成的器件的性能(例如，更高的切換速度或更低的功耗)。本文中描述的方法還提供了增加所完成的器件的使用壽命的益處。所述使用壽命可通過以下方式來表征:跨低k電介質(zhì)施加大的DC電壓，并且測量流經(jīng)電流，以便檢測擊穿時(shí)刻。增加的使用壽命的益處可源于電子迀移的減少，這有助于維持所完成的集成電路的金屬部分中的高導(dǎo)電性。
[0021]為了更好地理解和領(lǐng)會(huì)本文的實(shí)施例，現(xiàn)參照圖1，圖1是根據(jù)實(shí)施例的低k電介質(zhì)處理工藝101?？赏瑫r(shí)參照圖2A、圖2B、圖2C、圖2D和圖2E，這些圖示出器件在低k電介質(zhì)處理工藝101的各個(gè)階段的剖視圖。所示出的器件的部分可以是實(shí)施例中在形成期間的集成電路的后端工序(BEOL)互連部分。在第一操作(圖2A)之前，暴露的氮化鈦層被形成，被圖案化成氮化鈦硬掩模230，并且用于對在經(jīng)圖案化的基板上的、位于下方的低k電介質(zhì)層220進(jìn)行圖案化。銅阻擋電介質(zhì)層210可用于在物理上將位于下方的銅層201-1與低k電介質(zhì)層220分開。位于下方的銅層201-1位于低k電介質(zhì)層下方，并且通過通孔和溝槽的組合而暴露于大氣。一般來說，位于下方的銅層201-1可以是位于下方的金屬層。
[0022]低k電介質(zhì)層220在膜內(nèi)可具有孔隙以實(shí)現(xiàn)比氧化硅更低的介電常數(shù)。在實(shí)施例中，低k電介質(zhì)層220可包含硅、碳和氧，或者可由硅、碳和氧組成，從而進(jìn)一步將介電常數(shù)減小為低于氧化硅的介電常數(shù)。因此，可將低k電介質(zhì)層220稱為碳氧化硅。已經(jīng)開發(fā)出低k電介質(zhì)處理工藝101以在處理期間以及在所生產(chǎn)的集成電路的使用壽命期間在低k電介質(zhì)層220內(nèi)實(shí)現(xiàn)并維持低介電常數(shù)。
[0023]可由輔助的硬掩模(盡管在圖2A、圖2B、圖2C、圖2D或圖2E中未示出此類層)物理地將氮化鈦硬掩模230與低k電介質(zhì)層220分開以便于處理。在實(shí)施例中，所述輔助的硬掩模層可以是氧化硅硬掩模。在本文中將使用“頂部”、“上方”和“向上”來描述垂直地遠(yuǎn)離基板并且在垂直方向上進(jìn)一步遠(yuǎn)離基板的質(zhì)心的多個(gè)部分/方向。將使用“豎直的”來描述在“向上”方向上朝“頂部”對準(zhǔn)的物件?？墒褂闷渌愃频男g(shù)語，這些術(shù)語的含義現(xiàn)在將是清晰的。
[0024]可將經(jīng)圖案化的基板放置在基板處理腔室的基板處理區(qū)域中。低k電介質(zhì)處理工藝101開始于操作110，在操作110中，使含碳和氫的前體在基板處理區(qū)域中流動(dòng)，同時(shí)使UV光照射到低k電介質(zhì)層220上。在操作110之前，如圖2A中所示，羥基(-0H)可存在于低k電介質(zhì)層220上，并且在實(shí)施例中，使低k電介質(zhì)層220同時(shí)暴露于UV光以及含碳和氫的前體可用甲基或者CxHy基團(tuán)取代羥基(操作120)。操作120還會(huì)導(dǎo)致在低k電介質(zhì)層220內(nèi)形成共價(jià)鍵，例如，在實(shí)施例中，可形成S1-O-Si橋鍵。操作120可稱為甲基化，并且導(dǎo)致低k電介質(zhì)層220內(nèi)的介電常數(shù)降低。在圖2B中，所吸附的CxHy基團(tuán)示出在低k電介質(zhì)層220上。
[0025]具有可促進(jìn)甲基化工藝的有效性的、含碳和氫的前體的特定的特性。示例和特性是有效的，并且現(xiàn)在提供合適的前體。根據(jù)實(shí)施例，含碳和氫的前體可包含苯(C6H6)或甲苯(CH3C6H5)中的一種或多種。在實(shí)施例中，含碳和氫的前體可具有少于七個(gè)碳原子。根據(jù)實(shí)施例，含碳和氫的前體可包含碳和氫，或者可由碳和氫組成。含碳和氫的前體還可包含硅，并且可被稱為含硅、碳和氫的前體。在實(shí)施例中，含硅、碳和氫的前體可包含硅、碳和氫，或者可由硅、碳和氫組成。根據(jù)實(shí)施例，含硅、碳和氫的前體可包含硅、碳、氮和氫，或者可由硅、碳、氮和氫組成。在實(shí)施例中，含娃、碳和氫的前體可包含下列各項(xiàng)中的一種或多種:(CH3)4S1、(CH3)3SiH、(CH3)2SiH2、(CH3)SiH3、(CH3)3Si (N(CH3)2)、(CH3)2Si (N(CH3)2)2、(CH3)Si (N(CH3 )2 )3或Si (N(CH3 )2 )4。分子的尺寸可與UV光在使介電常數(shù)減小方面的有效性相關(guān)聯(lián)。根據(jù)實(shí)施例，含硅、碳和氫的前體可具有一個(gè)硅原子，以及少于六個(gè)、少于七個(gè)、少于八個(gè)或少于九個(gè)碳原子。
[0026]在圖2C中的形成之后示出，在操作130中，在經(jīng)圖案化的基板上形成共形的氣密層240-1。操作110和操作120可同時(shí)發(fā)生，而操作130在操作110和操作120兩者之后發(fā)生。操作110和操作120彼此在相同的基板處理區(qū)域內(nèi)發(fā)生。此外，在實(shí)施例中，操作130也可在相同的基板處理區(qū)域中發(fā)生。因此，在操作110至130期間，不必移動(dòng)經(jīng)圖案化的基板。在實(shí)施例中，共形的氣密層240-1是在經(jīng)圖案化的基板的特征上方是共形的，并且直接接觸位于下方的銅層201-1。根據(jù)實(shí)施例，共形的氣密層還可直接接觸低k電介質(zhì)層220，除了在處理120期間所施加的薄吸附物層。共形的氣密層240-1可保護(hù)低k電介質(zhì)層220的降低的介電常數(shù)免受稍后的不期望的增大。在實(shí)施例中，共形的氣密層240-1可以是含硅、碳和氮的層。根據(jù)實(shí)施例，共形的氣密層240-1可包含硅、碳和氮，或者可由硅、碳和氮組成，并且可稱為碳氮化硅或S1-C-N。在實(shí)施例中，共形的氣密層240-1可防止后續(xù)引入的蝕刻劑或濕氣的擴(kuò)散，并且可因此在處理期間和在處理之后保護(hù)低k電介質(zhì)層220的完整性。如在圖2A、圖2B、圖2C、圖2D和圖2E中所示，銅阻擋電介質(zhì)層210可定位在位于下方的銅層與低k電介質(zhì)層220之間。共形的氣密層240-1的沉積工藝還可導(dǎo)致由低k電介質(zhì)層220內(nèi)的吸收物和其他組分的附加位移造成的介電常數(shù)的進(jìn)一步降低。根據(jù)實(shí)施例，共形的氣密層240-1(以及稍后的共形的氣密層240-2)可有助于避免銅擴(kuò)散到低k電介質(zhì)層220中。
[0027]在操作140中，使共形的氣密層(例如，S1-C-N)暴露于弱酸。在圖2D中的操作之后示出，回蝕共形的氣密層240-1以暴露位于下方的銅層201-1。根據(jù)實(shí)施例，選擇性蝕刻操作140可涉及液相或氣相蝕刻劑。使用氣相蝕刻劑的工藝可在本文中被稱為干法蝕刻，而干法蝕刻中的蝕刻操作可被稱為干法蝕刻的共形氣密層240-1。在選擇性蝕刻操作130之后，共形的氣密層240-1的部分保留，并且將被稱為共形的氣密層240-2，如圖2D中所示。共形的氣密層240-2還可被稱為共形的氣密層240-1的剩余部分。共形的氣密層240-2繼續(xù)密封低k電介質(zhì)層220以使其不受環(huán)境影響，所述環(huán)境影響諸如，后續(xù)被引入的反應(yīng)物或濕氣，所述反應(yīng)物或濕氣會(huì)進(jìn)入低k電介質(zhì)層220中的孔隙內(nèi)，并且不如人意地增大介電常數(shù)。根據(jù)實(shí)施例，共形的氣密層240-2可以是“駐留型(leave-on)”膜，此意指共形的氣密層240-2可在低k電介質(zhì)處理工藝101中形成的、所完成的集成電路中保留。因此，共形的氣密層240-2可在后續(xù)的處理期間而且還在所完成的集成電路的使用壽命期間防范低k電介質(zhì)層220內(nèi)的介電常數(shù)的增加。
[0028]可用導(dǎo)體(例如，如在此示例中為銅)填充溝槽和通孔，以完成操作140中的半導(dǎo)體制造工藝中的雙鑲嵌部分。圖2E示出修改/生長為延伸穿過溝槽和通孔兩者的位于下方的銅201-2。作為操作140的結(jié)果，沒有或基本上沒有薄電介質(zhì)中斷，薄電介質(zhì)中斷會(huì)不利地影響位于下方的銅201-2內(nèi)的導(dǎo)電性。因此，位于下方的銅201-2示出為僅延伸穿過溝槽和通孔的一個(gè)實(shí)體。位于下方的層與生長在溝槽與通孔之間的填隙金屬可以是不同的金屬。例如，在實(shí)施例中，填隙金屬可以是銅或鈷。在所述示例中，圖2E示出在平坦化化學(xué)機(jī)械拋光(CMP)操作之后、從頂表面與低k電介質(zhì)膜疊層齊平時(shí)起的位于下方的銅201-2。
[0029]處理操作110/120可產(chǎn)生吸附物層，在實(shí)施例中，所述吸附物層平均而言測量為約
0.2nm，并且可測量為在0.1nm與0.3nm之間。處理操作110/120可修復(fù)低k電介質(zhì)層220的受損層，其中所述損傷在對通孔和/或溝槽的圖案化期間發(fā)生。作為處理操作110/120的結(jié)果，盡管存在尺度的小幅增加，但受損層可以是至多20nm厚。根據(jù)實(shí)施例，低k電介質(zhì)層的總厚度可在10nm與200nm之間，或者在50nm與150nm之間。處理的有效性深度極大地有益于包括低k電介質(zhì)層的集成電路的可制造性。
[0030]共形的氣密層的厚度應(yīng)當(dāng)足以形成氣密封接，所述氣密封接配置成將濕氣保持在低k電介質(zhì)層外部。厚度應(yīng)當(dāng)小于閾值量，使得足夠的導(dǎo)電材料(例如，銅)能夠理想地填充經(jīng)圖案化的低k電介質(zhì)層中的間隙并形成導(dǎo)電觸點(diǎn)。厚度還應(yīng)當(dāng)小于閾值量以確保此共形的氣密層在位于下方的銅層上的部分是可選擇性地去除的。在沉積之后，共形的氣密層的第一部分駐留在位于下方的銅層上。第一部分的厚度可能難以界定，因?yàn)槟さ纳L是有斑點(diǎn)的，并且對于位于下方的金屬層沒有有益的目的。在沉積之后，共形的氣密層的第二部分駐留在低k電介質(zhì)層220上，例如，駐留在經(jīng)圖案化的低k電介質(zhì)層內(nèi)的間隙的壁上。在實(shí)施例中，在沉積之后但在選擇性去除之前，共形的氣密層的第二部分的厚度可在0.Snm與
2.5nm之間，或者在1.0nm與2.0nm之間。在實(shí)施例中，在選擇性去除之后，共形的氣密層的第二部分的厚度可在0.7nm與2.5nm之間，或者在0.8nm與2.0nm之間。
[0031]在處理操作110和120之前，低k電介質(zhì)層220的介電常數(shù)可在2.4與2.9之間。根據(jù)實(shí)施例，在處理操作120之后，低k電介質(zhì)層220的介電常數(shù)可小于2.4或在2.2與2.4之間。在實(shí)施例中，通過執(zhí)行處理操作110和120，低k電介質(zhì)層220的介電常數(shù)可減小0.2或0.3。在操作110/120之前且在110/120之后執(zhí)行傅里葉變換紅外光譜(FTIR)來確定低k電介質(zhì)層220的化學(xué)變化。在操作110/120之前，存在指示-OH基團(tuán)的可檢測的峰。在操作110/120之后，存在指示S1-CH3基團(tuán)、C-Hx基團(tuán)、S1-O-Si鍵布置和S1-C化學(xué)鍵的可檢測的峰。
[0032]可通過UV輔助的化學(xué)氣相沉積(UV-CVD)來沉積共形的氣密層，并且所述沉積工藝可能通過用甲基取代孔隙的內(nèi)表面上的剩余羥基而導(dǎo)致介電常數(shù)的進(jìn)一步減小?？珊唵蔚赝ㄟ^沉積共形的氣密層240-1來使介電常數(shù)額外減小0.05或0.1?？赏ㄟ^交替暴露至氨氣(或者概括地說NxHy)并且暴露至含硅-碳-氮和氫的前體來沉積共形的氣密層240-1?？稍诿恳淮螁为?dú)地暴露至含氮和氫的前體(NxHy)期間將UV光照射到低k電介質(zhì)層220上。在實(shí)施例中，含氮和氫的前體可包含氮和氫，或者可由氮和氫組成。根據(jù)實(shí)施例，含硅、碳、氮和氫的前體可包含硅、碳、氮和氫，或者可由硅、碳、氮和氫組成。在實(shí)施例中，含硅、碳、氮和氫的前體可包含下列各項(xiàng)中的一種或多種:(CH3)3Si (N(CH3)2)、(CH3)2Si(N(CH3)2)2、(CH3)Si (N(CH3)2)3 或 Si(N(CH3)2)4。
[0033]選擇性去除操作可去除共形的氣密層的第一部分但不去除第二部分。選擇性去除操作可使實(shí)施例中的位于下方的銅層(或一般而言，位于下方的金屬層)暴露。這確保了后續(xù)在填充經(jīng)圖案化的低k電介質(zhì)層中的間隙的導(dǎo)體與位于下方的銅層(或更一般而言，另一位于下方的金屬層)之間實(shí)現(xiàn)高度導(dǎo)電連接的能力。根據(jù)實(shí)施例，填隙導(dǎo)體與位于下方的銅層之間的接觸可以是歐姆接觸。根據(jù)實(shí)施例，在選擇性去除操作之后，共形的氣密層的第二部分的厚度可大于1.5nm或大于2.0nm。在實(shí)施例中，在選擇性去除操作之后，共形的氣密層的第二部分的厚度可小于3.0nm或小于4.0nm0
[0034]作為對低k電介質(zhì)層220圖案化的結(jié)果但在處理操作110/120之前，低k電介質(zhì)層220可具有在2.4與2.8之間、在2.45與2.75之間或在2.5與2.7之間的介電常數(shù)。根據(jù)實(shí)施例，在處理操作110/120之后，低k電介質(zhì)層220的介電常數(shù)可在2.2與2.5之間，在2.25與2.45之間，在2.3與2.4之間，或低于2.4。在操作130中形成共形的氣密層240之后，降低的介電常數(shù)受保護(hù)免受介電常數(shù)值的后續(xù)上升，并且不在實(shí)施例中的后續(xù)處理或操作期間上升。根據(jù)實(shí)施例，在操作130之后，介電常數(shù)實(shí)際上可進(jìn)一步略有下降，并且低k電介質(zhì)層220的介電常數(shù)可在2.1與2.4之間，在2.15與2.35之間或在2.2與2.3之間。
[0035]經(jīng)處理以降低介電常數(shù)且隨后襯有共形的氣密層的溝槽和/或通孔結(jié)構(gòu)可以是雙鑲嵌結(jié)構(gòu)，所述雙鑲嵌結(jié)構(gòu)包括位于溝槽下方的通孔。通孔可以是低深寬比間隙，并且例如當(dāng)從平放的經(jīng)圖案化的基板上方觀察時(shí)可以是圓形的。所述結(jié)構(gòu)可在工序的后端處，取決于器件類型，所述后端可導(dǎo)致較大的尺度。根據(jù)實(shí)施例，通孔的寬度可小于50nm，小于40nm，小于30nm或小于20nm。在實(shí)施例中，溝槽的寬度可小于70nm，小于50nm，小于40nm或小于30nm。本文中描述的尺度適用于涉及單圖案化的低k電介質(zhì)層(例如，通孔或溝槽的單鑲嵌結(jié)構(gòu))或者多圖案化的低k電介質(zhì)層(例如，含有通孔和溝槽的雙鑲嵌結(jié)構(gòu))的結(jié)構(gòu)。從上方觀察，通孔的深寬比可為約1:1，而溝槽的深寬比可為大于10:1，因?yàn)闇喜塾糜诤兄荚谟糜陔姼浇佣鄠€(gè)通孔的導(dǎo)體。
[0036]在本文中所描述的所有操作期間，基板處理區(qū)域可不含等離子體。甲基化操作(操作110和120)可能不利地受到局部等離子體的影響，因?yàn)榭赡苡删植康入x子體將甲基(或者一般而言，CxHy基團(tuán))從低k電介質(zhì)層220的表面去除。在形成共形的氣密層240-1形成期間以及在選擇性地去除共形的氣密層240-1中駐留在位于下方的金屬層201-1上第一部分期間，基板處理區(qū)域也可不含等離子體。在操作110、120和/或130期間局部等離子體的存在可能不如人意地使低k電介質(zhì)層220收縮。在操作110、120和/或130期間局部等離子體的存在還可能不如人意地使低k電介質(zhì)層220的表面成為親水的，并且因此保持附加的損傷，從而造成介電常數(shù)的上升。
[0037]在處理期間，一般可將基板維持在180°C與約400°C之間。在實(shí)施例中，在操作110期間，經(jīng)圖案化的基板的溫度可在200 °C與385 °C之間，在200 °C與300°(:之間，在300°C與385°(:之間或在250°C與350°C之間。在處理期間在所提供范圍內(nèi)的較高的溫度可導(dǎo)致較嚴(yán)重的收縮，但導(dǎo)致較低的介電常數(shù)。根據(jù)實(shí)施例，在所提供的范圍中的較低的溫度可導(dǎo)致較輕微的收縮，但導(dǎo)致較高的介電常數(shù)(較少的降低)。從可制造性的角度來看，大的功能性基板溫度工藝窗口是有吸引力的。
[0038]本文中描述的若干操作涉及暴露至紫外輻射，在本文中可將所述紫外輻射稱作UV光。圖3示出可用于執(zhí)行低k電介質(zhì)處理工藝101中的所選擇的操作的基板處理腔室的示意性表示?？蓪⒕哂械蚹電介質(zhì)層220的經(jīng)圖案化的基板放置在基板處理腔室301內(nèi)部的可加熱基板基座305上。經(jīng)圖案化的基板上方的區(qū)域是基板處理區(qū)域310。上噴淋頭320和下噴淋頭315設(shè)置在基板處理區(qū)域310上方。UV光的真空窗口 325設(shè)置在上噴淋頭320上方以允許UV光從(所示)UV燈穿過而進(jìn)入基板處理腔室301。根據(jù)實(shí)施例，上噴淋頭320和下噴淋頭315也可以對紫外光是可透射的，并且配置成允許前體穿過孔隙。根據(jù)實(shí)施例，透UV光的真空窗口325、上噴淋頭320和/或下噴淋頭315可以是石英或另一可透射材料?？墒箖艋瘹怏w流入上噴淋頭320上方的區(qū)域中，并且所述凈化氣體可流過上噴淋頭320。同時(shí)，在操作110和130中，可分別使含碳和氫的前體、含硅、碳、氮和氫的前體或含氮和氫的前體流入下噴淋頭315與上部噴淋頭320之間的區(qū)域。相同的基板處理腔室可用于這兩個(gè)操作以簡化工藝流程。凈化氣體可防止反應(yīng)性前體進(jìn)入上噴淋頭320上方的區(qū)域，并且防止將材料在透UV光真空窗口325上。凈化氣體可基本上引導(dǎo)反應(yīng)性前體穿過下噴淋頭315，以便根據(jù)需要在經(jīng)圖案化的基板上反應(yīng)。根據(jù)實(shí)施例，UV光的波長可在200nm與500nm之間，或者在200nm與400nm之間。
[0039]本文中描述的示例涉及在雙鑲嵌結(jié)構(gòu)中的低深寬比的通孔上方預(yù)加工長溝槽。一般而言，根據(jù)實(shí)施例，所述結(jié)構(gòu)可涉及僅一個(gè)層級，并且所述低k電介質(zhì)層在那個(gè)層級上可具有長溝槽和/或通孔。出于本文中描述和下文陳述的權(quán)利要求書的目的，通孔簡單地是低深寬比的間隙(當(dāng)從上方觀察時(shí))。術(shù)語“間隙”涵蓋本文所描述的低k電介質(zhì)中的所有孔。一般而言，在實(shí)施例中，位于下方的銅層201可以是任何位于下方的導(dǎo)電層或金屬層。
[0040]如本文中所使用，“基板”可以是具有或不具有形成在其上的層的支撐基板。經(jīng)圖案化的基板可以是各種摻雜濃度和輪廓的絕緣體或半導(dǎo)體，并且可例如是在集成電路制造中所使用類型的半導(dǎo)體基板。經(jīng)圖案化的基板的被暴露的“氧化娃”主要是S12,但是也可包括各種濃度的其他元素組分(諸如，氮、氫和碳)。在一些實(shí)施例中，使用本文所公開的方法來蝕刻的氧化硅部分基本上由硅和氧組成。經(jīng)圖案化基板的被暴露的“氮化硅”主要是Si3N4,但是也可包括各種濃度的其他元素組分(諸如氧、氫和碳)。在一些實(shí)施例中，本文中描述的氮化硅部分基本上由硅和氮組成。經(jīng)圖案化的基板的被暴露的“氮化鈦”主要是鈦和氮，但是也可包括各種濃度的其他元素組分(諸如，氧、氫和碳)。在一些實(shí)施例中，本文中描述的氮化鈦部分基本上由鈦和氮組成。低k電介質(zhì)可以是“碳氧化娃”，所述〃碳氧化硅〃主要是硅、氧和碳，但是也可包括各種濃度的其他元素組分(諸如，氮和氫)。在一些實(shí)施例中，本文中描述的碳氧化硅部分基本上由硅、氧和碳組成。經(jīng)圖案化的基板的被暴露的“碳氮化娃”主要是硅、碳和氮，但是也可包括各種濃度的其他元素組分(諸如，氧和氫)。在一些實(shí)施例中，本文中描述的碳氮化硅部分基本上由硅、碳和氮組成。經(jīng)圖案化的基板中的“銅”主要是銅，但是也可包括各種濃度的其他元素組分(諸如，氧、氮、氫和碳)。在一些實(shí)施例中，本文中描述的銅部分基本上由銅組成。將從此銅的定義來理解其他對金屬(例如，鈷)的類似的定義。
[0041]貫穿全文使用術(shù)語“間隙”并非暗示經(jīng)圖案化的幾何形狀具有大的水平深寬比。從表面上方觀察，間隙可呈現(xiàn)為圓形、橢圓形、多邊形、矩形，或者各種其他形狀。術(shù)語“溝槽”被定義為大深寬比的間隙，并且長尺度(從上方觀察)是短尺度(也從上方觀察)的至少十倍。長尺度不必是線性的，例如，溝槽可為圍繞材料島的壕溝形狀，在這種情況下，長尺度是圓周長。術(shù)語“通孔”用于指代低深寬比間隙，所述低深寬比間隙可用或可不用金屬來填充以形成豎直的電連接。如本文中所使用，共形的沉積或蝕刻工藝是指以與表面相同的形狀大體上均勻地將材料形成在表面上或從表面去除材料，S卩，所形成的層或經(jīng)蝕刻層的表面與預(yù)形成或預(yù)蝕刻表面總體上是平行的。本領(lǐng)域普通技術(shù)人員將認(rèn)識到，所形成層的外表面或經(jīng)蝕刻界面可能無法為100%共形的，因此術(shù)語“大體上”允許可接受的容限。
[0042]已公開了若干實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員將認(rèn)識到，可使用各種修改、替代構(gòu)造和等效方案而不背離所公開實(shí)施例的精神。此外，未描述大量熟知的工藝和元件，以避免不必要地使當(dāng)前的實(shí)施例含糊。因此，以上說明不應(yīng)視為限制權(quán)利要求書的范圍。
[0043]在提供數(shù)值范圍的情況下，應(yīng)當(dāng)理解，除非上下文清楚地另外陳述，否則還專門公開了那個(gè)范圍的上限與下限之間、至下限單位的十分之一程度上的每一個(gè)居間值。涵蓋了在所陳述的范圍中的任一所陳述的值或居間值與那個(gè)所陳述的范圍中的任何其他所陳述的值或居間值之間的每一個(gè)更小的范圍。這些更小的范圍的上限和下限可獨(dú)立地被包括在所述范圍中或者從所述范圍中被排除，并且在上限和下限中的任一者，無一者或者兩者都被包含在所述較小范圍中的情況下，每一個(gè)范圍也被涵蓋在實(shí)施例和權(quán)利要求書中，受限于所陳述的范圍中的任何專門排除的限值。在所陳述的范圍包括限值中的一者或兩者的情況下，還包括排除了那些所包括的限值中的任一者或兩者的范圍。
[0044]如在本文中以及所附權(quán)利要求書中所使用，除非上下文中另外清楚地陳述，否則單數(shù)形式的“一(a/an)”和“所述(the)”包括復(fù)數(shù)個(gè)指示物。因此，例如，對“工藝”的提及包括多個(gè)此類工藝，并且對“所述電介質(zhì)材料”的提及包括為本領(lǐng)域技術(shù)人員已知的一種或多種電介質(zhì)材料及其等效材料的提及，等等。
[0045]此外，當(dāng)在本說明書和所附權(quán)利要求書中使用時(shí)，詞“包含”(“comprise”、“comprising”)和“包括” (“include”、“including”)旨在指定所述的特征、整數(shù)、部件或步驟的存在，但是它們不排除一個(gè)或多個(gè)其他特征、整數(shù)、部件、步驟、動(dòng)作或組的存在或附加。
【主權(quán)項(xiàng)】
1.一種形成經(jīng)圖案化的基板的方法，所述方法包含以下步驟: 將經(jīng)圖案化的基板放置到基板處理區(qū)域中，所述經(jīng)圖案化的基板具有經(jīng)圖案化的低k電介質(zhì)層，其中所述經(jīng)圖案化的基板包含穿過所述經(jīng)圖案化低k電介質(zhì)層、至位于下方的金屬層的間隙，其中所述間隙在所述經(jīng)圖案化的低k電介質(zhì)層中具有電介質(zhì)側(cè)壁； 使含碳和氫的前體在所述基板處理區(qū)域中流動(dòng)，同時(shí)將UV光照射到所述經(jīng)圖案化的低k電介質(zhì)層上； 通過使所述含碳和氫的前體流動(dòng)而在所述經(jīng)圖案化的基板上形成共形的氣密層；以及 將填隙銅沉積到所述間隙中以在所述填隙銅與所述位于下方的金屬層之間形成導(dǎo)電觸點(diǎn)。2.根據(jù)權(quán)利要求1所述的方法，其中形成所述導(dǎo)電觸點(diǎn)的步驟包含以下步驟:將所述填隙銅沉積到所述縫隙中。3.根據(jù)權(quán)利要求1所述的方法，其中所述共形的氣密層包含硅、碳和氮。4.根據(jù)權(quán)利要求1所述的方法，其中所述共形的氣密層的厚度在0.1nm與0.3nm之間。5.根據(jù)權(quán)利要求1所述的方法，其中所述共形的氣密層配置成防止?jié)駳膺M(jìn)入所述電介質(zhì)側(cè)壁。6.根據(jù)權(quán)利要求1所述的方法，其中所述共形的氣密層配置成防止金屬原子迀移到所述電介質(zhì)側(cè)壁中。7.根據(jù)權(quán)利要求1所述的方法，其中使所述含碳和氫的前體流動(dòng)的步驟包含以下步驟:使含硅、碳和氫的前體在所述基板處理區(qū)域中流動(dòng)。8.如權(quán)利要求7所述的方法，其中使所述含硅、碳和氫的前體在所述基板處理區(qū)域中流動(dòng)的步驟將所述經(jīng)圖案化的低k電介質(zhì)層的介電常數(shù)減小為低于2.4。9.一種在低k電介質(zhì)層中形成間隙的方法，所述方法包含以下步驟: 從所述低k電介質(zhì)層去除-OH基團(tuán)，并且用CxHy基團(tuán)取代所述-OH基團(tuán)，從而減小所述低k電介質(zhì)層的介電常數(shù)； 在經(jīng)圖案化的基板上形成共形的含硅、碳和氮的層，其中所述經(jīng)圖案化的基板包含在位于下方的銅層上方的所述間隙，其中所述間隙的側(cè)壁包含低k電介質(zhì)材料，其中所述共形的含硅、碳和氮的層配置成防止材料擴(kuò)散到所述低k電介質(zhì)材料中；以及 將導(dǎo)體沉積到所述間隙中以在所述導(dǎo)體與所述位于下方的銅層之間形成電觸點(diǎn)。10.根據(jù)權(quán)利要求9所述的方法，所述方法還包含以下步驟:在將所述導(dǎo)體沉積到所述間隙中之前，去除所述共形的含硅、碳和氮的層中設(shè)置在所述位于下方的銅層上的部分。11.根據(jù)權(quán)利要求9所述的方法，其中所述共形的含硅、碳和氮的層由硅、碳和氫組成。12.根據(jù)權(quán)利要求9所述的方法，其中所述導(dǎo)體包含鈷或銅。13.根據(jù)權(quán)利要求9所述的方法，其中所述間隙的寬度小于20nm。14.一種形成雙鑲嵌結(jié)構(gòu)的方法，所述方法包含以下步驟: 在所述雙鑲嵌結(jié)構(gòu)上形成甲基化層；以及 在經(jīng)圖案化的基板上方形成共形的碳氮化硅層，其中所述經(jīng)圖案化的基板包含溝槽和所述溝槽下方的通孔，其中所述通孔在位于下方的銅層上方，其中所述溝槽和所述通孔的側(cè)壁包含低k的電介質(zhì)壁，并且其中所述溝槽流體地耦接至所述通孔，并且所述共形的碳氮化娃層在所述溝槽與所述低k電介質(zhì)壁之間形成氣密封接。15.根據(jù)權(quán)利要求14所述的方法，其中所述通孔的寬度小于50nm。16.根據(jù)權(quán)利要求14所述的方法，其中所述溝槽的寬度小于70nm。
【文檔編號】H01L21/768GK106057728SQ201610213407
【公開日】2016年10月26日
【申請日】2016年4月7日 公開號201610213407.1, CN 106057728 A, CN 106057728A, CN 201610213407, CN-A-106057728, CN106057728 A, CN106057728A, CN201610213407, CN201610213407.1
【發(fā)明人】P·達(dá)什, D·帕迪
【申請人】應(yīng)用材料公司