高密度電容器結(jié)構(gòu)及方法
【專利摘要】本發(fā)明涉及高密度電容器結(jié)構(gòu)及方法，具體提供的是基于半導(dǎo)體納米柱的陣列的高密度電容器結(jié)構(gòu)。該高密度電容器結(jié)構(gòu)可以是多個(gè)電容器，其中各該半導(dǎo)體納米柱充當(dāng)該多個(gè)電容器其中一者的底電極，或者該高密度電容器結(jié)構(gòu)可以是大面積金屬?絕緣體?金屬(MIM)電容器，其中該半導(dǎo)體納米柱充當(dāng)后續(xù)所形成用于該MIM電容器的底電極的支撐結(jié)構(gòu)。
【專利說明】
高密度電容器結(jié)構(gòu)及方法
技術(shù)領(lǐng)域
[0001]本申請(qǐng)案是關(guān)于電容器制作，并且更尤指使用納米結(jié)構(gòu)形成高密度電容器。
【背景技術(shù)】
[0002]電容器是記憶體、邏輯與模擬電路中的重要組件。由于每單位面積的電容有限，電容器在整個(gè)電路布局中一直占據(jù)相當(dāng)大的芯片面積。隨著集成電路系統(tǒng)(cirtuitry)密度增加，用于電容器的可用晶粒面積跟著減少。更稠密電路中的電容器面積減少，因而更難以包括具有夠高電容的電容器。因此，在芯片上的電容器面積固定的情況下，可增加電容的結(jié)構(gòu)及方法的需求依然存在。

【發(fā)明內(nèi)容】

[0003]本申請(qǐng)案提供基于半導(dǎo)體納米柱的陣列的高密度電容器結(jié)構(gòu)。該高密度電容器結(jié)構(gòu)可以是多個(gè)電容器，其中各該半導(dǎo)體納米柱充當(dāng)該多個(gè)電容器其中一者的底電極，或者該高密度電容器結(jié)構(gòu)可以是大面積金屬-絕緣體-金屬(MIM)電容器，其中該半導(dǎo)體納米柱充當(dāng)后續(xù)所形成用于該MIM電容器的底電極的支撐結(jié)構(gòu)。
[0004]在本申請(qǐng)案的一項(xiàng)態(tài)樣中，提供一種形成多個(gè)電容器的方法。本方法包括首先在半導(dǎo)體襯底上形成多個(gè)半導(dǎo)體納米柱。該多個(gè)半導(dǎo)體納米柱取向?yàn)榇怪庇谠摪雽?dǎo)體襯底的頂面。在該半導(dǎo)體襯底及該多個(gè)半導(dǎo)體納米柱的曝露表面上方保形沉積介電材料層之后，在該介電材料層上方形成導(dǎo)電材料層。該導(dǎo)電材料層填充介于該多個(gè)半導(dǎo)體納米柱之間的空間。
[0005]在本申請(qǐng)案的另一態(tài)樣中，提供一種包含多個(gè)電容器的半導(dǎo)體結(jié)構(gòu)。該多個(gè)電容器包含:多個(gè)半導(dǎo)體納米柱，其存在于半導(dǎo)體基材的頂面上，并取向?yàn)榇怪庇谠摪雽?dǎo)體襯底的頂面;保形介電材料層，其存在于該半導(dǎo)體襯底的該頂面的曝露部分上，并圍繞該多個(gè)半導(dǎo)體納米柱的側(cè)壁；以及導(dǎo)電材料層，其位于該保形介電材料層上。該導(dǎo)電材料層橫向圍繞該多個(gè)半導(dǎo)體納米柱。
[0006]在本申請(qǐng)案的另一態(tài)樣中，提供一種包含電容器的半導(dǎo)體結(jié)構(gòu)。該電容器包含多個(gè)半導(dǎo)體納米柱，其存在于半導(dǎo)體襯底的頂面上，并取向?yàn)榇怪庇谠摪雽?dǎo)體襯底的頂面。該多個(gè)半導(dǎo)體納米柱各者的頂面上存在有觸媒點(diǎn)。該電容器更包括:保形第一導(dǎo)電材料層，其存在于該半導(dǎo)體襯底的該頂面、該多個(gè)半導(dǎo)體納米柱、及該多個(gè)觸媒點(diǎn)的曝露表面上;保形介電材料層，其存在于該保形第一導(dǎo)電材料層上；以及第二導(dǎo)電材料層，其存在于該保形介電材料層上。該第二導(dǎo)電材料層填充介于該多個(gè)半導(dǎo)體納米柱之間的空間，并在該保形介電材料層的最頂面上方具有頂面。
[0007]在本申請(qǐng)案的又另一態(tài)樣中，提供一種形成電容器的方法。本方法包括首先在半導(dǎo)體襯底上形成多個(gè)半導(dǎo)體納米柱。該多個(gè)納米柱取向?yàn)榇怪庇谠摪雽?dǎo)體襯底的頂面。該多個(gè)半導(dǎo)體納米柱各者的頂面上存在有觸媒點(diǎn)。在該半導(dǎo)體襯底、該多個(gè)半導(dǎo)體納米柱、及該多個(gè)觸媒點(diǎn)的曝露表面上方保形沉積第一導(dǎo)電材料層之后，在該第一導(dǎo)電材料層上方保形沉積介電材料層。其次，在該介電材料層上方形成第二導(dǎo)電材料，該第二導(dǎo)電材料層填充介于該多個(gè)半導(dǎo)體納米柱之間的空間。
【附圖說明】
[0008]圖1A是根據(jù)本申請(qǐng)案的第一具體實(shí)施例，包括半導(dǎo)體襯底的第一例示性半導(dǎo)體結(jié)構(gòu)的立體圖，多個(gè)觸媒點(diǎn)是在該半導(dǎo)體襯底上形成。
[0009]圖1B是圖1A的第一例示性半導(dǎo)體結(jié)構(gòu)沿著線條B-B’的截面圖。
[0010]圖2是圖1B的第一例示性半導(dǎo)體結(jié)構(gòu)在垂直于半導(dǎo)體襯底的頂面生長(zhǎng)半導(dǎo)體納米柱之后的截面圖。
[0011]圖3是圖2的第一例示性半導(dǎo)體結(jié)構(gòu)在半導(dǎo)體襯底、半導(dǎo)體納米柱及觸媒點(diǎn)的曝露表面上保形沉積介電材料層之后的截面圖。
[0012]圖4是圖3的第一例示性半導(dǎo)體結(jié)構(gòu)在介電材料層上形成導(dǎo)電材料層以完全填充半導(dǎo)體納米柱之間的空間之后的截面圖。
[0013]圖5是圖4的第一例示性半導(dǎo)體結(jié)構(gòu)在形成接觸階介電層、及該接觸階介電層內(nèi)的接觸結(jié)構(gòu)之后的截面圖。
[0014]圖6是根據(jù)本申請(qǐng)案的第二具體實(shí)施例，可衍生自圖2的第一例示性半導(dǎo)體結(jié)構(gòu)，在半導(dǎo)體襯底、半導(dǎo)體納米柱及觸媒點(diǎn)的曝露表面上方保形沉積第一導(dǎo)電材料層之后的第二例示性半導(dǎo)體結(jié)構(gòu)的截面圖。
[0015]圖7是圖6的第二例示性半導(dǎo)體結(jié)構(gòu)在第一導(dǎo)電材料層上方保形沉積介電材料層之后的截面圖。
[0016]圖8是圖7的第二例示性半導(dǎo)體結(jié)構(gòu)在介電材料層上形成第二導(dǎo)電材料層以填充半導(dǎo)體納米柱之間的空間之后的截面圖。
[0017]圖9是圖8的第二例示性半導(dǎo)體結(jié)構(gòu)在形成第二導(dǎo)電材料層上的接觸階介電層、及該接觸階介電層內(nèi)的接觸結(jié)構(gòu)之后的截面圖。
【具體實(shí)施方式】
[0018]本申請(qǐng)案現(xiàn)將參照以下隨附本申請(qǐng)案的論述及圖式來更加詳述。注意到的是，本申請(qǐng)案的圖式僅是為了說明目的而提供，因此，圖式并未按照比例來繪制。也注意到的是，相似且對(duì)應(yīng)的元件是以相似的參考元件符號(hào)來參照。
[0019]在以下說明中，提出許多具體細(xì)節(jié)，例如:特定結(jié)構(gòu)、組件、材料、尺寸、處理步驟及技術(shù)，以便了解本申請(qǐng)案的各項(xiàng)具體實(shí)施例。然而，本領(lǐng)域的技術(shù)人員將會(huì)領(lǐng)會(huì)的是，本申請(qǐng)案的各項(xiàng)具體實(shí)施例沒有這些具體細(xì)節(jié)也可予以實(shí)踐。在其它實(shí)例中，眾所周知的結(jié)構(gòu)或處理步驟并未加以詳述，為的是要避免混淆本申請(qǐng)案。
[0020]請(qǐng)參閱圖1A及圖1B，根據(jù)本申請(qǐng)案的第一具體實(shí)施例的第一例示性半導(dǎo)體結(jié)構(gòu)包括形成于半導(dǎo)體襯底10上的多個(gè)觸媒點(diǎn)(catalyst dot) 12。半導(dǎo)體襯底10可由任何合適的半導(dǎo)體材料所組成，舉例如3丨、66、3丨66、3扣、3丨66(:、以及包括11^8、6348及11^的111八族化合物半導(dǎo)體。在一項(xiàng)具體實(shí)施例中，半導(dǎo)體襯底10是由Si所構(gòu)成。選擇的半導(dǎo)體襯底10—般具有(111)晶向，以使得納米柱生長(zhǎng)將會(huì)垂直于襯底表面出現(xiàn)。半導(dǎo)體襯底10的厚度可以是自400μηι至ΙΟΟΟμηι，而一般的厚度是自50μηι至900μηι。
[0021]觸媒點(diǎn)12是用于促使半導(dǎo)體納米柱生長(zhǎng)，并可包括舉例如金、鋁、鈦、銦、鐵或鎳的金屬。觸媒點(diǎn)12可分布成在觸媒點(diǎn)12之間具有所欲間隔的規(guī)則圖案，或可分布成隨機(jī)圖案。
[0022]在一項(xiàng)具體實(shí)施例中且如圖1A所示，觸媒點(diǎn)12是均勻分布于半導(dǎo)體襯底10上。觸媒點(diǎn)12可藉由圖案化觸媒層來形成。觸媒層可先在半導(dǎo)體襯底10上藉由習(xí)知的沉積技術(shù)來沉積，包括但不局限于化學(xué)氣相沉積(CVD)、濺鍍、及物理氣相沉積(PVD)。形成的觸媒層可具有范圍自1nm至50nm的厚度，但也可運(yùn)用更小及更大的厚度。
[0023]隨后圖案化觸媒層以藉由光刻及蝕刻程序來形成觸媒點(diǎn)12。光刻步驟包括在觸媒層上涂敷光阻(圖未示)，將光阻曝照成所欲輻射(radiat1n)的圖案，然后利用習(xí)知的阻劑顯影劑將曝照的光阻顯影。蝕刻程序包含干蝕刻及/或濕化學(xué)蝕刻。本申請(qǐng)案中可使用的合適的干蝕刻程序包括反應(yīng)性離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或激光剝蝕。一般使用的是RIE程序。蝕刻程序利用半導(dǎo)體襯底10當(dāng)作蝕刻終止物，將圖案自圖案化光阻轉(zhuǎn)移至觸媒層。將圖案轉(zhuǎn)移至觸媒層之后，殘余的光阻可利用舉例如灰化(ashing)的習(xí)知的阻劑剝除程序來移除。
[0024]在另一具體實(shí)施例中，觸媒點(diǎn)12可利用自組裝(self-assembly)程序來形成?！白越M裝” 一詞在本文中是用于表示讓材料自發(fā)組織成規(guī)則圖案。自組裝程序利用所屬技術(shù)領(lǐng)域眾所周知的嵌段共聚物(block copolymers)及技術(shù)。舉例而言，嵌段共聚物層(圖未示)首先藉由旋轉(zhuǎn)涂布在半導(dǎo)體襯底10上方形成。嵌段共聚物層可包括任何能夠自組裝成更大等級(jí)陣列結(jié)構(gòu)的嵌段共聚物。在一項(xiàng)具體實(shí)施例中，此嵌段共聚物是PMMS-PS嵌段共聚物。嵌段共聚物一經(jīng)退火處理，便受納米尺度相位分離并配置成陣列結(jié)構(gòu)，該陣列結(jié)構(gòu)是由第二聚合物嵌段的基質(zhì)(matrix)圍繞第一聚合物嵌段的周期性球域所組成。接著選擇性移除第一聚合物嵌段以在第二聚合物嵌段的基質(zhì)內(nèi)提供開口，以曝露半導(dǎo)體襯底10的部分。藉由鍍覆使開口填充有導(dǎo)電材料以提供觸媒點(diǎn)12。形成觸媒點(diǎn)12之后，移除第二聚合物嵌段的基質(zhì)。
[0025]請(qǐng)參閱圖2，半導(dǎo)體納米柱16是垂直于半導(dǎo)體襯底10的頂面來生長(zhǎng)。半導(dǎo)體納米柱16的生長(zhǎng)是藉助于觸媒點(diǎn)12，并且一般是藉由CVD或等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)來實(shí)行。在一項(xiàng)具體實(shí)施例中，利用半導(dǎo)體先驅(qū)物氣體(例如:用于硅納米柱的硅烷(SiH4);用于鍺納米柱的鍺燒(GeH4))藉由氣液固(vapor-liquid-solid;VLS)生長(zhǎng)程序?qū)雽?dǎo)體納米柱16生長(zhǎng)在半導(dǎo)體襯底10上。在一項(xiàng)具體實(shí)施例中，半導(dǎo)體納米柱16是硅納米柱16。當(dāng)VLS生長(zhǎng)啟動(dòng)時(shí)，金屬半導(dǎo)體(一般為金-硅)液體合金便形成。由于另外供應(yīng)氣相(例如:SiH4)的半導(dǎo)體先驅(qū)物，金屬半導(dǎo)體微滴(drop let)變?yōu)橛邪雽?dǎo)體材料的過飽和，而過量半導(dǎo)體材料沉積于固體-液體介面。結(jié)果是，液體微滴從原來的襯底表面上升至生長(zhǎng)中半導(dǎo)體納米柱16的尖部。生長(zhǎng)半導(dǎo)體納米柱之后，金屬半導(dǎo)體液體合金將會(huì)在冷卻期間分離，不會(huì)形成金屬半導(dǎo)體固體合金。結(jié)果是，液體合金在冷卻之后回復(fù)成觸媒點(diǎn)12。
[0026]藉由VLS生長(zhǎng)所形成的半導(dǎo)體納米柱16是磊晶對(duì)準(zhǔn)至半導(dǎo)體襯底10?！袄诰?duì)準(zhǔn)”意味著半導(dǎo)體納米柱與下層半導(dǎo)體襯底具有相同的晶向。半導(dǎo)體納米柱16可生長(zhǎng)至任何合適的高度。在一項(xiàng)具體實(shí)施例中，半導(dǎo)體納米柱16是生長(zhǎng)成范圍自ΙΟμπι至ΙΟΟμπι的高度。VLS程序所制備的半導(dǎo)體納米柱16的直徑是由觸媒點(diǎn)12的直徑來界定，并且可以是自Inm至100nm，但也可運(yùn)用更小及更大的長(zhǎng)度。
[0027]所形成的半導(dǎo)體納米柱16包含與下層半導(dǎo)體襯底10相同的半導(dǎo)體材料。在一項(xiàng)具體實(shí)施例中，半導(dǎo)體納米柱16是由硅所構(gòu)成。
[0028]請(qǐng)參閱圖3，介電材料層18是保形(conformal Iy)沉積于半導(dǎo)體襯底10、半導(dǎo)體納米柱16及觸媒點(diǎn)12的曝露表面上。介電材料層18可包括所具有介電常數(shù)大于8.0的高介電常數(shù)(高k)材料。例示性的高k材料包括但不限于氮化硅、氧化鉿、氧化鋁、氧化鈦及氧化鉭。介電材料層18可藉由舉例如CVD或PVD的習(xí)知沉積程序來形成。介電材料層18的厚度可以是自Inm至1nm，但仍可運(yùn)用更小及更大的厚度。
[0029]請(qǐng)參閱圖4，導(dǎo)電材料層20是在介電材料層18上形成以完全填充介于半導(dǎo)體納米柱16之間的空間。導(dǎo)電材料層20可包括金屬或經(jīng)摻雜半導(dǎo)體材料。此金屬可以是諸如鎢、鈦、鉭、鋁或銅的元素金屬、至少兩種元素金屬的合金、導(dǎo)電金屬氮化物、或?qū)щ娊饘傺趸?。?jīng)摻雜半導(dǎo)體材料可以是經(jīng)摻雜多晶硅。導(dǎo)電材料層20可藉由舉例如CVD、PVD、ALD或鍍覆的習(xí)知沉積程序來形成。導(dǎo)電材料層20是沉積至高于介電材料層18的最頂面的厚度。
[0030]導(dǎo)電材料層20及介電材料層18在觸媒點(diǎn)12的頂面上方形成的部分可藉由舉例如化學(xué)機(jī)械平坦化(CMP)的習(xí)知平坦化程序來移除。在一項(xiàng)具體實(shí)施例中，平坦化程序也可移除觸媒區(qū)的上部分，使得觸媒點(diǎn)12具有平坦的頂面(圖未示)。在另一具體實(shí)施例中，平坦化程序可完全移除觸媒點(diǎn)12，使得導(dǎo)電材料層20具有與半導(dǎo)體納米柱16的頂面共平面的頂面。
[0031]多個(gè)離散電容器從而形成。各半導(dǎo)體納米柱16形成底電極，介電材料層18形成電容器介電質(zhì)，而導(dǎo)電材料層20形成電容器其中一者的頂電極。多個(gè)離散電容器共用共通的電容器介電質(zhì)(即介電材料層18)及共通的頂電極(即導(dǎo)電材料層20)。在本申請(qǐng)案的第一具體實(shí)施例中，各半導(dǎo)體納米柱16充當(dāng)電容器的主動(dòng)組件(即底電極)。半導(dǎo)體納米柱16的密集陣列容許達(dá)到電容器的高整合密度，每單位面積的電容因而變高。
[0032]請(qǐng)參閱圖5，若觸媒點(diǎn)12已移除，則接觸階(contactlevel)介電層22是在導(dǎo)電材料層20、介電材料層18、及觸媒點(diǎn)12或半導(dǎo)體納米柱16上方沉積。接觸階介電層22可包括諸如未摻雜氧化硅、經(jīng)摻雜氧化硅、多孔或非多孔的有機(jī)硅酸鹽玻璃、多孔或非多孔的氮摻雜有機(jī)硅酸鹽玻璃、或其組合的介電材料。接觸階介電層22可藉由CVD、PVD、或旋轉(zhuǎn)涂布來形成。若接觸階介電層22未進(jìn)行自平坦化，則接觸階介電層22的頂面可藉由舉例如CMP來平坦化。
[0033]包括與觸媒點(diǎn)12接觸的第一接觸結(jié)構(gòu)26、及與導(dǎo)電材料層20接觸的第二接觸結(jié)構(gòu)28的各個(gè)接觸結(jié)構(gòu)是在接觸階介電層22內(nèi)形成。在本申請(qǐng)案的一些具體實(shí)施例中，若觸媒點(diǎn)12已移除，則第一接觸結(jié)構(gòu)26可直接接觸半導(dǎo)體柱16的頂面。舉例而言，各個(gè)接觸結(jié)構(gòu)(26、28)可使用光刻圖案化與異向性蝕刻的組合，藉由穿過接觸階介電層22形成第一接觸開口(圖未示)及第二接觸開口(圖未示)來形成。第一接觸開口曝露觸媒點(diǎn)12的頂面、或若觸媒點(diǎn)12已移除則半導(dǎo)體納米柱16的頂面。第二接觸開口曝露導(dǎo)電材料層20的頂面的一部分。第一及第二接觸開口接著使用舉例如CVD、PVD、ALD或鍍覆的習(xí)知沉積程序，以導(dǎo)電材料來填充。例示性導(dǎo)電材料包括但不限于銅、鎢、鋁、鉭、氮化鈦、或氮化鉭。導(dǎo)電材料在接觸階介電層22上面的過量部分后續(xù)，可藉由舉例如凹陷蝕刻或CMP來移除。
[0034]請(qǐng)參閱圖6，根據(jù)本申請(qǐng)案的第二具體實(shí)施例，本申請(qǐng)案的第二例示性半導(dǎo)體結(jié)構(gòu)是衍生自圖2的第一例示性半導(dǎo)體結(jié)構(gòu)，藉由在半導(dǎo)體襯底10、半導(dǎo)體納米柱16及觸媒點(diǎn)12的曝露表面上方保形沉積第一導(dǎo)電材料層32。第一導(dǎo)電材料層32作用為金屬/絕緣體/金屬(ΜΠΟ電容器的底電極。第一導(dǎo)電材料層32可包括金屬或經(jīng)摻雜半導(dǎo)體材料。此金屬可以是諸如鎢、鈦、鉭、鋁或銅的元素金屬、至少兩種元素金屬的合金、導(dǎo)電金屬氮化物、或?qū)щ娊饘傺趸?。?jīng)摻雜半導(dǎo)體材料可以是經(jīng)摻雜多晶硅。第一導(dǎo)電材料層32可藉由舉例如CVD或ALD的習(xí)知沉積程序來形成。第一導(dǎo)電材料層32的厚度可以是自20nm至200nm，但也可運(yùn)用更小及更大的厚度。
[0035]請(qǐng)參閱圖7，介電材料層34是在第一導(dǎo)電材料層32上方以保形方式沉積。介電材料層34作用為MM電容器的電容器絕緣體，并且可包括諸如氮化硅、氧化鉿、五氧化鉭、二氧化硅或氧化鋁的高k材料。介電材料層34可藉由舉例如CVD、ALD或其組合來沉積。所形成的介電材料層34的厚度可以是自約Inm至約1nm，但也可運(yùn)用更小及更大的厚度。
[0036]請(qǐng)參閱圖8，第二導(dǎo)電材料層36是在介電材料層34上形成以填充介于半導(dǎo)體納米柱16之間的空間。第二導(dǎo)電材料層36作用為MM電容器的頂電極。第二導(dǎo)電材料層36可包括與第一導(dǎo)電材料層32相同或不同的金屬。第二導(dǎo)電材料層36可包括金屬或經(jīng)摻雜半導(dǎo)體材料。此金屬可以是諸如鎢、鈦、鉭、鋁或銅的元素金屬、至少兩種元素金屬的合金、導(dǎo)電金屬氮化物、或?qū)щ娊饘傺趸铩＝?jīng)摻雜半導(dǎo)體材料可以是經(jīng)摻雜多晶硅。第二導(dǎo)電材料層36可藉由CVD或PECVD來形成。
[0037]從而形成MM電容器。第一導(dǎo)電材料層32形成底電極，介電材料層34形成電容器介電質(zhì)，而第二導(dǎo)電材料層36形成MM電容器的頂電極。第一導(dǎo)電材料層32環(huán)繞半導(dǎo)體柱16，以使得底電極的表面面積增加，從而增加M頂電容器的電容。
[0038]請(qǐng)參閱圖9，接觸階介電層40是藉由進(jìn)行圖5的處理步驟在第二導(dǎo)電材料層36上形成。隨后，各個(gè)接觸結(jié)構(gòu)42、44是藉由進(jìn)行圖5的處理步驟來形成。接觸結(jié)構(gòu)包括延伸穿透該接觸階介電層40、第二導(dǎo)電材料層36及介電材料層34并接觸該第一導(dǎo)電材料層32的第一接觸結(jié)構(gòu)42、以及延伸穿透該接觸階介電質(zhì)40并接觸該第二導(dǎo)電材料層36的第二接觸結(jié)構(gòu)44。在本申請(qǐng)案的一些具體實(shí)施例中，第一接觸結(jié)構(gòu)可以是接觸半導(dǎo)體襯底10的后觸結(jié)構(gòu)(圖未示)，用以實(shí)現(xiàn)多個(gè)芯片的垂直堆迭。
[0039]本申請(qǐng)案的(多個(gè))電容器可藉由將具有(多個(gè))電容器形成于其上的半導(dǎo)體襯底堆迭于具有諸如場(chǎng)效晶體管等多個(gè)主動(dòng)電路裝置的另一襯底上，以形成三維的半導(dǎo)體裝置架構(gòu)，而與其它電路整合。隨后，形成互連件以連接電容器與主動(dòng)電路裝置。用于形成主動(dòng)電路裝置及互連件的結(jié)構(gòu)及程序在所屬技術(shù)領(lǐng)域中乃眾所周知，因此，本文中不進(jìn)一步說明。
[0040]盡管本申請(qǐng)案已對(duì)照其各項(xiàng)具體實(shí)施例來具體展示并且說明，本領(lǐng)域的技術(shù)人員仍將了解的是，可施作前述及其它形式變更與細(xì)節(jié)而不會(huì)脫離本申請(qǐng)案的精神及范疇。因此，用意在于本申請(qǐng)案不受限于所述及所示的精準(zhǔn)形式及細(xì)節(jié)，而是落于權(quán)利要求書的范疇內(nèi)。
【主權(quán)項(xiàng)】
1.一種形成多個(gè)電容器的方法，其包含:在半導(dǎo)體襯底上形成多個(gè)半導(dǎo)體納米柱，該多個(gè)半導(dǎo)體納米柱取向?yàn)榇怪庇谠摪雽?dǎo)體 結(jié)構(gòu)的頂面；在該半導(dǎo)體襯底及該多個(gè)半導(dǎo)體納米柱的曝露表面上方保形沉積介電材料層；以及 在該介電材料層上方形成導(dǎo)電材料層，該導(dǎo)電材料層填充介于該多個(gè)半導(dǎo)體納米柱之 間的空間。2.如權(quán)利要求1所述的方法，其更包含平坦化該導(dǎo)電材料層，使得該導(dǎo)電材料層的頂面 與該多個(gè)半導(dǎo)體納米柱的頂面共平面。3.如權(quán)利要求2所述的方法，其更包含形成接觸該多個(gè)半導(dǎo)體納米柱的多個(gè)第一接觸 結(jié)構(gòu)、及接觸該導(dǎo)電材料層的第二接觸結(jié)構(gòu)。4.如權(quán)利要求3所述的方法，其中，形成該多個(gè)第一接觸結(jié)構(gòu)及該第二接觸結(jié)構(gòu)包含: 在該導(dǎo)電材料層、該介電材料層及該多個(gè)半導(dǎo)體納米柱上方形成接觸階介電層；形成延伸穿透該接觸階介電層用以曝露該多個(gè)半導(dǎo)體納米柱的該頂面的多個(gè)第一開口、及延伸穿透該接觸階介電層用以曝露該導(dǎo)電材料層的該頂面的第二開口；以及 以導(dǎo)電材料填充該多個(gè)第一開口及該第二開口。5.如權(quán)利要求4所述的方法，其更包含在形成該多個(gè)半導(dǎo)體納米柱前，先在該半導(dǎo)體襯 底上形成多個(gè)觸媒點(diǎn)。6.如權(quán)利要求5所述的方法，其中，形成該多個(gè)觸媒點(diǎn)包含:在該半導(dǎo)體襯底上形成觸媒層；以及圖案化該觸媒層以提供該多個(gè)觸媒點(diǎn)。7.如權(quán)利要求6所述的方法，其中，該觸媒層包含金、鋁、鈦、銦、鐵或鎳。8.如權(quán)利要求7所述的方法，其中，該多個(gè)半導(dǎo)體納米柱是藉由該多個(gè)觸媒點(diǎn)所引發(fā)的 氣液固程序來形成，使得該多個(gè)半導(dǎo)體納米柱各者的頂面上存在有觸媒點(diǎn)，其中，該第一接 觸結(jié)構(gòu)與該多個(gè)觸媒點(diǎn)直接接觸。9.一種包含多個(gè)電容器的半導(dǎo)體結(jié)構(gòu)，該多個(gè)電容器包含:多個(gè)半導(dǎo)體納米柱，其存在于半導(dǎo)體襯底的頂面上，并取向?yàn)榇怪庇谠摪雽?dǎo)體襯底的 該頂面；保形介電材料層，其存在于該半導(dǎo)體襯底的該頂面的曝露部分上，并圍繞該多個(gè)半導(dǎo) 體納米柱的側(cè)壁;以及導(dǎo)電材料層，其位于該保形介電材料層上，該導(dǎo)電材料層橫向圍繞該多個(gè)半導(dǎo)體納米柱。10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中，該多個(gè)半導(dǎo)體納米柱各者具有與該半導(dǎo)體 襯底相同的晶向。11.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中，該多個(gè)半導(dǎo)體納米柱包含與該半導(dǎo)體襯底 的半導(dǎo)體材料相同的半導(dǎo)體材料。12.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中，該保形介電材料層包含氮化硅、氧化鉿、氧化鋁、氧化鈦或氧化鉭。13.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中，該導(dǎo)電材料層包含鎢、鈦、鉭、鋁、銅、其合 金、導(dǎo)電金屬氮化物、導(dǎo)電金屬氧化物、或經(jīng)摻雜多晶硅。14.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其更包含延伸穿透接觸階介電層并接觸該多個(gè)半導(dǎo)體納米柱的多個(gè)第一接觸結(jié)構(gòu)、以及延伸穿透該接觸階介電層并接觸該導(dǎo)電材料層的第二接觸結(jié)構(gòu)。15.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，該多個(gè)半導(dǎo)體納米柱各者更包含存在于該多個(gè)半導(dǎo)體納米柱各者的頂面上的觸媒點(diǎn)，其中，該多個(gè)第一接觸結(jié)構(gòu)各者接觸該多個(gè)觸媒點(diǎn)其中一者。16.—種包含電容器的半導(dǎo)體裝置，該電容器包含: 多個(gè)半導(dǎo)體納米柱，其存在于半導(dǎo)體襯底的頂面上，并取向?yàn)榇怪庇谠摪雽?dǎo)體襯底的該頂面，其中，該多個(gè)半導(dǎo)體納米柱各者的頂面上存在有觸媒點(diǎn)； 保形第一導(dǎo)電材料層，其存在于該半導(dǎo)體襯底、該多個(gè)半導(dǎo)體納米柱及該多個(gè)觸媒點(diǎn)的曝露表面上； 保形介電材料層，其存在于該保形第一導(dǎo)電材料層上；以及 第二導(dǎo)電材料層，其存在于該保形介電材料層上，該第二導(dǎo)電材料層填充介于該多個(gè)半導(dǎo)體納米柱之間的空間，并在該保形介電材料層的最頂面上方具有頂面。17.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，該多個(gè)半導(dǎo)體納米柱包含與該半導(dǎo)體襯底的半導(dǎo)體材料相同的半導(dǎo)體材料。18.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，該保形介電材料層包含氮化硅、氧化鉿、氧化鋁、氧化鈦或氧化鉭。19.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，該保形第一導(dǎo)電材料層及該第二導(dǎo)電材料層各包含鎢、鈦、鉭、鋁、銅、其合金、導(dǎo)電金屬氮化物、導(dǎo)電金屬氧化物、或經(jīng)摻雜多晶硅。20.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中，該觸媒點(diǎn)包含金、鋁、鈦、銦、鐵或鎳。
【文檔編號(hào)】H01L21/02GK106067461SQ201610258597
【公開日】2016年11月2日
【申請(qǐng)日】2016年4月22日 公開號(hào)201610258597.9, CN 106067461 A, CN 106067461A, CN 201610258597, CN-A-106067461, CN106067461 A, CN106067461A, CN201610258597, CN201610258597.9
【發(fā)明人】李偉健, 裴成文, 王平川
【申請(qǐng)人】格羅方德半導(dǎo)體公司