半導(dǎo)體器件的制作方法
【專利摘要】本公開(kāi)涉及半導(dǎo)體器件。一種半導(dǎo)體器件包括：柵結(jié)構(gòu)，其在襯底上在第二方向上延伸；源/漏層，設(shè)置于襯底的在交叉第二方向的第一方向上與柵結(jié)構(gòu)相鄰的部分上；第一導(dǎo)電接觸插塞，在柵結(jié)構(gòu)上；以及第二接觸插塞結(jié)構(gòu)，其設(shè)置在源/漏層上。第二接觸插塞結(jié)構(gòu)包括第二導(dǎo)電接觸插塞和絕緣圖案，第二導(dǎo)電接觸插塞和絕緣圖案沿第二方向設(shè)置并且彼此接觸。第一導(dǎo)電接觸插塞和絕緣圖案在第一方向上彼此相鄰。第一和第二導(dǎo)電接觸插塞彼此間隔開(kāi)。
【專利說(shuō)明】
半導(dǎo)體器件
技術(shù)領(lǐng)域
[0001]示例性實(shí)施方式涉及半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。更具體地，示例性實(shí)施方式涉及包括接觸插塞的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]在邏輯器件中，接觸插塞可以接觸柵電極的頂表面或襯底的有源區(qū)上的源/漏層。短路可以在接觸在一方向上延伸的柵電極的頂表面的第一接觸插塞與接觸源/漏層的第二接觸插塞之間產(chǎn)生。短路是允許電流沿著意料之外的路徑行進(jìn)的電路。然而，此短路的存在可以使邏輯器件的集成度降低。

【發(fā)明內(nèi)容】

[0003]本發(fā)明構(gòu)思的至少一個(gè)實(shí)施方式提供一種具有提高的集成度的半導(dǎo)體器件。
[0004]本發(fā)明構(gòu)思的至少一個(gè)實(shí)施方式提供一種制造具有提高的集成度的半導(dǎo)體器件的方法。
[0005]根據(jù)本發(fā)明構(gòu)思的一實(shí)施方式，提供一種半導(dǎo)體器件。該半導(dǎo)體器件包括:柵結(jié)構(gòu)，在襯底上在第二方向上延伸;源/漏層，設(shè)置在襯底的在交叉第二方向的第一方向上與柵結(jié)構(gòu)相鄰的部分上;第一導(dǎo)電接觸插塞，設(shè)置在柵結(jié)構(gòu)上；以及第二接觸插塞結(jié)構(gòu)，設(shè)置在源/漏層上。第二接觸插塞結(jié)構(gòu)包括第二導(dǎo)電接觸插塞和絕緣圖案，第二導(dǎo)電接觸插塞和絕緣圖案沿第二方向設(shè)置并且彼此接觸。第一導(dǎo)電接觸插塞和絕緣圖案在第一方向上彼此相鄰。第一和第二導(dǎo)電接觸插塞彼此間隔開(kāi)。
[0006]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置在源/漏層上的金屬硅化物圖案，其中第二接觸插塞接觸金屬硅化物圖案的上表面。
[0007]在一示例性實(shí)施方式中，金屬硅化物圖案形成在源/漏層的整個(gè)上表面上，并且第二導(dǎo)電接觸插塞接觸金屬硅化物圖案的一部分的上表面。
[0008]在一示例性實(shí)施方式中，第一導(dǎo)電接觸插塞和絕緣圖案彼此接觸。
[0009]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置于柵結(jié)構(gòu)的朝第一方向的側(cè)壁上的柵間隔物，其中第二接觸插塞結(jié)構(gòu)接觸柵間隔物的外側(cè)壁。
[0010]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括順序地層疊在源/漏層和第二接觸插塞結(jié)構(gòu)之間的金屬硅化物圖案和導(dǎo)電圖案結(jié)構(gòu)，其中金屬硅化物圖案的一部分的上表面以及導(dǎo)電圖案結(jié)構(gòu)的頂表面接觸第二接觸插塞結(jié)構(gòu)。
[0011]在一示例性實(shí)施方式中，金屬硅化物圖案設(shè)置在凹槽的內(nèi)壁上，凹槽在源/漏層上，并且導(dǎo)電圖案結(jié)構(gòu)填充金屬硅化物圖案上凹槽的剩余部分。
[0012]在一示例性實(shí)施方式中，導(dǎo)電圖案結(jié)構(gòu)包括第一導(dǎo)電圖案和覆蓋第一導(dǎo)電圖案的底部和側(cè)壁的第一阻擋圖案。
[0013]在一示例性實(shí)施方式中，第一導(dǎo)電圖案包括鎢，第一阻擋圖案包括鈦氮化物。
[0014]在一示例性實(shí)施方式中，該半導(dǎo)體器件還包括設(shè)置于柵結(jié)構(gòu)的朝第一方向的側(cè)壁上的柵間隔物，其中第二接觸結(jié)構(gòu)不接觸柵間隔物的外側(cè)壁。
[0015]在一示例性實(shí)施方式中，絕緣圖案包括低k電介質(zhì)材料。
[0016]在一示例性實(shí)施方式中，第一導(dǎo)電接觸插塞包括第二導(dǎo)電圖案以及覆蓋第二導(dǎo)電圖案的底部和側(cè)壁的第二阻擋圖案，其中第二導(dǎo)電接觸插塞包括第三導(dǎo)電圖案以及覆蓋第三導(dǎo)電圖案的底部和側(cè)壁的第三阻擋圖案。
[0017]在一示例性實(shí)施方式中，第二和第三導(dǎo)電圖案包括鎢，第二和第三阻擋圖案包括鈦氮化物。
[0018]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括:設(shè)置在襯底上的隔離圖案；以及從襯底突出的有源鰭，其中有源鰭的下側(cè)壁被隔離圖案覆蓋。
[0019]在一示例性實(shí)施方式中，多個(gè)有源鰭形成為在第二方向上彼此間隔開(kāi)，其中源/漏層共同地接觸所述多個(gè)有源鰭當(dāng)中的多個(gè)第一有源鰭，第一有源鰭在第二方向上彼此相鄰。
[0020]在一示例性實(shí)施方式中，多個(gè)源/漏層在第二方向上在襯底上彼此間隔開(kāi)，其中第二接觸插塞結(jié)構(gòu)垂直地重疊源/漏層中的每個(gè)，第一導(dǎo)電接觸插塞設(shè)置于柵結(jié)構(gòu)上在第一方向上鄰近第二接觸插塞結(jié)構(gòu)，第一導(dǎo)電接觸插塞和第二接觸插塞結(jié)構(gòu)沒(méi)有設(shè)置于第二方向上彼此間隔開(kāi)的源/漏層中的相鄰源/漏層之間。
[0021]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置在襯底上的隔離圖案，其中襯底通過(guò)隔離圖案被劃分成有源區(qū)和場(chǎng)區(qū)，多個(gè)有源區(qū)在第二方向上彼此間隔開(kāi)。
[0022]在一示例性實(shí)施方式中，源/漏層設(shè)置于第二方向上彼此間隔開(kāi)的有源區(qū)中的相鄰有源區(qū)上，其中第一導(dǎo)電接觸插塞和第二接觸插塞結(jié)構(gòu)垂直地重疊有源區(qū)中的每個(gè)，并且沒(méi)有設(shè)置于第二方向上彼此間隔開(kāi)的有源區(qū)中的相鄰有源區(qū)之間的場(chǎng)區(qū)上。
[0023]在一示例性實(shí)施方式中，源/漏層包括摻雜的單晶硅、摻雜的單晶碳化硅或摻雜的單晶娃-鍺。
[0024]在一示例性實(shí)施方式中，柵結(jié)構(gòu)包括柵電極以及覆蓋柵電極的底部和側(cè)壁的柵絕緣圖案。
[0025]在一示例性實(shí)施方式中，柵電極包括金屬，柵絕緣圖案包括高k電介質(zhì)材料。
[0026]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置于襯底與柵絕緣圖案之間的包括氧化物的界面圖案。
[0027]在一示例性實(shí)施方式中，第一和第二方向以直角彼此交叉。
[0028]根據(jù)本發(fā)明構(gòu)思的一示例性實(shí)施方式，提供一種半導(dǎo)體器件。該半導(dǎo)體器件包括多個(gè)第一有源鰭組、柵結(jié)構(gòu)、多個(gè)源/漏層、金屬硅化物圖案、第二導(dǎo)電接觸插塞、以及第一導(dǎo)電接觸插塞。所述多個(gè)第一有源鰭組在第二方向上以第二距離彼此間隔開(kāi)，每個(gè)第一有源鰭組包括在第二方向上以小于第二距離的第一距離彼此間隔開(kāi)的多個(gè)第一有源鰭。每個(gè)第一有源鰭從襯底突出并且在基本上垂直于第二方向的第一方向上延伸。柵結(jié)構(gòu)在第二方向上延伸并且設(shè)置在襯底的具有第一有源鰭組的部分上。所述多個(gè)源/漏層在第二方向上彼此間隔開(kāi)，并且每個(gè)源/漏層設(shè)置在每個(gè)第一有源鰭組的鄰近柵結(jié)構(gòu)的部分上。金屬硅化物圖案設(shè)置在每個(gè)源/漏層上。第二導(dǎo)電接觸插塞接觸金屬硅化物圖案的第一部分的上表面。第一導(dǎo)電接觸插塞接觸柵結(jié)構(gòu)的在第一方向上鄰近每個(gè)源/漏層的部分的上表面，并且與第二導(dǎo)電接觸插塞間隔開(kāi)。
[0029]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括接觸金屬硅化物圖案的第二其它部分的上表面的絕緣圖案，其中絕緣圖案和第二導(dǎo)電接觸插塞沿第二方向設(shè)置并且彼此接觸。
[0030]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置在金屬硅化物圖案和第二接觸插塞結(jié)構(gòu)之間的導(dǎo)電圖案結(jié)構(gòu)，其中第二接觸插塞結(jié)構(gòu)包括該第二導(dǎo)電接觸插塞和該絕緣圖案。
[0031]在一示例性實(shí)施方式中，導(dǎo)電圖案結(jié)構(gòu)包括第一導(dǎo)電圖案以及覆蓋第一導(dǎo)電圖案的底部和側(cè)壁的第一阻擋圖案。
[0032]在一示例性實(shí)施方式中，絕緣圖案包括低k電介質(zhì)材料。
[0033]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置在柵結(jié)構(gòu)的朝第一方向的側(cè)壁上的柵間隔物，其中第二接觸插塞結(jié)構(gòu)接觸柵間隔物的外側(cè)壁。
[0034]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置在柵結(jié)構(gòu)的朝第一方向的側(cè)壁上的柵間隔物，其中第二接觸插塞結(jié)構(gòu)不接觸柵間隔物的外側(cè)壁。
[0035]在一不例性實(shí)施方式中，第一和第二導(dǎo)電接觸插塞的頂表面和絕緣圖案的頂表面基本上彼此共面。
[0036]在一不例性實(shí)施方式中，第一和第二導(dǎo)電接觸插塞包括基本上相同的材料。
[0037]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括在襯底上覆蓋每個(gè)有源鰭的下側(cè)壁的隔離圖案，其中柵結(jié)構(gòu)設(shè)置在第一有源鰭和隔離圖案上。
[0038]在一示例性實(shí)施方式中，多個(gè)柵結(jié)構(gòu)設(shè)置在襯底上并且在第一方向上彼此間隔開(kāi)，每個(gè)源/漏層設(shè)置于每個(gè)第一有源鰭組的在柵結(jié)構(gòu)之間的部分上。
[0039]在一示例性實(shí)施方式中，每個(gè)源/漏層包括摻雜的單晶硅、摻雜的單晶碳化硅或摻雜的單晶硅-鍺。
[0040]根據(jù)本發(fā)明構(gòu)思的一示例性實(shí)施方式，提供一種半導(dǎo)體器件。該半導(dǎo)體器件包括有源區(qū)、柵結(jié)構(gòu)、源/漏層、金屬硅化物圖案、第二導(dǎo)電接觸插塞、以及第一導(dǎo)電接觸插塞。有源區(qū)由設(shè)置在襯底上的隔離圖案限定，并且在第一方向上延伸。柵結(jié)構(gòu)設(shè)置在有源區(qū)和隔離圖案上并且在基本上垂直于第一方向的第二方向上延伸。源/漏層設(shè)置于有源區(qū)的與柵結(jié)構(gòu)的朝第一方向的側(cè)壁相鄰的部分上。金屬硅化物圖案設(shè)置在源/漏層上。第二導(dǎo)電接觸插塞接觸金屬硅化物圖案的第一部分的上表面。第一導(dǎo)電接觸插塞接觸柵結(jié)構(gòu)的垂直地重疊有源區(qū)的部分的頂表面，并且與第二導(dǎo)電接觸插塞間隔開(kāi)。
[0041]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括接觸金屬硅化物圖案的第二其它部分的上表面的絕緣圖案，其中絕緣圖案和第二導(dǎo)電接觸插塞沿第二方向排列并且彼此接觸。第二導(dǎo)電接觸插塞和絕緣圖案可以形成第二接觸插塞結(jié)構(gòu)。
[0042]在一示例性實(shí)施方式中，半導(dǎo)體器件還包括設(shè)置在金屬硅化物圖案和第二接觸插塞結(jié)構(gòu)之間的導(dǎo)電圖案結(jié)構(gòu)。
[0043]在一不例性實(shí)施方式中，第一和第二導(dǎo)電接觸插塞的頂表面和絕緣圖案的頂表面基本上彼此共面。
[0044]在一示例性實(shí)施方式中，多個(gè)有源區(qū)在襯底上在第二方向上彼此間隔開(kāi)，其中第一和第二導(dǎo)電接觸插塞沒(méi)有設(shè)置于第二方向上彼此間隔開(kāi)的有源區(qū)之間。
[0045]根據(jù)本發(fā)明構(gòu)思的一示例性實(shí)施方式，提供一種制造半導(dǎo)體器件的方法。該方法包括:在襯底上形成在第二方向上延伸的虛設(shè)柵結(jié)構(gòu)；在襯底的在交叉第二方向的第一方向上鄰近虛設(shè)柵結(jié)構(gòu)的部分上形成源/漏層；以柵結(jié)構(gòu)替代虛設(shè)柵結(jié)構(gòu);在柵結(jié)構(gòu)的一部分的頂表面上形成第一導(dǎo)電接觸插塞；以及在源/漏層上形成第二接觸插塞結(jié)構(gòu)。第二接觸插塞結(jié)構(gòu)包括在第二方向上排列并且彼此接觸的第二導(dǎo)電接觸插塞和絕緣圖案。第一導(dǎo)電接觸插塞和絕緣圖案在第一方向上彼此相鄰，并且第一和第二導(dǎo)電接觸插塞彼此間隔開(kāi)。
[0046]在一示例性實(shí)施方式中，在用柵結(jié)構(gòu)替換虛設(shè)柵結(jié)構(gòu)之后，在源/漏層上形成金屬硅化物圖案，其中第二接觸插塞結(jié)構(gòu)接觸金屬硅化物圖案的上表面。
[0047]在一示例性實(shí)施方式中，金屬硅化物圖案的形成包括:在襯底上形成絕緣中間層以覆蓋柵結(jié)構(gòu)和源/漏層;形成第一開(kāi)口以暴露源/漏層的上表面;在源/漏層的暴露的上表面、第一開(kāi)口的側(cè)壁以及絕緣中間層上形成金屬層；以及執(zhí)行熱處理工藝使得金屬層和源/漏層的暴露的上表面彼此反應(yīng)以形成金屬硅化物圖案。
[0048]在一示例性實(shí)施方式中，在形成金屬層之后，該方法包括:在金屬層上形成第一阻擋層；以及在第一阻擋層上形成第一導(dǎo)電層以填充第一開(kāi)口的剩余部分，其中在形成第一導(dǎo)電層之后執(zhí)行該熱處理工藝。
[0049]在一示例性實(shí)施方式中，在執(zhí)行熱處理工藝之后，該方法包括去除第一導(dǎo)電層以及第一阻擋層。
[0050]在示例性實(shí)施方式中，第一導(dǎo)電層和第一阻擋層被部分地去除，使得順序?qū)盈B的第一阻擋圖案和第一導(dǎo)電圖案保留在金屬硅化物圖案上。
[0051]在示例性實(shí)施方式中，在形成金屬硅化物圖案之后，該方法包括:在金屬硅化物圖案和絕緣中間層上形成絕緣層以填充第一開(kāi)口；部分地去除絕緣層以形成部分地暴露金屬硅化物圖案的上表面的第二開(kāi)口；在金屬硅化物圖案的暴露的上表面、絕緣中間層和絕緣層上形成犧牲層以填充第二開(kāi)口；以及部分地去除犧牲層、絕緣層和絕緣中間層以形成部分地暴露柵結(jié)構(gòu)的所述部分的頂表面的第三開(kāi)口。
[0052]在一不例性實(shí)施方式中，第一導(dǎo)電接觸插塞在柵結(jié)構(gòu)的所述部分的頂表面上的形成以及第二接觸插塞結(jié)構(gòu)在源/漏層上的形成包括:去除犧牲層以再次形成暴露金屬硅化物圖案的一部分的上表面的第二開(kāi)口；在金屬硅化物圖案的所述部分的暴露的上表面、柵結(jié)構(gòu)的所述部分的暴露的頂表面以及第二和第三開(kāi)口的內(nèi)壁上形成第二阻擋層；以及在第二阻擋層上形成第二導(dǎo)電層以填充第二和第三開(kāi)口的剩余部分。
[0053]在一示例性實(shí)施方式中，第二導(dǎo)電層、第二阻擋層和絕緣層被平坦化，使得第一導(dǎo)電接觸插塞形成在柵結(jié)構(gòu)的所述部分的頂表面上，以及第二接觸插塞結(jié)構(gòu)形成在金屬硅化物圖案的所述部分的上表面上。在此實(shí)施方式中，第一導(dǎo)電接觸插塞包括順序地層疊的第二阻擋圖案和第二導(dǎo)電圖案。在此實(shí)施方式中，第二接觸插塞結(jié)構(gòu)包括絕緣圖案和第二導(dǎo)電接觸插塞。在此實(shí)施方式中，第二導(dǎo)電接觸插塞具有順序地層疊的第三阻擋圖案和第三導(dǎo)電圖案，其中絕緣圖案和第二導(dǎo)電接觸插塞在第二方向上排列。
[0054]在一示例性實(shí)施方式中，在形成虛設(shè)柵結(jié)構(gòu)之后，該方法包括在柵結(jié)構(gòu)的朝第一方向的側(cè)壁上形成柵間隔物，其中第二接觸插塞結(jié)構(gòu)形成為接觸柵間隔物的外側(cè)壁。
[0055]在一示例性實(shí)施方式中，在虛設(shè)柵結(jié)構(gòu)形成在襯底上之前，該方法包括:在襯底上形成溝槽以形成從襯底突出的有源鰭；以及在襯底上形成隔離圖案以部分地填充該溝槽并且覆蓋有源鰭的下側(cè)壁。在此實(shí)施方式中，虛設(shè)柵結(jié)構(gòu)形成在有源鰭和隔離圖案上。
[0056]在一示例性實(shí)施方式中，有源鰭的形成包括形成在第二方向上彼此間隔開(kāi)的多個(gè)有源鰭。在一示例性實(shí)施方式中，源/漏層的形成包括:形成源/漏層以共同地接觸所述多個(gè)有源鰭當(dāng)中的多個(gè)第一有源鰭，其中第一有源鰭在第二方向上彼此相鄰。
[0057]在一示例性實(shí)施方式中，源/漏層的形成包括形成在第二方向上彼此間隔開(kāi)的多個(gè)源/漏層，其中第二接觸插塞結(jié)構(gòu)形成為垂直地重疊每個(gè)源/漏層，第一導(dǎo)電接觸插塞形成于柵結(jié)構(gòu)上在第一方向上鄰近第二接觸插塞結(jié)構(gòu)，第一導(dǎo)電接觸插塞和第二接觸插塞結(jié)構(gòu)沒(méi)有形成于在第二方向上彼此間隔開(kāi)的源/漏層之間。
[0058]在一示例性實(shí)施方式中，在虛設(shè)柵結(jié)構(gòu)形成在襯底上之前，該方法包括在襯底上形成隔離圖案，使得襯底被劃分成有源區(qū)和場(chǎng)區(qū)，多個(gè)有源區(qū)被形成為在第二方向上彼此間隔開(kāi)。在一示例性實(shí)施方式中，源/漏層的形成包括分別在有源區(qū)上形成多個(gè)源/漏層，其在第二方向上彼此間隔開(kāi)。第一導(dǎo)電接觸插塞和第二接觸插塞結(jié)構(gòu)垂直地重疊每個(gè)有源區(qū)，并且不是形成于在第二方向上彼此間隔開(kāi)的有源區(qū)之間。
[0059]在一示例性實(shí)施方式中，第一和第二方向以直角彼此交叉。
[0060]根據(jù)本發(fā)明構(gòu)思的一示例性實(shí)施方式，提供一種制造半導(dǎo)體器件的方法。該方法包括在襯底上形成溝槽和隔離圖案從而形成以第二距離彼此間隔開(kāi)的多個(gè)第一有源鰭組。每個(gè)第一有源鰭組包括在第二方向上以小于第二距離的第一距離彼此間隔開(kāi)的多個(gè)第一有源鰭。每個(gè)第一有源鰭從襯底突出并且在實(shí)質(zhì)上垂直于第二方向的第一方向上延伸。每個(gè)第一有源鰭的下側(cè)壁被隔離圖案覆蓋。該方法包括:在第一有源鰭組和隔離圖案上形成在第二方向上延伸的虛設(shè)柵結(jié)構(gòu);在每個(gè)第一有源鰭組的鄰近柵結(jié)構(gòu)的部分上形成源/漏層；用柵結(jié)構(gòu)代替虛設(shè)柵結(jié)構(gòu);在源/漏層上形成金屬硅化物圖案;形成第二導(dǎo)電接觸插塞和第一導(dǎo)電接觸插塞。第二導(dǎo)電接觸插塞接觸金屬硅化物圖案的一部分的上表面，第一導(dǎo)電接觸插塞接觸在第一方向上鄰近源/漏層的柵結(jié)構(gòu)的第一部分的上表面。第一導(dǎo)電接觸插塞與第二導(dǎo)電接觸插塞間隔開(kāi)。
[0061]在一示例性實(shí)施方式中，在形成金屬硅化物圖案之后，形成接觸金屬硅化物圖案的第二其它部分的上表面的絕緣圖案，其中絕緣圖案的側(cè)壁接觸第二導(dǎo)電接觸插塞的側(cè)壁。第二導(dǎo)電接觸插塞和絕緣圖案可以構(gòu)成第二接觸插塞結(jié)構(gòu)。
[0062]在一示例性實(shí)施方式中，在形成絕緣圖案之前，在金屬硅化物圖案上形成導(dǎo)電圖案結(jié)構(gòu)。
[0063]根據(jù)本發(fā)明構(gòu)思的一示例性實(shí)施方式，提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括柵電極、源電極、漏電極、第一至第三導(dǎo)電接觸插塞、以及第一和第二絕緣圖案。柵電極設(shè)置在襯底上并且在第二方向上延伸。源電極設(shè)置在襯底上鄰近柵電極的朝交叉第二方向的第一方向的第一側(cè)。漏電極設(shè)置在襯底上鄰近柵電極的朝第一方向的第二側(cè)。第一導(dǎo)電接觸插塞設(shè)置在柵電極上。第二導(dǎo)電接觸插塞設(shè)置在源電極上并且在第二方向上與第一導(dǎo)電接觸插塞間隔開(kāi)。第三導(dǎo)電接觸插塞設(shè)置在漏電極上并且在第二方向上與第一導(dǎo)電接觸插塞間隔開(kāi)。第一絕緣圖案設(shè)置在源電極上，第一絕緣圖案和第二導(dǎo)電接觸插塞沿第二方向排列并且彼此接觸;第二絕緣圖案設(shè)置在漏電極上，第二絕緣圖案和第三導(dǎo)電接觸插塞沿第二方向排列并且彼此接觸。
[0064]在一實(shí)施方式中，第二導(dǎo)電接觸插塞與第一和第三導(dǎo)電接觸插塞間隔開(kāi)。
[0065]在一實(shí)施方式中，半導(dǎo)體器件包括設(shè)置在源電極上和漏電極上的金屬硅化物圖案。
[0066]根據(jù)至少一個(gè)實(shí)施方式的半導(dǎo)體器件可以包括金屬硅化物圖案，該金屬硅化物圖案形成在共同地形成在每個(gè)第一有源鰭組中包括的多個(gè)第一有源鰭上的源/漏層的整個(gè)上表面上，因而金屬硅化物圖案與第一和第二導(dǎo)電接觸插塞之間的接觸電阻可以降低。在一實(shí)施方式中，第一和第二導(dǎo)電接觸插塞形成為重疊其中形成第一有源鰭組中的一個(gè)的區(qū)域，并且不形成于第二方向上彼此間隔開(kāi)的第一有源鰭組中的相鄰第一有源鰭組之間的區(qū)域上。因此，半導(dǎo)體器件可具有提高的集成度。
【附圖說(shuō)明】
[0067]由結(jié)合附圖的以下詳細(xì)描述，本發(fā)明構(gòu)思的示例性實(shí)施方式將被更清楚地理解。
[0068]圖1A、圖1B和圖2至5是示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。
[0069]圖6至50是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的制造半導(dǎo)體器件的方法的多個(gè)階段的平面圖和截面圖。
[0070]圖51至55是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。
[0071]圖56至62是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的制造半導(dǎo)體器件的方法的多個(gè)階段的平面圖和截面圖。
[0072]圖63至67是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。
[0073]圖68至77是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的制造半導(dǎo)體器件的方法的多個(gè)階段的平面圖和截面圖。
[0074]圖78至82是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。
【具體實(shí)施方式】
[0075]在下文中將參考附圖更全面地描述本發(fā)明構(gòu)思，在附圖中示出了本發(fā)明構(gòu)思的示例性實(shí)施方式。然而，本發(fā)明構(gòu)思可以以許多不同的形式實(shí)施且不應(yīng)被解釋為限于在此闡述的示例性實(shí)施方式。而是，這些示例性實(shí)施方式被提供使得本描述將全面和完整，并且將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明構(gòu)思的范圍。在圖中，為了清晰，可以夸大層和區(qū)域的尺寸和相對(duì)尺寸。
[0076]將被理解，當(dāng)一元件或?qū)颖环Q為“在”另一元件或?qū)印吧稀?、或“連接到”或“聯(lián)接到”另一元件或?qū)訒r(shí)，它可以直接在所述另一元件或?qū)由稀⒒蛑苯舆B接或聯(lián)接到所述另一元件或?qū)?，或者可以存在居間元件或?qū)印Ｏ嗤母綀D標(biāo)記始終指代相同的元件。當(dāng)在此使用時(shí)，單數(shù)形式“一”和“該”也旨在包括復(fù)數(shù)形式，除非上下文清晰地另行表示。
[0077]在此參考截面圖描述示例性實(shí)施方式，所述截面圖是理想化的示例實(shí)施方式(和中間結(jié)構(gòu))的示意性圖示。這樣，作為例如制造技術(shù)和/或公差的結(jié)果的相對(duì)于圖示的形狀的改變將在意料之中。因而，示例性實(shí)施方式不應(yīng)被解釋為限于在此示出的區(qū)域的具體形狀，而是將包括例如由制造引起的形狀上的偏差。例如，被示為矩形的注入?yún)^(qū)通常將在其邊緣具有圓化或彎曲的特征和/或注入濃度的梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。同樣地，通過(guò)注入形成的埋入?yún)^(qū)可以導(dǎo)致埋入?yún)^(qū)與通過(guò)其發(fā)生注入的表面之間的區(qū)域中的一些注入。因而，圖中示出的區(qū)域本質(zhì)上是示意性的，其形狀不旨在限制本發(fā)明構(gòu)思的范圍。
[0078]圖1A、圖1B和圖2至5是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。具體地，圖1A和IB是示出半導(dǎo)體器件的平面圖，圖2至5是示出半導(dǎo)體器件的截面圖。
[0079]圖2是沿圖1B的線A-A’截取的截面圖，圖3是沿圖1B的線B-B’截取的截面圖，圖4是沿圖1B的線C-C’截取的截面圖，圖5是沿圖1B的線D-D’截取的截面圖。圖1B是圖1A的區(qū)域X的放大平面圖，并且為了避免復(fù)雜，圖1A僅顯示有源鰭、柵結(jié)構(gòu)、柵間隔物和源/漏層。在下文中，將參考區(qū)域X的圖說(shuō)明半導(dǎo)體器件以及制造半導(dǎo)體器件的方法。
[0080]參考圖1A、圖1B和圖2至5，半導(dǎo)體器件包括在襯底100上的柵結(jié)構(gòu)270、源/漏層210、第一導(dǎo)電接觸插塞432和第二接觸插塞結(jié)構(gòu)。半導(dǎo)體器件還包括有源鰭105、柵間隔物180、鰭間隔物190、柵掩模280、金屬硅化物圖案340、以及第一絕緣中間層220和第二絕緣中間層290。
[0081 ]襯底100可以包括半導(dǎo)體材料(例如硅、鍺、硅鍺等)或II1-V族半導(dǎo)體化合物(例如GaP、GaAs、GaSb等)。在一實(shí)施方式中，襯底100是絕緣體上硅(SOI)襯底或絕緣體上鍺(GOI)襯底。
[0082]在一實(shí)施方式中，隔離圖案130形成在襯底100上，因而其頂表面被隔離圖案130覆蓋的場(chǎng)區(qū)以及其頂表面沒(méi)有被隔離圖案130覆蓋并且從隔離圖案130的頂表面突出的有源區(qū)被限定在襯底100中。有源區(qū)可以是在其中形成具有向上突出的鰭狀形狀的有源鰭105的區(qū)域，場(chǎng)區(qū)可以是在其中沒(méi)有形成有源鰭的區(qū)域。有源鰭105可以通過(guò)蝕刻襯底100的上部以在其上形成溝槽101和103(參見(jiàn)圖8和9)來(lái)形成，因而可以從襯底100的其上形成溝槽101和103的其它部分向上突出。因此，有源鰭105可以包括與襯底100的材料基本上相同的材料。
[0083]在一示例性實(shí)施方式中，有源鰭105在基本上平行于襯底100的頂表面的第一方向上延伸，并且在基本上平行于襯底100的頂表面并且交叉第一方向的第二方向上形成多個(gè)有源鰭105。在一示例性實(shí)施方式中，第一和第二方向以直角彼此交叉，因而基本上彼此垂直。在下文中，所有圖中的第一和第二方向可以圖1A、圖1B以及圖2至5中的第一和第二方向那樣被定義。
[0084]在一示例性實(shí)施方式中，有源鰭105當(dāng)中的在第二方向上彼此相鄰的第一有源鰭105形成第一有源鰭組，并且在第二方向上形成多個(gè)第一有源鰭組。圖1A示出每個(gè)第一有源鰭組包括三個(gè)有源鰭105，然而本發(fā)明構(gòu)思不限于此，因?yàn)槊總€(gè)第一有源鰭組可以包括任何數(shù)量的第一有源鰭105。在一示例性實(shí)施方式中，每個(gè)第一有源鰭組中包括的第一有源鰭105在第二方向上以第一距離Dl彼此間隔開(kāi)，第一有源鰭組在第二方向上以大于第一距離Dl的第二距離D2彼此間隔開(kāi)。
[0085]在一示例性實(shí)施方式中，有源鰭105包括順序地疊置并且彼此一體地形成的下有源圖案105b和上有源圖案105a。如圖2所示，下有源圖案105b的側(cè)壁被隔離圖案130覆蓋，上有源圖案105a沒(méi)有被隔離圖案130覆蓋，而是從隔離圖案130的頂表面突出。隔離圖案130可以包括氧化物(例如硅氧化物)。
[0086]柵結(jié)構(gòu)270可以在有源鰭105和隔離圖案130上在第二方向上延伸。在一示例性實(shí)施方式中，在第一方向上形成多個(gè)柵結(jié)構(gòu)270。在一不例性實(shí)施方式中，柵結(jié)構(gòu)270包括順序?qū)盈B的柵絕緣圖案250和柵電極260。柵結(jié)構(gòu)270還可以包括位于有源鰭105和柵絕緣圖案250之間的界面圖案240。
[0087]在一示例性實(shí)施方式中，柵絕緣圖案250形成在有源鰭105的上有源圖案105a的頂表面和側(cè)壁、隔離圖案130的頂表面、柵間隔物180的內(nèi)壁上，并且覆蓋柵電極260的底部和側(cè)壁。在其中形成界面圖案240的實(shí)施方式中，界面圖案240僅形成在有源鰭105的上有源圖案105a的頂表面和側(cè)壁上。在一示例性實(shí)施方式中，省略界面圖案240。在一示例性實(shí)施方式中，界面圖案240形成在有源鰭105的上有源圖案105a的頂表面和側(cè)壁、隔離圖案130的頂表面、以及柵間隔物180的內(nèi)壁上，并且柵絕緣圖案250僅形成在界面圖案240上。
[0088]界面圖案240可以包括氧化物(例如硅氧化物)，柵絕緣圖案250可以包括具有高介電常數(shù)的金屬氧化物(例如鉿氧化物、鉭氧化物、鋯氧化物等)，柵電極260可以包括具有低電阻的金屬(例如鋁、銅、鉭等)或金屬氮化物?；蛘?，柵電極260可以包括摻雜的多晶硅。
[0089]柵間隔物180可以形成于柵結(jié)構(gòu)270的在第一方向上彼此相對(duì)的側(cè)壁上，鰭間隔物190可以形成在有源鰭105的上有源圖案105a的在第二方向上彼此相對(duì)的側(cè)壁上。柵間隔物180和鰭間隔物190可以包括氮化物(例如硅氮化物、硅氮氧化物、硅氧碳氮化物等)并且可以包括基本上相同的材料。因而，柵間隔物180和鰭間隔物190在柵間隔物180和鰭間隔物190彼此接觸的區(qū)域彼此沒(méi)有差別，并且可以彼此合并。
[0090]在一示例性實(shí)施方式中，柵掩模280在第二方向上延伸，并且覆蓋柵結(jié)構(gòu)270的頂表面。在一不例性實(shí)施方式中，在第一方向上形成多個(gè)柵掩模280。雖然柵掩模280在圖5中被示為覆蓋柵間隔物180的頂表面，但是本發(fā)明構(gòu)思不限于此。例如，在一示例性實(shí)施方式中，柵間隔物180的頂表面不被柵掩模280覆蓋，反而被暴露。
[0091]源/漏層210可以形成在有源鰭105的在第一方向上鄰近柵結(jié)構(gòu)270的部分上。在一示例性實(shí)施方式中，源/漏層210填充第一凹槽200(參見(jiàn)圖18至20)，第一凹槽200形成于第一方向上彼此間隔開(kāi)的柵結(jié)構(gòu)270之間有源鰭105的上部上，并且第一凹槽200的側(cè)壁由鰭間隔物190的內(nèi)側(cè)壁限定。第一凹槽200可以通過(guò)部分地去除上有源圖案105a和/或下有源圖案105b而形成，源/漏層210可以不僅填充第一凹槽200而且向上生長(zhǎng)(例如延伸)以接觸柵間隔物180的一部分。源/漏層210可以越過(guò)鰭間隔物190在垂直方向和水平方向兩者上生長(zhǎng)(例如延伸)，并且可具有沿第二方向截取的其形狀可以是五邊形或六邊形的橫截面。
[0092]在一示例性實(shí)施方式中，在第二方向上分別以第一距離Dl彼此間隔開(kāi)的第一有源鰭105上成對(duì)的源/漏層210可以生長(zhǎng)(例如延伸)為彼此合并。因而，在每個(gè)第一有源鰭組中包括的第一有源鰭105上可以形成僅一個(gè)合并的源/漏層210。多個(gè)源/漏層210可以分別形成于在第二方向上彼此間隔開(kāi)的所述多個(gè)第一有源鰭組上，所述多個(gè)源/漏層210可以在第二方向上彼此間隔開(kāi)。
[0093]源/漏層210可以包括用η型雜質(zhì)摻雜的單晶硅或單晶碳化硅，因而可以用作負(fù)溝道金屬氧化物半導(dǎo)體(匪OS)晶體管的源/漏區(qū)。或者，源/漏層210可以包括用P型雜質(zhì)摻雜的單晶硅鍺，因而可以用作正溝道金屬氧化物半導(dǎo)體(PMOS)晶體管的源/漏區(qū)。
[0094]在一示例性實(shí)施方式中，圖5中示出的第一源/漏層210是金屬氧化物半導(dǎo)體晶體管的源區(qū)(例如源電極)，圖5中示出的第二源/漏層210是金屬氧化物半導(dǎo)體晶體管的漏區(qū)(例如漏電極)，并且柵結(jié)構(gòu)270是金屬氧化物半導(dǎo)體晶體管的柵電極。在一示例性實(shí)施方式中，半導(dǎo)體器件包括襯底100、設(shè)置在襯底上并且在第二方向上延伸的柵電極260、在交叉第二方向的第一方向上鄰近柵電極的第一側(cè)設(shè)置在襯底100上的源電極、在第一方向上鄰近柵電極260的第二側(cè)設(shè)置在襯底100上的漏電極、設(shè)置在柵電極260上的第一導(dǎo)電接觸插塞432、設(shè)置在源電極上且在第二方向上與第一導(dǎo)電接觸插塞間隔開(kāi)的第二導(dǎo)電接觸插塞434、以及第三導(dǎo)電接觸插塞(例如另一434)。
[0095]在一實(shí)施方式中，金屬硅化物圖案340形成在源/漏層210上。在一示例性實(shí)施方式中，金屬硅化物圖案340形成在源/漏層210的除了源/漏層210上表面的在第二方向上的兩個(gè)末端部分之外的整個(gè)上表面上。金屬硅化物圖案340可以包括金屬硅化物(例如鈦硅化物、鈷硅化物、鎳硅化物等)。
[0096]在一實(shí)施方式中，第一絕緣中間層220形成在有源鰭105和隔離圖案130上，并且覆蓋柵結(jié)構(gòu)270的側(cè)壁上的柵間隔物180的外側(cè)壁、源/漏層210、金屬硅化物圖案340和鰭間隔物190。在一實(shí)施方式中，第二絕緣中間層290形成在第一絕緣中間層220上，并且覆蓋柵掩模280 ο第一絕緣中間層220和第二絕緣中間層290可以包括氧化物(例如硅氧化物)。第一絕緣中間層220和第二絕緣中間層290可以包括彼此基本上相同或不同的材料。
[0097]在一實(shí)施方式中，第一導(dǎo)電接觸插塞432穿過(guò)第二絕緣中間層290和柵掩模280，并且接觸柵結(jié)構(gòu)270的頂表面。雖然第一導(dǎo)電接觸插塞432在圖5中也被示為接觸柵間隔物180的頂表面，但是本發(fā)明構(gòu)思不限于此。
[0098]在一示例性實(shí)施方式中，第二接觸插塞結(jié)構(gòu)包括可以沿第二方向設(shè)置并且彼此接觸的第二導(dǎo)電接觸插塞434和絕緣圖案355。在一實(shí)施方式中，第二接觸插塞結(jié)構(gòu)穿過(guò)第一絕緣中間層220和第二絕緣中間層290，并且接觸金屬硅化物圖案340的上表面。在一示例性實(shí)施方式中，第二接觸插塞結(jié)構(gòu)接觸柵間隔物180的外側(cè)壁。
[0099]在一示例性實(shí)施方式中，第一導(dǎo)電接觸插塞432和絕緣圖案355在第一方向上彼此相鄰，并且還彼此接觸。然而，第一和第二導(dǎo)電接觸插塞432和434不彼此接觸，而是彼此間隔開(kāi)。
[0100]在一實(shí)施方式中，第二導(dǎo)電接觸插塞434接觸源/漏層210當(dāng)中的第一源/漏層上的金屬硅化物圖案340的第一部分的上表面，第一導(dǎo)電接觸插塞432接觸與源/漏層210當(dāng)中的第一源/漏層上的金屬硅化物圖案340的第二部分相鄰的柵結(jié)構(gòu)270的頂表面。在一實(shí)施方式中，金屬娃化物圖案340的第一和第二部分在第二方向上彼此間隔開(kāi)，因而第一和第二導(dǎo)電接觸插塞432和434不彼此接觸，而是在第二方向上彼此間隔開(kāi)。
[0101]在一示例性實(shí)施方式中，金屬硅化物圖案340的第一部分形成在源/漏層210的在每個(gè)第一有源鰭組中的第一有源鰭105中的一個(gè)上的部分上，金屬硅化物圖案340的第二部分形成在源/漏層210的在每個(gè)第一有源鰭組中的第一有源鰭105中的另一個(gè)上的部分上。金屬硅化物圖案340的第一和第二部分可以在第二方向上彼此間隔開(kāi)。
[0102]在一實(shí)施方式中，第一導(dǎo)電接觸插塞432包括第二導(dǎo)電圖案422、以及覆蓋第二導(dǎo)電圖案422的底部和側(cè)壁的第二阻擋圖案412。在一實(shí)施方式中，第二導(dǎo)電接觸插塞434包括第三導(dǎo)電圖案424、以及覆蓋第三導(dǎo)電圖案424的底部和側(cè)壁的第三阻擋圖案414。
[0103]在一實(shí)施方式中，絕緣圖案355包括低k電介質(zhì)材料。低k電介質(zhì)材料可以指相對(duì)于二氧化硅具有小介電常數(shù)的材料。絕緣圖案355可以包括具有優(yōu)良的間隙填充特性并且能被輕易地平坦化的材料。因而，在一示例性實(shí)施方式中，絕緣圖案355包括單層金屬化的氧化鋁(SLAM)。
[0104]在一示例性實(shí)施方式中，第二導(dǎo)電接觸插塞434和絕緣圖案355在第一方向上具有基本上相同的寬度，第一和第二導(dǎo)電接觸插塞432和434具有基本上彼此共面的頂表面。第一和第二導(dǎo)電接觸插塞432和434以及絕緣圖案355的頂表面可以與第二絕緣中間層290的頂表面基本上共面。
[0105]在一示例性實(shí)施方式中，半導(dǎo)體器件包括金屬硅化物圖案340，其形成在源/漏層210的除了源/漏層210的上表面的在第二方向上的兩個(gè)末端部分之外的整個(gè)上表面上，源/漏層210共同地形成在每個(gè)第一有源鰭組中包括的第一有源鰭105上，因而金屬硅化物圖案340與第二導(dǎo)電接觸插塞434之間的接觸電阻被降低。在一實(shí)施方式中，第一和第二導(dǎo)電接觸插塞432和434被形成為重疊第一有源鰭組之一形成于其中的區(qū)域，不形成于在第二方向上彼此間隔開(kāi)的第一有源鰭組中相鄰第一有源鰭組之間的區(qū)域上。因此，半導(dǎo)體器件可具有提尚的集成度。
[0106]圖6至50是示出根據(jù)本發(fā)明構(gòu)思的一示例性實(shí)施方式的制造半導(dǎo)體器件的方法的多個(gè)階段的平面圖和截面圖。具體地，圖6、8、10、12、15、18、21、24、27、29、32、35、44和47是平面圖，圖7、9、11、13-14、16-17、19-20、22-23、25-26、28、30-31、33-34、36-43、45-46和48-
50是截面圖。
[0107]圖7、9、11、13、31和33分別是沿相應(yīng)的平面圖的線A-A’截取的截面圖，圖14、16、
19、22、25、28、30、34、36、38、40、42、45和48分別是沿相應(yīng)的平面圖的線B-B’截取的截面圖，圖17、20、23、26、37、39、41、43、46和49分別是沿相應(yīng)的平面圖的線0(:’截取的截面圖，圖50是沿相應(yīng)的平面圖的線D-D ’截取的截面圖。
[0108]參考圖6和7，多個(gè)掩模110形成在襯底100的頂表面上。在一實(shí)施方式中，每個(gè)掩模110在基本上平行于襯底100的頂表面的第一方向上延伸，所述多個(gè)掩模110在基本上平行于襯底100的頂表面且交叉第一方向的第二方向上排列。第一光致抗蝕劑圖案120形成在襯底100上以覆蓋一些掩模110。在一示例性實(shí)施方式中，第一和第二方向基本上彼此垂直。光致抗蝕劑圖案120可以是光敏材料，作為一示例該光敏材料在暴露于光時(shí)變成可溶的。
[0109]襯底100可以包括半導(dǎo)體材料(例如硅、鍺、硅鍺等)或II1-V族半導(dǎo)體化合物(例如GaP、GaAs、GaSb等)。在一示例性實(shí)施方式中，襯底100是絕緣體上硅(SOI)襯底或絕緣體上鍺(GOI)襯底。
[0110]在一示例性實(shí)施方式中，掩模110被形成為在第二方向上以恒定距離彼此間隔開(kāi)。例如，每對(duì)掩模110之間的距離可以相同。第一光致抗蝕劑圖案120可以在第一方向上延伸，并且覆蓋掩模110當(dāng)中的在第二方向上彼此鄰近的多個(gè)第一掩模110。圖6和7顯示第一光致抗蝕劑圖案120覆蓋三個(gè)第一掩模110，然而本發(fā)明構(gòu)思不限于此，因?yàn)榈谝还庵驴刮g劑圖案120可以覆蓋在第二方向上彼此相鄰的任何數(shù)量的第一掩模110。
[0111]被第一光致抗蝕劑圖案120覆蓋的彼此相鄰的所述多個(gè)第一掩模110形成第一掩模組，并且可以在第二方向上形成多個(gè)第一掩模組。
[0112]每個(gè)掩模110可以包括氮化物(例如硅氮化物)。
[0113]參考圖8和9，在去除沒(méi)有被第一光致抗蝕劑圖案120覆蓋的掩模110之后，去除第一光致抗蝕劑圖案120。在一示例性實(shí)施方式中，第一光致抗蝕劑圖案120通過(guò)灰化工藝(例如等離子體灰化)和/或剝離工藝去除。
[0114]襯底100的上部可以利用第一掩模110作為蝕刻掩模被蝕刻以形成第一和第二溝槽 101 和 103。
[0115]第一溝槽101可以形成于每個(gè)第一掩模組中包括的在第二方向上彼此間隔開(kāi)的第一掩模110中相鄰的第一掩模110之間，第二溝槽103可以形成于在第二方向上彼此間隔開(kāi)的所述多個(gè)第一掩模組中相鄰的第一掩模組之間。因而，有源鰭105可以形成在每個(gè)第一掩模110下面，其可以從溝槽101和103向上突出。
[0116]在一示例性實(shí)施方式中，有源鰭105在第一方向上延伸，并且在第二方向上形成多個(gè)有源鰭105。通過(guò)第一掩模組中的一個(gè)形成的有源鰭105形成第一有源鰭組，并且可以在第二方向上形成多個(gè)第一有源鰭組。在一示例性實(shí)施方式中，第一有源鰭組中的一個(gè)中包括的有源鰭105(例如第一有源鰭105)在第二方向上以第一距離Dl彼此間隔開(kāi)，并且所述多個(gè)第一有源鰭組在第二方向上以大于第一距離Dl的第二距離D2彼此間隔開(kāi)(參考圖1A)。
[0117]參考圖10和11，隔離圖案130形成在襯底100上以填充第一和第二溝槽101和103中的每個(gè)的下部。
[0118]在一示例性實(shí)施方式中，隔離圖案130通過(guò)在襯底100和第一掩模110上形成隔離層以充分填充第一和第二溝槽101和103、平坦化該隔離層直到暴露有源鰭105的頂表面、以及去除隔離層的上部以暴露第一和第二溝槽101和103的上部而形成。在隔離層的上部被去除時(shí)，第一掩模110也被去除。
[0119]在去除隔離層的上部時(shí)，有源鰭105的與其相鄰的部分也可以被去除，因而上有源圖案105a的其側(cè)壁沒(méi)有被隔離圖案130覆蓋的部分的寬度可以小于下有源圖案105b的其側(cè)壁被隔離圖案130覆蓋的部分的寬度。隔離層可以由氧化物(例如硅氧化物)形成。
[0120]或者，隔離圖案130可以在去除第一掩模110之后，通過(guò)在襯底100上形成隔離層以充分地填充溝槽101和103、平坦化隔離層直到暴露有源鰭105的頂表面、以及去除隔離層的上部以暴露第一和第二溝槽101和103的上部而形成。
[0121]因此，隨著隔離圖案130在襯底100上形成，具有被隔離圖案130覆蓋的頂表面的場(chǎng)區(qū)、以及具有沒(méi)有被隔離圖案130覆蓋的頂表面的有源區(qū)可以被限定在襯底100中。也就是，有源區(qū)可以是其中形成有源鰭105的區(qū)域，場(chǎng)區(qū)可以是其中沒(méi)有形成有源鰭的區(qū)域。
[0122]參考圖12至14，虛設(shè)柵結(jié)構(gòu)170形成在襯底100上。
[0123]虛設(shè)柵結(jié)構(gòu)170可以通過(guò)以下工藝來(lái)形成:在襯底100的有源鰭105和隔離圖案130上順序地形成虛設(shè)柵絕緣層、虛設(shè)柵電極層和虛設(shè)柵掩模層，借助使用第二光致抗蝕劑圖案(未示出)的光刻工藝圖案化虛設(shè)柵掩模層以形成虛設(shè)柵掩模160，以及使用虛設(shè)柵掩模160作為蝕刻掩模順序地蝕刻虛設(shè)柵電極層和虛設(shè)柵絕緣層。因而，虛設(shè)柵結(jié)構(gòu)170可以被形成為包括順序地層疊在襯底100的有源鰭105以及隔離圖案130的在第二方向上與其相鄰的部分上的虛設(shè)柵絕緣圖案140、虛設(shè)柵電極150和虛設(shè)柵掩模160。
[0124]虛設(shè)柵絕緣層可以由氧化物(例如硅氧化物)形成，虛設(shè)柵電極層可以由硅(例如多晶硅)形成，虛設(shè)柵掩模層可以由氮化物(例如硅氮化物)形成。虛設(shè)柵絕緣層可以通過(guò)化學(xué)氣相沉積(CVD)工藝、原子層沉積(ALD)工藝或者類似工藝形成。在CVD中，晶片(例如襯底)暴露于一種或更多種揮發(fā)性前軀體，所述前驅(qū)體在襯底表面上反應(yīng)和/或分解以產(chǎn)生所期望的沉積物。在ALD中，膜通過(guò)將襯底的表面暴露于氣態(tài)前軀體而在襯底上生長(zhǎng)。在一實(shí)施方式中，虛設(shè)柵絕緣層通過(guò)熱氧化工藝在襯底100的上部上形成，在此實(shí)施方式中，虛設(shè)柵絕緣層僅形成在上有源圖案105a上。在熱氧化中，氧化劑在高溫下被促使擴(kuò)散到晶片中，并與其反應(yīng)。虛設(shè)柵電極層和虛設(shè)柵掩模層可以通過(guò)CVD工藝、ALD工藝等形成。
[0125]在一示例性實(shí)施方式中，虛設(shè)柵結(jié)構(gòu)170被形成為在襯底100的有源鰭105和隔離圖案130上在第二方向上延伸，并且多個(gè)虛設(shè)柵結(jié)構(gòu)170被形成為在第一方向上彼此間隔開(kāi)。
[0126]離子注入工藝可以被進(jìn)一步執(zhí)行，以在有源鰭105的鄰近虛設(shè)柵結(jié)構(gòu)170的上部形成雜質(zhì)區(qū)(未示出)。離子注入工藝可以利用離子源(例如在其中產(chǎn)生期望元素的離子)、加速器(例如在其中尚子被靜電加速)和革G室，在革El室中尚子撞擊在革El上(即材料被注入)。
[0127]參考圖15至17，柵間隔物180和鰭間隔物190分別形成在虛設(shè)柵結(jié)構(gòu)170和上有源圖案105a的側(cè)壁上。
[0128]在一示例性實(shí)施方式中，柵間隔物180和鰭間隔物190通過(guò)在虛設(shè)柵結(jié)構(gòu)170、有源鰭105和隔離圖案130上形成間隔物層、以及各向異性地蝕刻間隔物層來(lái)形成。因而，柵間隔物180和鰭間隔物190在柵間隔物180和鰭間隔物190彼此接觸的區(qū)域彼此沒(méi)有區(qū)別開(kāi)，于是可以彼此合并。間隔物層可以由氮化物(例如硅氮化物、硅氮氧化物、硅氧碳氮化物等)形成。
[0129]柵間隔物180形成于虛設(shè)柵結(jié)構(gòu)170的在第一方向上彼此相對(duì)的側(cè)壁上，鰭間隔物190形成于有源鰭105的在第二方向上彼此相對(duì)的側(cè)壁上。
[0130]參考圖18至20，暴露的有源鰭105的上部被去除以形成第一凹槽200。
[0131]在一示例性實(shí)施方式中，有源鰭105的上有源圖案105a被去除以形成第一凹槽200，因而下有源圖案105b的頂表面暴露。在此實(shí)施方式中，下有源圖案105b的上部也可以被去除?；蛘?，僅上有源圖案105a被部分地去除以形成第一凹槽200，因而下有源圖案105b不被暴露。
[0132]參考圖21至23，填充第一凹槽200的源/漏層210形成在有源鰭105上。
[0133]在一示例性實(shí)施方式中，源/漏層210利用有源鰭105的被第一凹槽200暴露的頂表面作為籽晶通過(guò)選擇性外延生長(zhǎng)(SEG)工藝形成。
[0134]在一示例性實(shí)施方式中，源/漏層210通過(guò)用硅源氣體(例如乙硅烷(Si2H6)氣體)和碳源氣體(例如甲基硅甲烷(SiH3CH3)氣體)執(zhí)行SEG工藝以形成單晶的碳化硅層來(lái)形成。或者，SEG工藝可以僅使用硅源氣體(例如乙硅烷(Si2H6)氣體)進(jìn)行以形成單晶硅層。在一示例性實(shí)施方式中，η型雜質(zhì)源氣體(例如磷化氫(PH3)氣體)也可用來(lái)形成用η型雜質(zhì)摻雜的單晶的碳化硅層或用η型雜質(zhì)摻雜的單晶硅層。因而，源/漏層210可以用作負(fù)溝道金屬氧化物半導(dǎo)體(NMOS)晶體管的源/漏區(qū)。
[0135]或者，源/漏層210可以通過(guò)用硅源氣體(例如二氯甲硅烷(SiH2Cl2)氣體)和鍺源氣體(例如鍺烷(GeH4)氣體)執(zhí)行SEG工藝以形成單晶的硅鍺層來(lái)形成。在一示例性實(shí)施方式中，P型雜質(zhì)源氣體(例如乙硼烷(B2H6)氣體)也被用來(lái)形成用P型雜質(zhì)摻雜的單晶的硅鍺層。因而，源/漏層210可以用作正溝道金屬氧化物半導(dǎo)體(PMOS)晶體管的源/漏區(qū)。
[0136]源/漏層210可以填充第一凹槽200，并且可以被進(jìn)一步生長(zhǎng)以接觸柵間隔物180的一部分。源/漏層210可以不僅在豎直方向上而且在水平方向上生長(zhǎng)，因而可具有沿第二方向截取的其形狀可以是五邊形或六邊形的橫截面。在一示例性實(shí)施方式中，在第二方向上以第一距離Dl彼此間隔開(kāi)的第一有源鰭105上的源/漏層210生長(zhǎng)為彼此合并。因此，一個(gè)合并的源/漏層210形成在每個(gè)第一有源鰭組中包括的有源鰭105上。多個(gè)源/漏層210可以分別形成于在第二方向上彼此間隔開(kāi)的所述多個(gè)第一有源鰭組上，并且可以在第二方向上彼此間隔開(kāi)。
[0137]參考圖24至26，第一絕緣中間層220形成在有源鰭105和隔離圖案130上以覆蓋虛設(shè)柵結(jié)構(gòu)170、柵間隔物180、鰭間隔物190和源/漏層210至足夠高度，并且可以被平坦化直到暴露虛設(shè)柵結(jié)構(gòu)170的虛設(shè)柵電極150的頂表面。在平坦化工藝中，虛設(shè)柵掩模160也可以被去除，并且柵間隔物180的上部可以被部分地去除。
[0138]第一絕緣中間層220可以由氧化物(例如硅氧化物)形成。平坦化工藝可以通過(guò)化學(xué)機(jī)械拋光/平坦化(CMP)工藝和/或回蝕工藝執(zhí)行。CMP使用化學(xué)和機(jī)械力的組合(例如研磨和腐蝕化學(xué)漿料以及拋光墊)來(lái)使表面平滑。
[0139]參考圖27和28，暴露的虛設(shè)柵電極150以及虛設(shè)柵電極150下面的虛設(shè)柵絕緣圖案140被去除以形成暴露柵間隔物180的內(nèi)側(cè)壁以及有源鰭105的頂表面(即上有源圖案105a的頂表面)的第一開(kāi)口 230。
[0140]在一示例性實(shí)施方式中，暴露的虛設(shè)柵電極150通過(guò)首先的干法蝕刻工藝以及然后的使用氫氧化銨(NH4OH)作為蝕刻溶液的濕法蝕刻工藝被去除。虛設(shè)柵絕緣圖案140可以通過(guò)干法蝕刻工藝和/或使用氟化氫(HF)作為蝕刻溶液的濕法蝕刻工藝被去除。
[0141 ] 參考圖29至31，柵結(jié)構(gòu)270被形成以填充第一開(kāi)口 230。
[0142]在一示例性實(shí)施方式中，當(dāng)在通過(guò)第一開(kāi)口230暴露的有源鰭105的頂表面上執(zhí)行熱氧化工藝以形成界面圖案240之后，在界面圖案240、隔離圖案130、柵間隔物180和第一絕緣中間層220上形成柵絕緣層，并且在柵絕緣層上形成柵電極層以充分地填充第一開(kāi)口 230的剩余部分。
[0143]柵絕緣層可以通過(guò)CVD工藝或ALD工藝由具有高介電常數(shù)的金屬氧化物(例如鉿氧化物、鉭氧化物、鋯氧化物等)形成。柵電極層可以通過(guò)ALD工藝、物理氣相沉積(PVD)工藝等由具有低電阻的材料(例如諸如鋁、銅、鉭等的金屬、或其金屬氮化物)形成。在一示例性實(shí)施方式中，可以進(jìn)一步執(zhí)行熱處理工藝，例如快速熱退火(RTA)工藝、尖峰式快速熱退火(尖峰式RTA)工藝、瞬間快速熱退火(瞬間RTA)工藝或激光退火工藝?；蛘?，柵電極層可以由摻雜多晶硅形成。
[0144]代替用熱氧化工藝形成界面圖案240，類似于柵絕緣層或柵電極層，界面圖案240可以通過(guò)CVD工藝、ALD工藝等形成。在此情形下，界面圖案240可以不僅形成在有源鰭105的頂表面上而且形成在隔離圖案130的頂表面以及柵間隔物180的內(nèi)側(cè)壁上。
[0145]柵電極層和柵絕緣層可以被平坦化直到暴露第一絕緣中間層220的頂表面，從而形成界面圖案240和柵間隔物180的內(nèi)側(cè)壁上的柵絕緣圖案250、以及柵絕緣圖案250上的填充第一開(kāi)口 230的剩余部分的柵電極260。因此，柵電極260的底表面和側(cè)壁可以被柵絕緣圖案250覆蓋。在一示例性實(shí)施方式中，平坦化工藝通過(guò)CMP工藝和/或回蝕刻工藝執(zhí)行。
[0146]順序?qū)盈B的界面圖案240、柵絕緣圖案250和柵電極260形成柵結(jié)構(gòu)270，柵結(jié)構(gòu)270與源/漏層210—起可以形成取決于摻入源/漏層210的雜質(zhì)的導(dǎo)電類型的PMOS晶體管或NMOS晶體管。
[0147]參考圖32至34，在柵結(jié)構(gòu)270的頂表面上形成柵掩模280。
[0148]柵掩模280可以通過(guò)在柵結(jié)構(gòu)270、柵間隔物180和第一絕緣中間層220上形成柵掩模層并且圖案化柵掩模層來(lái)形成。柵掩模層可以由氮化物(例如硅氮化物)形成。
[0149]在一示例性實(shí)施方式中，柵掩模280在第二方向上延伸以覆蓋柵結(jié)構(gòu)270的頂表面，并且在第一方向上形成多個(gè)柵掩模280。雖然在圖34中柵掩模280被示為覆蓋柵間隔物180的頂表面，但是本發(fā)明構(gòu)思不限于此。
[0150]參考圖35至37，第二絕緣中間層290形成在第一絕緣中間層220上以覆蓋柵掩模280，并且第一絕緣中間層220和第二絕緣中間層290被部分地蝕刻以形成暴露源/漏層210的上表面的第二開(kāi)口 300。
[0151]用于第一絕緣中間層220和第二絕緣中間層290的蝕刻工藝可以通過(guò)使用第三光致抗蝕劑圖案(未示出)的光刻工藝來(lái)進(jìn)行。第二絕緣中間層290可以由氧化物(例如硅氧化物)形成。
[0152]在一示例性實(shí)施方式中，第二開(kāi)口300幾乎完全地暴露源/漏層210的上表面。也就是，第二開(kāi)口 300暴露共同地形成在每個(gè)第一有源鰭組中包括的第一有源鰭105上并且在第二方向上延伸的源/漏層210之一的整個(gè)上表面，除了源/漏層210的在第二方向上彼此對(duì)立的末端部分之外。
[0153]在一示例性實(shí)施方式中，多個(gè)第二開(kāi)口300在第二方向上形成以分別暴露在第二方向上彼此間隔開(kāi)的多個(gè)源/漏層210。另外，多個(gè)第二開(kāi)口 300可以在第一方向上形成以分別暴露在第一方向上設(shè)置的柵結(jié)構(gòu)270之間的多個(gè)源/漏層210。在一示例性實(shí)施方式中，第二開(kāi)口 300形成為與每個(gè)柵結(jié)構(gòu)270的在第一方向上彼此相對(duì)的側(cè)壁上的柵間隔物180自對(duì)準(zhǔn)。即使第二開(kāi)口 300沒(méi)有與柵間隔物180對(duì)準(zhǔn)，柵結(jié)構(gòu)270也可以被其上的柵掩模280保護(hù)。
[0154]參考圖38和39，根據(jù)一示例性實(shí)施方式，當(dāng)在源/漏層210的暴露的上表面、第二開(kāi)口 300的側(cè)壁、以及第二絕緣中間層290的頂表面上形成金屬層310之后，在金屬層310上形成第一阻擋層320，并且在第一阻擋層320上形成第一導(dǎo)電層330以填充第二開(kāi)口 300的剩余部分。
[0155]或者，在形成金屬層310之后，省略第一阻擋層320和第一導(dǎo)電層330。
[0156]金屬層310可以由金屬(例如鈦、鈷、鎳等)形成，第一阻擋層320可以由金屬氮化物(例如鈦氮化物、鉭氮化物等)形成，第一導(dǎo)電層330可以由金屬(例如鎢、鋁等)形成。
[0157]參考圖40和41，對(duì)襯底100執(zhí)行熱處理工藝，使得金屬層310和源/漏層210的上部彼此反應(yīng)以形成金屬硅化物圖案340。
[0158]因而，金屬層310的接觸源/漏層210的部分和源/漏層210的接觸金屬層310的上部可以被轉(zhuǎn)變成金屬硅化物圖案340，并且金屬層310可以保留在第二開(kāi)口 300的側(cè)壁和第二絕緣中間層290的頂表面上。
[0159]在一示例性實(shí)施方式中，金屬硅化物圖案340形成在源/漏層210的除了其在第二方向上的末端部分之外的整個(gè)上表面上。金屬硅化物圖案340可以包括金屬硅化物(例如鈦硅化物、鈷硅化物、鎳硅化物等)。
[0160]參考圖42和43，第一導(dǎo)電層330、第一阻擋層320和剩余的金屬層310可以被去除以再次形成暴露金屬硅化物圖案340的第二開(kāi)口 300，并且絕緣層350可以形成在暴露的金屬硅化物圖案340和第二絕緣中間層290上以填充第二開(kāi)口 300。
[0161]第一導(dǎo)電層330、第一阻擋層320和剩余的金屬層310可以通過(guò)干法蝕刻工藝或濕法蝕刻工藝被去除。在一示例性實(shí)施方式中，第一導(dǎo)電層330和第一阻擋層320在蝕刻工藝中被完全去除。或者，第一導(dǎo)電層330和第一阻擋層320在蝕刻工藝中不被完全去除，而是第一導(dǎo)電層330和第一阻擋層320的一些部分保留以形成包括第一導(dǎo)電圖案(未示出)和第一阻擋圖案(未示出)的導(dǎo)電圖案結(jié)構(gòu)(未示出)。
[0162]絕緣層350可以由低k電介質(zhì)材料形成。絕緣層350可以由具有優(yōu)良的間隙填充特性并且能夠被容易地平坦化的材料形成。絕緣層350可以由例如SLAM形成。
[0163]參考圖44至46，當(dāng)在絕緣層350上形成第四光致抗蝕劑圖案360之后，利用第四光致抗蝕劑圖案360作為蝕刻掩模蝕刻絕緣層350以形成部分地暴露金屬硅化物圖案340的上表面的第三開(kāi)口 370。
[0164]第三開(kāi)口 370也可以暴露第二絕緣中間層290的部分頂表面和部分側(cè)壁、柵掩模280的側(cè)壁、以及柵間隔物180的側(cè)壁的一部分。
[0165]在一實(shí)施方式中，第三開(kāi)口370沒(méi)有完全暴露金屬硅化物圖案340的上表面，而是暴露金屬硅化物圖案340的在每個(gè)第一有源鰭組中包括的第一有源鰭105中的一個(gè)上的部分的上表面。
[0166]參考圖47至50，在去除第四光致抗蝕劑圖案360之后，在金屬硅化物圖案340的暴露的上表面和絕緣層350上形成犧牲層380以填充第三開(kāi)口 370。第五光致抗蝕劑圖案390形成在犧牲層380上，并且利用第五光致抗蝕劑圖案390作為蝕刻掩模，犧牲層380、絕緣層350、第二絕緣中間層290和柵掩模280被部分地蝕刻以形成暴露柵結(jié)構(gòu)270的頂表面的一部分的第四開(kāi)口400。
[0167]犧牲層380可以由例如硅基旋涂硬掩模(S1-SOH)或碳基旋涂硬掩模(C-SOH)的絕緣材料形成。
[0168]在一示例性實(shí)施方式中，第四開(kāi)口400沒(méi)有完全地暴露與每個(gè)第一有源鰭組上的源/漏層210鄰近的柵結(jié)構(gòu)270的頂表面，而是暴露柵結(jié)構(gòu)270的與源/漏層210在每個(gè)第一有源鰭組中包括的第一有源鰭105之一上的部分鄰近的部分的頂表面。也就是，第三開(kāi)口 370暴露源/漏層210之一上的金屬硅化物圖案340的第一部分的上表面，第四開(kāi)口 400暴露柵結(jié)構(gòu)270的與源/漏層210之一上的金屬硅化物圖案340的第二部分相鄰的部分的頂表面。金屬硅化物圖案340的第一部分和第二部分可以在第二方向上彼此間隔開(kāi)。
[0169]再次參考圖1至5，在去除第五光致抗蝕劑圖案390和犧牲層380以再次形成第三開(kāi)口 370之后，可以在金屬硅化物圖案340的暴露的上表面、柵結(jié)構(gòu)270的暴露的頂表面、第三和第四開(kāi)口 370和400的側(cè)壁、第二絕緣中間層290的頂表面和絕緣層350的頂表面上形成第二阻擋層，并且可以在第二阻擋層上形成第二導(dǎo)電層以填充第三和第四開(kāi)口 370和400的剩余部分。
[0170]第二導(dǎo)電層和第二阻擋層可以被平坦化直到暴露第二絕緣中間層290的頂表面，從而形成分別填充第三和第四開(kāi)口 370和400的第二和第一導(dǎo)電接觸插塞434和432，第二和第一導(dǎo)電接觸插塞434和432可以分別接觸金屬硅化物圖案340和柵結(jié)構(gòu)270，并且絕緣層350可以轉(zhuǎn)變成絕緣圖案355。
[0171]第二阻擋層可以由金屬氮化物(例如鈦氮化物、鉭氮化物等)形成，第二導(dǎo)電層可以由金屬(例如鎢、鋁等)形成。在一示例性實(shí)施方式中，第二阻擋層和第二導(dǎo)電層分別由與第一阻擋層320和第一導(dǎo)電層330的材料基本上相同的材料形成。
[0172]第一導(dǎo)電接觸插塞432可以包括第二導(dǎo)電圖案422以及覆蓋第二導(dǎo)電圖案422的底部和側(cè)壁的第二阻擋圖案412，第二導(dǎo)電接觸插塞434可以包括第三導(dǎo)電圖案424以及覆蓋第三導(dǎo)電圖案424的底部和側(cè)壁的第三阻擋圖案414。第二導(dǎo)電接觸插塞434和絕緣圖案355可以沿第二方向設(shè)置并且彼此接觸以形成第二接觸插塞結(jié)構(gòu)。
[0173]在一示例性實(shí)施方式中，第一導(dǎo)電接觸插塞432和絕緣圖案355在第一方向上彼此相鄰，并且還可以彼此接觸。然而，第一和第二導(dǎo)電接觸插塞432和434不彼此接觸，因而彼此間隔開(kāi)。也就是，第二導(dǎo)電接觸插塞434可以接觸源/漏層210當(dāng)中的第一源/漏層上的金屬硅化物圖案340的第一部分的上表面，第一導(dǎo)電接觸插塞432可以接觸與源/漏層210當(dāng)中的第一源/漏層上的金屬硅化物圖案340的第二部分相鄰的柵結(jié)構(gòu)270的頂表面。金屬硅化物圖案340的第一和第二部分在第二方向上彼此間隔開(kāi)，因而第一和第二導(dǎo)電接觸插塞432和434不彼此接觸，而是在第二方向上彼此間隔開(kāi)。
[0174]通過(guò)以上工藝，半導(dǎo)體器件可以被制造。
[0175]在制造半導(dǎo)體器件的方法中，第二開(kāi)口300可以形成為完全地暴露共同地在每個(gè)第一有源鰭組中包括的第一有源鰭105上的源/漏層210的上表面，并且金屬硅化物圖案340可以形成在通過(guò)第二開(kāi)口 300暴露的源/漏層210的整個(gè)上表面上以實(shí)現(xiàn)低接觸電阻。
[0176]另外，當(dāng)在金屬硅化物圖案340上形成絕緣層350以填充第二開(kāi)口300之后，絕緣層350可以被部分地去除以形成部分地暴露金屬硅化物圖案340的上表面的第三開(kāi)口 370和部分地暴露柵結(jié)構(gòu)270的頂表面的第四開(kāi)口 400，并且第二和第一導(dǎo)電接觸插塞434和432可以形成為分別填充第三和第四開(kāi)口 370和400。因而，不能彼此電短路并且分別接觸柵結(jié)構(gòu)270和金屬娃化物圖案340的第一和第二導(dǎo)電接觸插塞432和434被形成為重疊其中形成第一有源鰭組之一的區(qū)域。第一和第二導(dǎo)電接觸插塞432和434不形成于第二方向上彼此間隔開(kāi)的第一有源鰭組中相鄰第一有源鰭組之間的空間上，從而提高半導(dǎo)體器件的集成度。
[0177]圖51至55是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。具體地，圖51是示出半導(dǎo)體器件的平面圖，圖52至55是示出半導(dǎo)體器件的截面圖。
[0178]圖52是沿圖51的線A-A’截取的截面圖，圖53是沿圖51的線B-B’截取的截面圖，圖54是沿圖51的線C-C’截取的截面圖，圖55是沿圖51的線D-D’截取的截面圖。
[0179]該半導(dǎo)體器件可以與圖1至5的半導(dǎo)體器件基本上相同，除了柵掩模、金屬硅化物圖案、導(dǎo)電圖案結(jié)構(gòu)、第一導(dǎo)電接觸插塞和第二導(dǎo)電插塞結(jié)構(gòu)之外。因而，相同的附圖標(biāo)記表示相同的元件，并且此處省略關(guān)于其的詳細(xì)描述。
[0180]參考圖51至55，半導(dǎo)體器件包括設(shè)置在襯底100上的柵結(jié)構(gòu)270、源/漏層210、第一導(dǎo)電接觸插塞432、第二接觸插塞結(jié)構(gòu)和導(dǎo)電圖案結(jié)構(gòu)。半導(dǎo)體器件還可以包括有源鰭105、柵間隔物180、鰭間隔物190、金屬圖案315、金屬硅化物圖案340以及第一絕緣中間層220和第二絕緣中間層290。
[0181]與參考圖1至5說(shuō)明的半導(dǎo)體器件不同，圖51至55中顯示的半導(dǎo)體器件沒(méi)有柵掩模。然而，本發(fā)明構(gòu)思不限于此，因?yàn)槟承?shí)施方式包括柵掩模。
[0182]金屬硅化物圖案340形成于源/漏層210的上部上的第二凹槽(未示出)的底部和側(cè)壁上，因而具有沿第一方向截取的凹的橫截面。金屬硅化物圖案340可以形成在源/漏層210的除了源/漏層210的在第一方向和第二方向中的每個(gè)方向上的末端部分之外的整個(gè)上表面上。
[0183]導(dǎo)電圖案結(jié)構(gòu)可以形成在具有凹入形狀的金屬硅化物圖案340上，并且導(dǎo)電圖案結(jié)構(gòu)的底部和側(cè)壁可以被金屬娃化物圖案340覆蓋。在一不例性實(shí)施方式中，導(dǎo)電圖案結(jié)構(gòu)的頂表面與金屬硅化物圖案340的頂表面基本上共面，并且也與源/漏層210的沒(méi)有形成金屬硅化物圖案的頂表面基本上共面。
[0184]在一示例性實(shí)施方式中，導(dǎo)電圖案結(jié)構(gòu)包括第一阻擋圖案325、以及其底部和側(cè)壁被第一阻擋圖案325覆蓋的第一導(dǎo)電圖案335。第一阻擋圖案325可以包括金屬氮化物(例如鈦氮化物、鉭氮化物等)，第一導(dǎo)電圖案335可以包括金屬(例如鎢、鋁等)。
[0185]金屬圖案315可以保留在源/漏層210的在第二方向上的末端部分上。在一示例性實(shí)施方式中，金屬圖案315的頂表面與導(dǎo)電圖案結(jié)構(gòu)的頂表面基本上共面。金屬圖案315可以包括金屬(例如鈦、鈷、鎳等)。
[0186]第一導(dǎo)電接觸插塞432可以穿過(guò)第二絕緣中間層290，并接觸柵結(jié)構(gòu)270的頂表面。第一導(dǎo)電接觸插塞432可以接觸柵間隔物180的頂表面，然而本發(fā)明構(gòu)思不限于此。
[0187]在一實(shí)施方式中，第二接觸插塞結(jié)構(gòu)包括可以沿第二方向設(shè)置并且彼此接觸的第二導(dǎo)電接觸插塞434和絕緣圖案355。第二接觸插塞結(jié)構(gòu)可以穿過(guò)第一絕緣中間層220和第二絕緣中間層290，并且可以接觸導(dǎo)電圖案結(jié)構(gòu)的頂表面和金屬硅化物圖案340的上表面。在一示例性實(shí)施方式中，第二接觸插塞結(jié)構(gòu)不接觸柵間隔物180的外側(cè)壁。
[0188]在一示例性實(shí)施方式中，第一導(dǎo)電接觸插塞432和絕緣圖案355在第一方向上彼此相鄰，但是不彼此接觸。第一和第二導(dǎo)電接觸插塞432和434不彼此接觸，因而彼此間隔開(kāi)。
[0189]如同參考圖1至5說(shuō)明的半導(dǎo)體器件，在一實(shí)施方式中，第二導(dǎo)電接觸插塞434接觸源/漏層210當(dāng)中的第一源/漏層210上的金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)的第一部分的上表面，第一導(dǎo)電接觸插塞432接觸與源/漏層210當(dāng)中的第一源/漏層210上的金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)的第二部分相鄰的柵結(jié)構(gòu)270的頂表面。金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)的第一和第二部分可以在第二方向上彼此間隔開(kāi)，因而第一和第二導(dǎo)電接觸插塞432和434不彼此接觸，而是在第二方向上彼此間隔開(kāi)。
[0190]如同參考圖1至5說(shuō)明的半導(dǎo)體器件，半導(dǎo)體器件包括金屬硅化物圖案340，金屬硅化物圖案340可以形成在源/漏層210的除了源/漏層210的上表面的在第二方向上的兩個(gè)末端部分之外的整個(gè)上表面上，源/漏層210共同地形成在每個(gè)第一有源鰭組中包括的第一有源鰭105上。因而，金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)與第一和第二導(dǎo)電接觸插塞432和434之間的接觸電阻可以降低。第一和第二導(dǎo)電接觸插塞432和434被形成為重疊其中形成第一有源鰭組之一的區(qū)域，不形成于第二方向上彼此間隔開(kāi)的第一有源鰭組中的相鄰第一有源鰭組之間的區(qū)域上。因此，半導(dǎo)體器件可以具有提高的集成度。
[0191]圖56至62是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的制造半導(dǎo)體器件的方法的多個(gè)階段的平面圖和截面圖。具體地，圖56是平面圖，圖57至62是截面圖。
[0192]圖57、59和61分別是沿圖56的線B-B’截取的截面圖，圖58、60和62分別是沿圖56的線C-C’截取的截面圖。
[0193]此方法可以包括與參考圖6至50以及圖1至5說(shuō)明的那些基本上相同或類似的工藝，并且相同的附圖標(biāo)記表示相同的元件，此處省略關(guān)于其的詳細(xì)描述。
[0194]首先，可以執(zhí)行與參考圖6至31示出的那些基本上相同或類似的工藝。然后，可以執(zhí)行或可以不執(zhí)行參考圖32至34說(shuō)明的用于形成柵掩模280的工藝。在下文中，將僅說(shuō)明用于形成柵掩模280的工藝不被執(zhí)行的情形。
[0195]參考圖56至58，與參考圖35至37說(shuō)明的工藝基本上相同或類似的工藝被執(zhí)行從而第二絕緣中間層290形成在第一絕緣中間層220上以覆蓋柵結(jié)構(gòu)270，并且第一絕緣中間層220和第二絕緣中間層290被部分地蝕刻以形成暴露源/漏層210的上表面的第二開(kāi)口 300。
[0196]在一示例性實(shí)施方式中，第二開(kāi)口300暴露源/漏層210的除了源/漏層210在第一方向和第二方向中的每個(gè)方向上的末端部分之外的整個(gè)上表面。在參考圖35至37說(shuō)明的工藝中，第二開(kāi)口300形成為與柵間隔物180的外壁自對(duì)準(zhǔn)從而暴露源/漏層210的除了其在第二方向上的末端部分之外的上表面。而在參考圖56至58說(shuō)明的工藝中，第二開(kāi)口300形成為不與柵間隔物180的外壁自對(duì)準(zhǔn)。因而，即使第二開(kāi)口 300可以未對(duì)準(zhǔn)，柵結(jié)構(gòu)270也不被形成第二開(kāi)口 300的工藝損壞，即使沒(méi)有柵掩模。然而，第二開(kāi)口 300可以仍然完全地暴露源/漏層210的除了源/漏層210在第二方向上的末端部分之外的上表面。
[0197]在一示例性實(shí)施方式中，多個(gè)第二開(kāi)口300在第二方向上形成以分別暴露在第二方向上彼此間隔開(kāi)的多個(gè)源/漏層210。另外，多個(gè)第二開(kāi)口 300在第一方向上形成以分別暴露設(shè)置在第一方向上的柵結(jié)構(gòu)270之間的多個(gè)源/漏層210。
[0198]在一示例性實(shí)施方式中，源/漏層210的在第二開(kāi)口300的形成期間暴露的上部被部分地去除，因而第二開(kāi)口 300的底部低于源/漏層210的其上沒(méi)有形成第二開(kāi)口的部分的頂表面。因而，隨后形成的金屬硅化物圖案340(參見(jiàn)圖59和60)可以很好地接觸第二導(dǎo)電接觸插塞434(參見(jiàn)圖51至55)，從而防止接觸電阻的增加。
[0199]參考圖59和60，與參考圖38至41說(shuō)明的工藝基本上相同或類似的工藝被執(zhí)行。
[0200]因而，當(dāng)在第二開(kāi)口300的底部和側(cè)壁以及第二絕緣中間層290上順序地形成金屬層310和第一阻擋層320之后，第一導(dǎo)電層330被形成以填充第二開(kāi)口 300的剩余部分。在襯底100上執(zhí)行熱處理工藝，使得金屬層310和源/漏層210的上部彼此反應(yīng)以形成金屬硅化物圖案340。
[0201]在一示例性實(shí)施方式中，金屬硅化物圖案340形成在通過(guò)第二開(kāi)口300暴露的源/漏層210上。具體地，金屬硅化物圖案340形成在源/漏層210的除了其在第一方向和第二方向中的每個(gè)方向上的末端部分之外的整個(gè)上表面上。金屬硅化物圖案340可具有沿第一方向截取的凹的橫截面。
[0202]參考圖61和62，與參考圖42至43說(shuō)明的工藝基本上相同或類似的工藝被執(zhí)行從而第一導(dǎo)電層330、第一阻擋層320和金屬層310被去除以形成第二凹槽(未示出)，并且絕緣層350形成在第二絕緣中間層290上以填充第二凹槽。
[0203]與用于形成第二開(kāi)口300的工藝不同，在用于形成第二凹槽的工藝期間，第一導(dǎo)電層330、第一阻擋層320和金屬層310不被完全去除，而是其一些部分保留，因而金屬硅化物圖案340的凹面不被暴露。在一示例性實(shí)施方式中，第二凹槽通過(guò)干法蝕刻工藝形成，第一導(dǎo)電層330、第一阻擋層320和金屬層310被去除直到未被第二開(kāi)口 300暴露的源/漏層210的頂表面露出。
[0204]因而，第一阻擋圖案325和第一導(dǎo)電圖案335保留在形成于第二開(kāi)口300的底部和側(cè)壁上以具有向上凹的形狀的金屬硅化物圖案340上，并且可以形成導(dǎo)電圖案結(jié)構(gòu)。第一導(dǎo)電圖案335的底部和側(cè)壁可以被第一阻擋圖案325覆蓋。金屬圖案315可以保留在源/漏層210的在第二方向上的末端部分上。
[0205]在一不例性實(shí)施方式中，導(dǎo)電圖案結(jié)構(gòu)和金屬圖案315的頂表面與凹的金屬娃化物圖案340的頂表面基本上共面，并且與其上沒(méi)有形成金屬硅化物圖案340的源/漏層210的頂表面基本上共面。
[0206]再次參考圖51至55，與參考圖44至50以及圖1至5說(shuō)明的工藝基本上相同或類似的工藝被執(zhí)行以完成半導(dǎo)體器件。
[0207]因而，第一導(dǎo)電接觸插塞432可以被形成以接觸柵結(jié)構(gòu)270的一部分的頂表面，并且第二接觸插塞結(jié)構(gòu)可以被形成以接觸導(dǎo)電圖案結(jié)構(gòu)的頂表面以及金屬硅化物圖案340的一部分的上表面。第二接觸插塞結(jié)構(gòu)可以包括沿第二方向設(shè)置為彼此接觸的第二導(dǎo)電接觸插塞434和絕緣圖案355。
[0208]在一示例性實(shí)施方式中，第一導(dǎo)電接觸插塞432和絕緣圖案355在第一方向上彼此相鄰。然而，與參考圖1至5說(shuō)明的那些不同，第一導(dǎo)電接觸插塞432不接觸絕緣圖案355，而是與其間隔開(kāi)。另外，第二接觸插塞結(jié)構(gòu)不接觸柵間隔物180的外壁。
[0209]如同參考圖1至5說(shuō)明的那些，第二導(dǎo)電接觸插塞434接觸在源/漏層210當(dāng)中的第一源/漏層210上的金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)的第一部分的上表面，第一導(dǎo)電接觸插塞432接觸與源/漏層210當(dāng)中的第一源/漏層上的金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)的第二部分相鄰的柵結(jié)構(gòu)270的頂表面。金屬硅化物圖案340的第一和第二部分可以在第二方向上彼此間隔開(kāi)，因而第一和第二導(dǎo)電接觸插塞432和434不彼此接觸，而是在第二方向上彼此間隔開(kāi)。
[0210]圖63至67是示出根據(jù)示例性實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。具體地，圖63是示出半導(dǎo)體器件的平面圖，圖64至67是示出半導(dǎo)體器件的截面圖。
[0211]圖64是沿圖63的線A-A’截取的截面圖，圖65是沿圖63的線B-B’截取的截面圖，圖66是沿圖63的線C-C’截取的截面圖，圖67是沿圖63的線D-D’截取的截面圖。
[0212]該半導(dǎo)體器件可以與圖1至5的半導(dǎo)體器件基本上相同，除了有源區(qū)之外。因而，相同的附圖標(biāo)記表示相同的元件，并且此處省略關(guān)于其的詳細(xì)描述。
[0213]參考圖63至67，半導(dǎo)體器件包括設(shè)置在襯底100上的柵結(jié)構(gòu)270、源/漏層210、第一導(dǎo)電接觸插塞432和第二接觸插塞結(jié)構(gòu)。半導(dǎo)體器件還可以包括柵間隔物180、柵掩模280、金屬硅化物圖案340以及第一絕緣中間層220和第二絕緣中間層290。
[0214]隔離圖案130可以形成在襯底100上，因而其頂表面被隔離圖案130覆蓋的場(chǎng)區(qū)以及其頂表面沒(méi)有被隔離圖案130覆蓋的有源區(qū)107可以被限定在襯底100中。在一示例性實(shí)施方式中，有源區(qū)107在第一方向上延伸，并且在第二方向上形成多個(gè)有源區(qū)107。
[0215]金屬硅化物圖案340可以形成于有源區(qū)107之一上的源/漏層210的除了源/漏層210在第二方向上的末端部分之外的整個(gè)上表面上，因而金屬硅化物圖案340和第二導(dǎo)電接觸插塞434之間的接觸電阻可以降低。
[0216]第二導(dǎo)電接觸插塞434可以接觸金屬硅化物圖案340的第一部分的上表面，第一導(dǎo)電接觸插塞432可以接觸與金屬硅化物圖案340的第二部分相鄰的柵結(jié)構(gòu)270的頂表面。因而，彼此不接觸而是彼此間隔開(kāi)的第一和第二導(dǎo)電接觸插塞432和434形成在有源區(qū)107之一上，而不形成在第二方向上彼此間隔開(kāi)的有源區(qū)107中的相鄰有源區(qū)107之間的空間上。因此，半導(dǎo)體器件可具有提高的集成度。
[0217]圖68至77是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的制造半導(dǎo)體器件的方法的多個(gè)階段的平面圖和截面圖。具體地，圖68、70、72和75是平面圖，圖69、71、73-74和76-77是截面圖。
[0218]圖69是沿相應(yīng)的平面圖的線A-A’截取的截面圖，圖71、73和76分別是沿相應(yīng)的平面圖的線B-B’截取的截面圖，圖74和77分別是沿相應(yīng)的平面圖的線C-C’截取的截面圖。
[0219]此方法可以包括與參考圖6至50以及圖1至5說(shuō)明的工藝基本上相同或類似的工藝，并且相同的附圖標(biāo)記表示相同的元件，此處省略關(guān)于其的詳細(xì)描述。
[0220]參考圖68和69，利用第一光致抗蝕劑圖案(未示出)作為蝕刻掩模，襯底100的上部被部分地去除以形成溝槽(未示出)，并且隔離圖案130形成在襯底100上以填充該溝槽且具有與襯底100的頂表面基本上共面的頂表面。
[0221]因而，其頂表面被隔離圖案130覆蓋的場(chǎng)區(qū)以及其頂表面沒(méi)有被隔離圖案130覆蓋的有源區(qū)107可以被限定在襯底100中。在一示例性實(shí)施方式中，有源區(qū)107在第一方向上延伸，并且在第二方向上形成多個(gè)有源區(qū)107。
[0222]參考圖70和71，與參考圖12至17說(shuō)明的工藝基本上相同或類似的工藝可以被執(zhí)行，從而虛設(shè)柵結(jié)構(gòu)170形成在襯底100的有源區(qū)107以及隔離圖案130上以在第二方向上延伸，并且柵間隔物180形成在虛設(shè)柵結(jié)構(gòu)170的在第一方向上彼此相對(duì)的側(cè)壁上。
[0223]參考圖72至74，與參考圖18至23說(shuō)明的工藝基本上相同或類似的工藝可以被執(zhí)行，從而沒(méi)有被虛設(shè)柵結(jié)構(gòu)170和柵間隔物180覆蓋的有源區(qū)107的上部被去除以形成第一凹槽(未示出)，并且源/漏層210形成在有源區(qū)107上以填充該第一凹槽。
[0224]參考圖75至77，與參考圖24至37說(shuō)明的工藝基本上相同或類似的工藝可以被執(zhí)行，從而第一絕緣中間層220、柵結(jié)構(gòu)270和柵掩模280被形成，第二絕緣中間層290被形成為覆蓋柵掩模280，并且第一絕緣中間層220和第二絕緣中間層290被部分地蝕刻以形成暴露源/漏層210的上表面的第二開(kāi)口 300。
[0225]在示例性實(shí)施方式中，第二開(kāi)口300完全地暴露源/漏層210的上表面。也就是，第二開(kāi)口 300完全地暴露有源區(qū)107上的源/漏層210的除了源/漏層210在第二方向上的末端部分之外的上表面。
[0226]在一示例性實(shí)施方式中，多個(gè)第二開(kāi)口300被形成以分別暴露在第二方向上彼此間隔開(kāi)的多個(gè)源/漏層210。另外，第二開(kāi)口 300可以被形成為暴露第一方向上設(shè)置的柵結(jié)構(gòu)270中的相鄰柵結(jié)構(gòu)270之間的源/漏層210。在一示例性實(shí)施方式中，第二開(kāi)口300形成為與每個(gè)柵結(jié)構(gòu)270的朝第一方向的側(cè)壁自對(duì)準(zhǔn)。
[0227]參考圖63至67，與參考圖38至50以及圖1至5說(shuō)明的工藝基本上相同或類似的工藝可以被執(zhí)行。
[0228]因而，金屬硅化物圖案340可以形成在源/漏層210的除了源/漏層210在第二方向上的末端部分之外的整個(gè)上表面上。另外，第二導(dǎo)電接觸插塞434可以形成為接觸金屬硅化物圖案340的第一部分的上表面，絕緣圖案355可以形成為接觸金屬硅化物圖案340的其它部分的上表面，第一導(dǎo)電接觸插塞432可以形成為接觸柵結(jié)構(gòu)270的與金屬硅化物圖案340的第二部分相鄰的部分的頂表面。金屬娃化物圖案340的第一和第二部分可以在第二方向上彼此間隔開(kāi)，因而第一和第二導(dǎo)電接觸插塞432和434彼此不接觸，并且在第二方向上彼此間隔開(kāi)。
[0229]通過(guò)以上工藝，半導(dǎo)體器件可以被制造。
[0230]在制造半導(dǎo)體器件的以上方法中，第二開(kāi)口 300形成為完全地暴露有源區(qū)107之一上的源/漏層210的上表面，并且金屬硅化物圖案340可以形成在通過(guò)第二開(kāi)口 300暴露的源/漏層210的整個(gè)上表面上以實(shí)現(xiàn)低電阻。
[0231]另外，在一實(shí)施方式中，當(dāng)在金屬硅化物圖案340上形成絕緣層以填充第二開(kāi)口300之后，該絕緣層可以被部分地去除以形成暴露金屬硅化物圖案340的一部分的上表面的第三開(kāi)口(未不出)和暴露柵結(jié)構(gòu)270的一部分的頂表面的第四開(kāi)口(未不出)，并且第二和第一導(dǎo)電接觸插塞434和432被形成以分別填充第三和第四開(kāi)口。因而，不能彼此電短路并且分別接觸柵結(jié)構(gòu)270和金屬硅化物圖案340的第一和第二導(dǎo)電接觸插塞432和434可以被形成為重疊有源區(qū)107之一。因此，第一和第二導(dǎo)電接觸插塞432和434不形成在第二方向上的所述多個(gè)有源區(qū)107中的相鄰有源區(qū)107之間的空間上，并且半導(dǎo)體器件可具有提高的集成度。
[0232]圖78至82是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施方式的半導(dǎo)體器件的平面圖和截面圖。具體地，圖78是示出半導(dǎo)體器件的平面圖，圖79至82是示出半導(dǎo)體器件的截面圖。
[0233]圖79是沿圖78的線A-A’截取的截面圖，圖80是沿圖78的線B-B’截取的截面圖，圖81是沿圖78的線C-C’截取的截面圖，圖82是沿圖78的線D-D’截取的截面圖。
[0234]該半導(dǎo)體器件可以與圖63至67的半導(dǎo)體器件基本上相同，除了柵掩模、金屬硅化物圖案、導(dǎo)電圖案結(jié)構(gòu)、第一導(dǎo)電接觸插塞和第二接觸插塞結(jié)構(gòu)之外。另外，該半導(dǎo)體器件的柵掩模、金屬硅化物圖案、導(dǎo)電圖案結(jié)構(gòu)、第一導(dǎo)電接觸插塞和第二接觸插塞結(jié)構(gòu)可以與圖51至55的基本上相同。因而，相同的附圖標(biāo)記表示相同的元件，并且此處省略關(guān)于其的詳細(xì)描述。
[0235]參考圖78至82，半導(dǎo)體器件可以包括設(shè)置在襯底100上的柵結(jié)構(gòu)270、源/漏層210、第一導(dǎo)電接觸插塞432、第二接觸插塞結(jié)構(gòu)和導(dǎo)電圖案結(jié)構(gòu)。半導(dǎo)體器件還可以包括柵間隔物180、金屬圖案315、金屬硅化物圖案340以及第一絕緣中間層220和第二絕緣中間層290。
[0236]隔離圖案130可以形成在襯底100上，因而其頂表面被隔離圖案130覆蓋的場(chǎng)區(qū)以及其頂表面沒(méi)有被隔離圖案130覆蓋的有源區(qū)107可以被限定在襯底100中。在一示例性實(shí)施方式中，有源區(qū)107在第一方向上延伸，并且在第二方向上形成多個(gè)有源區(qū)107。
[0237]金屬硅化物圖案340可以形成于有源區(qū)107中的一個(gè)上的源/漏層210的除了源/漏層210在第一方向和第二方向中的每個(gè)方向上的末端部分之外的整個(gè)上表面上，并且導(dǎo)電圖案結(jié)構(gòu)可以形成在金屬硅化物圖案340上。因而，第二導(dǎo)電接觸插塞434與金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)之間的接觸電阻可以降低。
[0238]第二導(dǎo)電接觸插塞434可以接觸金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)的第一部分的上表面，并且第一導(dǎo)電接觸插塞432可以接觸與金屬硅化物圖案340和導(dǎo)電圖案結(jié)構(gòu)的第二部分相鄰的柵結(jié)構(gòu)270的頂表面。第一和第二部分可以在第二方向上彼此間隔開(kāi)，因而第一導(dǎo)電接觸插塞432和第二導(dǎo)電接觸插塞434不彼此接觸，而是彼此間隔開(kāi)。
[0239]在一實(shí)施方式中，第一和第二導(dǎo)電接觸插塞432和434被形成為重疊有源區(qū)107中的一個(gè)，而不形成于第二方向上彼此間隔開(kāi)的有源區(qū)107中的相鄰有源區(qū)107之間的空間上。因此，半導(dǎo)體器件可具有提高的集成度。
[0240]以上半導(dǎo)體器件和制造其的方法可以被應(yīng)用于包括接觸插塞的各種類型的存儲(chǔ)器件。例如，該半導(dǎo)體器件和制造其的方法可以應(yīng)用于邏輯器件諸如中央處理器(CPU)、主處理單元(MPU)、應(yīng)用處理器(AP)等。另外，該半導(dǎo)體器件和制造其的方法可以應(yīng)用于諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)器件或靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)器件的易失性存儲(chǔ)器件或者諸如快閃存儲(chǔ)器件、相變存儲(chǔ)(PRAM)器件、磁致電阻隨機(jī)存取存儲(chǔ)(MRAM)器件、電阻隨機(jī)存取存儲(chǔ)(RRAM)器件等的非易失性存儲(chǔ)器件。
[0241]前文是本發(fā)明構(gòu)思的示例性實(shí)施方式的例示，且不應(yīng)被解釋成對(duì)本發(fā)明構(gòu)思的限制。雖然已經(jīng)描述了一些示例性實(shí)施方式，但是本領(lǐng)域技術(shù)人員將輕易地理解，在不實(shí)質(zhì)上脫離本發(fā)明構(gòu)思的情況下，許多變形對(duì)示例性實(shí)施方式是可能的。因此，所有這樣的變形旨在被包括于本發(fā)明構(gòu)思的范圍內(nèi)。
[0242]本申請(qǐng)要求享有2015年4月30日在韓國(guó)知識(shí)產(chǎn)權(quán)局(KIPO)提交的韓國(guó)專利申請(qǐng)N0.10-2015-0061423的優(yōu)先權(quán)，其公開(kāi)通過(guò)弓I用整體合并于此。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: 柵結(jié)構(gòu)，其在襯底上在第二方向上延伸； 源/漏層，其設(shè)置在所述襯底的在交叉所述第二方向的第一方向上與所述柵結(jié)構(gòu)相鄰的部分上； 第一導(dǎo)電接觸插塞，其設(shè)置在所述柵結(jié)構(gòu)上；以及 第二接觸插塞結(jié)構(gòu)，其設(shè)置在所述源/漏層上，所述第二接觸插塞結(jié)構(gòu)包括第二導(dǎo)電接觸插塞和絕緣圖案，其中所述第二導(dǎo)電接觸插塞和所述絕緣圖案沿所述第二方向布置并且彼此接觸， 其中所述第一導(dǎo)電接觸插塞和所述絕緣圖案在所述第一方向上彼此相鄰，以及 其中所述第一導(dǎo)電接觸插塞和第二導(dǎo)電接觸插塞彼此間隔開(kāi)。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括設(shè)置在所述源/漏層上的金屬硅化物圖案，其中所述第二接觸插塞接觸所述金屬硅化物圖案的上表面。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述金屬硅化物圖案設(shè)置在所述源/漏層的除了所述源/漏層的在所述第一方向和第二方向中的至少一個(gè)方向上的末端部分之外的整個(gè)上表面上，并且其中所述第二導(dǎo)電接觸插塞接觸所述金屬硅化物圖案的一部分的上表面。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一導(dǎo)電接觸插塞和所述絕緣圖案彼此接觸。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括柵間隔物，所述柵間隔物設(shè)置于所述柵結(jié)構(gòu)的在所述第一方向上彼此相對(duì)的側(cè)壁上，其中所述第二接觸插塞結(jié)構(gòu)接觸所述柵間隔物的外側(cè)壁。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括順序?qū)盈B在所述源/漏層和所述第二接觸插塞結(jié)構(gòu)之間的金屬硅化物圖案和導(dǎo)電圖案結(jié)構(gòu)，其中所述金屬硅化物圖案的一部分的上表面和所述導(dǎo)電圖案結(jié)構(gòu)的頂表面接觸所述第二接觸插塞結(jié)構(gòu)。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述金屬硅化物圖案設(shè)置在凹槽的內(nèi)壁上，所述凹槽設(shè)置在所述源/漏層上，并且其中所述導(dǎo)電圖案結(jié)構(gòu)填充所述凹槽的在所述金屬硅化物圖案上的剩余部分。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述導(dǎo)電圖案結(jié)構(gòu)包括第一導(dǎo)電圖案和覆蓋所述第一導(dǎo)電圖案的底部和側(cè)壁的第一阻擋圖案。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一導(dǎo)電圖案包括鎢，所述第一阻擋圖案包括鈦氮化物。10.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，還包括柵間隔物，所述柵間隔物設(shè)置于所述柵結(jié)構(gòu)的在所述第一方向上彼此相對(duì)的側(cè)壁上，其中所述第二接觸結(jié)構(gòu)與所述柵間隔物的外側(cè)壁間隔開(kāi)。11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述絕緣圖案包括低k電介質(zhì)材料。12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一導(dǎo)電接觸插塞包括第二導(dǎo)電圖案以及覆蓋所述第二導(dǎo)電圖案的底部和側(cè)壁的第二阻擋圖案，以及 其中所述第二導(dǎo)電接觸插塞包括第三導(dǎo)電圖案以及覆蓋所述第三導(dǎo)電圖案的底部和側(cè)壁的第三阻擋圖案。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中所述第二導(dǎo)電圖案和第三導(dǎo)電圖案包括鎢，所述第二阻擋圖案和第三阻擋圖案包括鈦氮化物。14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括: 設(shè)置在所述襯底上的隔離圖案；以及 從所述襯底突出的有源鰭，所述有源鰭的下側(cè)壁被所述隔離圖案覆蓋。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中多個(gè)有源鰭在所述第二方向上彼此間隔開(kāi)，以及 其中所述源/漏層共同地接觸所述多個(gè)有源鰭當(dāng)中的多個(gè)第一有源鰭，所述多個(gè)第一有源鰭在所述第二方向上彼此相鄰。16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中多個(gè)源/漏層在所述第二方向上在所述襯底上彼此間隔開(kāi)，以及 其中所述第二接觸插塞結(jié)構(gòu)垂直地重疊所述源/漏層中的每個(gè)，所述第一導(dǎo)電接觸插塞設(shè)置于所述柵結(jié)構(gòu)上在所述第一方向上鄰近所述第二接觸插塞結(jié)構(gòu)，所述第一導(dǎo)電接觸插塞和所述第二接觸插塞結(jié)構(gòu)不是設(shè)置于所述第二方向上彼此間隔開(kāi)的所述源/漏層中的相鄰源/漏層之間。17.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括設(shè)置在所述襯底上的隔離圖案， 其中所述襯底通過(guò)所述隔離圖案被劃分成有源區(qū)和場(chǎng)區(qū)，多個(gè)有源區(qū)在所述第二方向上彼此間隔開(kāi)。18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述源/漏層設(shè)置于所述第二方向上彼此間隔開(kāi)的所述有源區(qū)中的相鄰有源區(qū)上，以及 其中所述第一導(dǎo)電接觸插塞和所述第二接觸插塞結(jié)構(gòu)垂直地重疊所述有源區(qū)中的對(duì)應(yīng)的有源區(qū)，并且不是設(shè)置于所述第二方向上彼此間隔開(kāi)的所述有源區(qū)中的相鄰有源區(qū)之間的所述場(chǎng)區(qū)上。19.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述源/漏層包括摻雜的單晶硅、摻雜的單晶碳化硅或摻雜的單晶硅鍺。20.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述柵結(jié)構(gòu)包括: 柵電極；以及 柵絕緣圖案，其覆蓋所述柵電極的底部和側(cè)壁。21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，其中所述柵電極包括金屬，所述柵絕緣圖案包括鉿氧化物、鉭氧化物或鋯氧化物。22.一種半導(dǎo)體器件，包括: 在第二方向上以第二距離彼此間隔開(kāi)的多個(gè)第一有源鰭組，所述第一有源鰭組中的每個(gè)包括在所述第二方向上以小于所述第二距離的第一距離彼此間隔開(kāi)的多個(gè)第一有源鰭，所述第一有源鰭中的每個(gè)從襯底突出并且在基本上垂直于所述第二方向的第一方向上延伸； 柵結(jié)構(gòu)，其在所述第二方向上延伸并且設(shè)置在所述襯底的具有所述第一有源鰭組的部分上； 在所述第二方向上彼此間隔開(kāi)的多個(gè)源/漏層，所述源/漏層中的每個(gè)設(shè)置在每個(gè)所述第一有源鰭組的鄰近所述柵結(jié)構(gòu)的部分上； 所述源/漏層中的每個(gè)上設(shè)置的金屬硅化物圖案； 第二導(dǎo)電接觸插塞，其接觸所述金屬硅化物圖案的第一部分的上表面；以及 第一導(dǎo)電接觸插塞，其接觸所述柵結(jié)構(gòu)的在所述第一方向上鄰近所述源/漏層中的每個(gè)的部分的上表面，所述第一導(dǎo)電接觸插塞與所述第二導(dǎo)電接觸插塞間隔開(kāi)。23.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，還包括絕緣圖案，所述絕緣圖案接觸所述金屬硅化物圖案的第二部分的上表面，所述絕緣圖案和所述第二導(dǎo)電接觸插塞沿所述第二方向布置并且彼此接觸。24.根據(jù)權(quán)利要求23所述的半導(dǎo)體器件，還包括導(dǎo)電圖案結(jié)構(gòu)，其位于所述金屬硅化物圖案和第二接觸插塞結(jié)構(gòu)之間，所述第二接觸插塞結(jié)構(gòu)包括所述第二導(dǎo)電接觸插塞和所述絕緣圖案。25.—種半導(dǎo)體器件，包括: 柵電極，其設(shè)置在襯底上并且在第二方向上延伸； 源電極，其設(shè)置在所述襯底上在交叉所述第二方向的第一方向上鄰近所述柵電極的第一側(cè)； 漏電極，其設(shè)置在所述襯底上在所述第一方向上鄰近所述柵電極的第二側(cè)； 第一導(dǎo)電接觸插塞，其設(shè)置在所述柵電極上； 第二導(dǎo)電接觸插塞，其設(shè)置在所述源電極上并且在所述第二方向上與所述第一導(dǎo)電接觸插塞間隔開(kāi)； 第三導(dǎo)電接觸插塞，其設(shè)置在所述漏電極上并且在所述第二方向上與所述第一導(dǎo)電接觸插塞間隔開(kāi)； 第一絕緣圖案，其設(shè)置在所述源電極上，所述第一絕緣圖案和所述第二導(dǎo)電接觸插塞在所述第二方向上排列并且彼此接觸；以及 第二絕緣圖案，其設(shè)置在所述漏電極上，所述第二絕緣圖案和所述第三導(dǎo)電接觸插塞在所述第二方向上排列并且彼此接觸。
【文檔編號(hào)】H01L21/768GK106098775SQ201610282358
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2016年4月29日
【發(fā)明人】金倫楷, 李化成, 趙槿匯
【申請(qǐng)人】三星電子株式會(huì)社