一種適用于壓接式封裝的igbt芯片的制作方法
【技術(shù)領(lǐng)域】
:
[0001]本實用新型涉及電力電子器件領(lǐng)域，更具體涉及一種適用于壓接式封裝的IGBT芯片。
【背景技術(shù)】
:
[0002]壓接式IGBT結(jié)構(gòu)形式源于晶閘管、GTO等傳統(tǒng)功率器件的封裝形式，不需要芯片焊接，避免了引線的綁定，可以減少電路的寄生電感；壓接式IGBT模塊可以雙面散熱，散熱效率更高，可靠性更好；基于壓接式IGBT模塊易于串聯(lián)，可以提高設(shè)備電壓等級，這一特性，壓接式模塊被廣泛應(yīng)用于特高壓(HVDC)、靜態(tài)無功補償(SVC)、多電平逆變器等；此外壓接式IGBT模塊的短路失效模式使得電網(wǎng)更穩(wěn)定，被越來越多的應(yīng)用于輸電和配電，工業(yè)電機(jī)驅(qū)動或脈沖電源。壓接式IGBT模塊拓寬了焊接式IGBT模塊的應(yīng)用領(lǐng)域?？紤]壓接式應(yīng)用中IGBT芯片需要承受壓力(8-65kN之間)，這個壓力會對芯片結(jié)構(gòu)產(chǎn)生影響進(jìn)而影響其電特性，因此針對應(yīng)用于壓接式封裝的IGBT芯片需作特殊設(shè)計，盡量減少壓力對電特性的影響。目前國際上通用的方法是在傳統(tǒng)IGBT芯片正面電極上增加金屬厚度，增加一層軟金屬(一般采用Ag或者Al以及Al的合金)，利用金屬的延展性對芯片受力起一定緩沖作用。從常規(guī)半導(dǎo)體工藝加工流程上來講，有兩種方案可以選擇:其一，在金屬電極完成后，進(jìn)行二次金屬的淀積、光刻工藝、金屬刻蝕來完成但是此種方法需要在第二層金屬淀積前先生長一層腐蝕阻擋層(一般為SixNy)，需要增加一道光刻工藝，導(dǎo)致芯片加工周期延長、加工成本增高；其二，直接淀積厚金屬，通過兩次光刻工藝、金屬刻蝕來完成，但是由于金屬刻蝕一般是濕法刻蝕，兩層金屬的厚度不易控制，工藝精度要求較高。
【實用新型內(nèi)容】:
[0003]本實用新型的目的是提供一種適用于壓接式封裝的IGBT芯片，對工藝精度要求低，且節(jié)省流片成本；有效降低了壓力對MOS溝道的影響，保證了 IGBT的電特性。
[0004]為實現(xiàn)上述目的，本實用新型采用以下技術(shù)方案:一種適用于壓接式封裝的IGBT芯片，包括:硅襯底、設(shè)置在所述硅襯底上的場氧化層和柵氧化層、設(shè)置在所述柵氧化層上的多晶硅柵電極、設(shè)置在所述多晶硅柵電極上的隔離氧化層和設(shè)置在所述隔離氧化層上的正面金屬電極EMl ;在所述隔離氧化層與所述正面金屬電極EMl間設(shè)置正面金屬電極EM2。
[0005]本實用新型提供的一種適用于壓接式封裝的IGBT芯片，所述場氧化層的厚度1000-1500nm，所述場氧化層距離多晶娃柵電極的開口 10-12 μπι。
[0006]本實用新型提供的一種用于壓接式封裝的IGBT芯片，所述IGBT芯片還包括設(shè)置在所述場氧化層下方的JFET區(qū)。
[0007]本實用新型提供的另一優(yōu)選的一種適用于壓接式封裝的IGBT芯片，所述硅襯底為均勻摻雜的N型單晶硅襯底。
[0008]本實用新型提供的再一優(yōu)選的一種適用于壓接式封裝的IGBT芯片，所述多晶硅柵電極的開口處設(shè)有P阱區(qū)；所述P阱區(qū)表面設(shè)有N阱區(qū)；在所述N阱區(qū)上方設(shè)有Spacer。
[0009]本實用新型提供的又一優(yōu)選的一種適用于壓接式封裝的IGBT芯片，所述P阱區(qū)還設(shè)有P+型摻雜區(qū)和N+型摻雜區(qū)。
[0010]本實用新型提供的又一優(yōu)選的一種適用于壓接式封裝的IGBT芯片，所述硅襯底的背面設(shè)有P+集電區(qū)。
[0011]本實用新型提供的又一優(yōu)選的一種適用于壓接式封裝的IGBT芯片，所述P+集電區(qū)的下方設(shè)有背面金屬電極。
[0012]本實用新型提供的又一優(yōu)選的一種適用于壓接式封裝的IGBT芯片，所述正面金屬電極EM2和EMl均為鋁合金。
[0013]和最接近的現(xiàn)有技術(shù)比，本實用新型提供技術(shù)方案具有以下優(yōu)異效果
[0014]1、本實用新型的技術(shù)方案通過在芯片正面電極上再增加一層金屬Al，利用金屬的延展性對芯片受力起一定緩沖作用；
[0015]2、本實用新型的技術(shù)方案兩層金屬采用兩次生長兩次光刻形成，兩層金屬刻蝕中間無需刻蝕阻擋層，對工藝精度要求低，節(jié)省一道光刻板，節(jié)省流片成本；
[0016]3、本實用新型的技術(shù)方案JFET區(qū)上方利用場氧化層將本區(qū)域上方的金屬層墊高，是壓接式封裝中芯片的主要受力部分，距離MOS溝道有一定距離(約10-12 μ m)，有效降低了壓力對MOS溝道的影響；
[0017]4、本實用新型的技術(shù)方案保證了 IGBT的電特性。
【附圖說明】
[0018]圖1為本實用新型的壓接式封裝IGBT芯片受力示意圖；
[0019]圖2為本實用新型的適用于壓接式封裝的IGBT芯片縱剖面示意圖；
[0020]其中，1-N型單晶硅片襯底，2-場氧化層，3-柵氧化層，4-多晶硅柵電極，5_P阱區(qū)，6-N阱區(qū)，7-Spacer結(jié)構(gòu)，8_P+型摻雜區(qū)，9_N+型摻雜區(qū)，10-隔離氧化層，11-正面金屬電極EM2，12-正面金屬電極EMl，13-P+集電區(qū)，14-背面金屬電極C，15-JFET區(qū)。
【具體實施方式】
[0021]下面結(jié)合實施例對實用新型作進(jìn)一步的詳細(xì)說明。
[0022]實施例1:
[0023]本例的實用新型提供的一種適用于壓接式封裝的IGBT芯片，包括如圖2所示，包括:N型單晶硅片襯底1、設(shè)置在所述硅襯底上的場氧化層2和柵氧化層3、設(shè)置在所述柵氧化層3上的多晶硅柵電極4、設(shè)置在所述多晶硅柵電極4上的隔離氧化層10和設(shè)置在所述隔離氧化層10上的正面金屬電極EMl 12 ;在所述隔離氧化層10與所述正面金屬電極EMl 12間設(shè)置正面金屬電極EM211。
[0024]所述場氧化層2的厚度1000-1500nm，所述場氧化層2距離多晶硅柵電極4的開口 10-12 μπι。所述IGBT芯片還包括設(shè)置在所述場氧化層2下方的JFET區(qū)。所述多晶硅柵電極4的開口處設(shè)有P阱區(qū)5 ;所述P阱區(qū)5表面設(shè)有N阱區(qū)6 ;在所述N阱區(qū)6上方設(shè)有Spacer7o所述P阱區(qū)5還設(shè)有P+型摻雜區(qū)8和N+型摻雜區(qū)9。所述硅襯底的背面設(shè)有P+集電區(qū)13。所述P+集電區(qū)13的下方設(shè)有背面金屬