一種cmos電路元件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于電器元件領(lǐng)域，具體涉及一種CMOS電路元件。
【背景技術(shù)】
[0002]CMOS電路元件，又名互補(bǔ)金屬氧化物半導(dǎo)體，電壓控制的一種放大器件，是組成CMOS數(shù)字集成電路的基本單元?，F(xiàn)有的CMOS電路元件，通常采用二氧化硅作為柵介質(zhì)層。隨著技術(shù)的發(fā)展，人們對CMOS電路元件要求越來越薄，但其中的作為柵介質(zhì)層的二氧化硅在較薄的情況下，容易被擊穿或遂穿，使得泄露的電量大。因此，亟需一種能夠在較薄的情況下仍然具有較好的防漏電性能的電器元件，以滿足日益精細(xì)化的電子產(chǎn)品的需要。
【實(shí)用新型內(nèi)容】
[0003]為了克服現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的在于提供一種具有良好的防漏電性能、能夠提高器件運(yùn)行速度的CMOS電路元件。
[0004]為解決上述問題，本實(shí)用新型所采用的技術(shù)方案如下:
[0005]一種CMOS電路元件，所述電路元件包括P型阱區(qū)、N型區(qū)、淺溝道隔離區(qū)、鎢柵極、柵極絕緣層、氮化硅層以及磷硅玻璃層；
[0006]所述P型阱區(qū)為磷半導(dǎo)體，所述P型阱區(qū)上表面的中部設(shè)有一個凸臺，所述P型阱區(qū)上表面在凸臺兩側(cè)的區(qū)域各設(shè)有一個N型區(qū)；所述P型阱區(qū)上表面在兩個N型區(qū)外側(cè)的區(qū)域各設(shè)有一個淺溝道隔離區(qū)；
[0007]所述柵極絕緣層復(fù)合在鎢柵極上，所述柵極絕緣層覆蓋除鎢柵極上表面以外的區(qū)域；所述鎢柵極設(shè)置在凸臺上；
[0008]所述N型區(qū)為氮半導(dǎo)體，所述N型區(qū)的高度與凸臺的高度相同；
[0009]所述氮化硅層復(fù)合于覆蓋氮化硅層上表面、淺溝道隔離區(qū)以及鎢柵極側(cè)面的柵極絕緣層的區(qū)域；所述氮化硅層的厚度與柵極絕緣層的厚度相同；
[0010]所述磷硅玻璃層復(fù)合于氮化硅層上；所述磷硅玻璃層上表面與鎢柵極的上表面齊平;
[0011]所述柵極絕緣層為五氧化二鉈制成的柵極絕緣層。
[0012]本實(shí)用新型中，優(yōu)選的方案為位于N型區(qū)與淺溝道隔離區(qū)上方區(qū)域的氮化硅層的上表面與磷硅玻璃層的下表面復(fù)合；與柵極絕緣層復(fù)合的氮化硅層的側(cè)面與磷硅玻璃層的側(cè)表面復(fù)合。
[0013]本實(shí)用新型中，優(yōu)選的方案為所述兩個N型區(qū)分別構(gòu)成CMOS電路元件的源極與漏極。
[0014]本實(shí)用新型中，優(yōu)選的方案為所述兩個N型區(qū)上各電性連接有一個引腳。
[0015]本實(shí)用新型中，優(yōu)選的方案為所述鎢柵極的上表面電性連接有一個引腳。
[0016]本實(shí)用新型中，優(yōu)選的方案為所述淺溝道隔離區(qū)包括至少一條位于P型阱區(qū)上表面的溝槽。
[0017]本實(shí)用新型中，優(yōu)選的方案為所述N型區(qū)為塊狀氮半導(dǎo)體，所述N型區(qū)為塊狀氮半導(dǎo)體。
[0018]本實(shí)用新型中，優(yōu)選的方案為所述N型區(qū)為高摻雜的氮化物半導(dǎo)體。
[0019]相比現(xiàn)有技術(shù)，本實(shí)用新型的有益效果在于:采用上述結(jié)構(gòu)的設(shè)計，在柵極上包覆柵極絕緣層，其中采用五氧化二鉈制成的柵極絕緣層，能夠更好地存儲電荷，擁有較高的“k”值，能夠在柵級和底層通道(即源極與漏極之間的區(qū)域)之間產(chǎn)生較高的場效應(yīng)；可以大幅減少CMOS電器元件的漏電量；此外，鎢柵極的低電阻率，能夠有效的提高CMOS電器元件的運(yùn)行速度；采用該結(jié)構(gòu)的CMOS電器元件，能夠適應(yīng)現(xiàn)代技術(shù)電子產(chǎn)品精細(xì)化的需要，能夠運(yùn)用到各種電子設(shè)備中。
[0020]下面結(jié)合附圖和【具體實(shí)施方式】對本實(shí)用新型作進(jìn)一步詳細(xì)說明。
【附圖說明】
[0021]下面結(jié)合附圖進(jìn)一步闡明本實(shí)用新型實(shí)施例。
[0022]圖1是實(shí)施例1的CMOS電路元件的結(jié)構(gòu)示意圖；
[0023]其中，1、P型阱區(qū)；2、N型區(qū)；3、淺溝道隔離區(qū)；4、氮化硅層；5、柵極絕緣層；6、鎢柵極；7、磷硅玻璃層。
【具體實(shí)施方式】
[0024]實(shí)施例1
[0025]一種CMOS電路元件，所述電路元件包括P型阱區(qū)1、N型區(qū)2、淺溝道隔離區(qū)3、鎢柵極6、柵極絕緣層、氮化硅層5以及磷硅玻璃層7 ;所述P型阱區(qū)為磷半導(dǎo)體，所述P型阱區(qū)上表面的中部設(shè)有一個凸臺，所述P型阱區(qū)上表面在凸臺兩側(cè)的區(qū)域各設(shè)有一個N型區(qū)；所述P型阱區(qū)上表面在兩個N型區(qū)外側(cè)的區(qū)域各設(shè)有一個淺溝道隔離區(qū)；所述柵極絕緣層復(fù)合在鎢柵極上，所述柵極絕緣層覆蓋除鎢柵極上表面以外的區(qū)域；所述鎢柵極設(shè)置在凸臺上；所述N型區(qū)為氮半導(dǎo)體，所述N型區(qū)的高度與凸臺的高度相同；所述氮化硅層復(fù)合于覆蓋氮化硅層上表面、淺溝道隔離區(qū)以及鎢柵極側(cè)面的柵極絕緣層的區(qū)域；所述氮化硅層的厚度與柵極絕緣層的厚度相同；所述磷硅玻璃層復(fù)合于氮化硅層上；所述磷硅玻璃層上表面與鎢柵極的上表面齊平；所述柵極絕緣層為五氧化二鉈制成的柵極絕緣層。
[0026]采用上述結(jié)構(gòu)的設(shè)計，在柵極上包覆柵極絕緣層，其中采用五氧化二鉈制成的柵極絕緣層，能夠更好地存儲電荷，擁有較高的“k”值，能夠在柵級和底層通道(即源極與漏極之間的區(qū)域)之間產(chǎn)生較高的場效應(yīng)；可以大幅減少CMOS電器元件的漏電量；此外，鎢柵極的低電阻率，能夠有效的提高CMOS電器元件的運(yùn)行速度；采用該結(jié)構(gòu)的CMOS電器元件，能夠適應(yīng)現(xiàn)代技術(shù)電子產(chǎn)品精細(xì)化的需要，能夠運(yùn)用到各種電子設(shè)備中。
[0027]為了進(jìn)一步增強(qiáng)電器元件的抗漏電性能，位于N型區(qū)與淺溝道隔離區(qū)上方區(qū)域的氮化硅層的上表面與磷硅玻璃層的下表面復(fù)合；與柵極絕緣層復(fù)合的氮化硅層的側(cè)面與磷硅玻璃層的側(cè)表面復(fù)合。
[0028]該CMOS電路元件中，所述兩個N型區(qū)分別構(gòu)成CMOS電路元件的源極與漏極。
[0029]為了便于該CMOS電路元件的應(yīng)用，所述兩個N型區(qū)上各電性連接有一個引腳；所述鎢柵極的上表面電性連接有一個引腳。
[0030]該CMOS電路元件中，所述淺溝道隔離區(qū)包括至少一條位于P型阱區(qū)上表面的溝槽。
[0031]該CMOS電路元件中，所述N型區(qū)為塊狀氮半導(dǎo)體，所述N型區(qū)為塊狀氮半導(dǎo)體；其中的N型區(qū)可以為高摻雜的氮化物半導(dǎo)體。
[0032]上述實(shí)施方式僅為本實(shí)用新型的優(yōu)選實(shí)施方式，不能以此來限定本實(shí)用新型保護(hù)的范圍，本領(lǐng)域的技術(shù)人員在本實(shí)用新型的基礎(chǔ)上所做的任何非實(shí)質(zhì)性的變化及替換均屬于本實(shí)用新型所要求保護(hù)的范圍。
【主權(quán)項】
1.一種CMOS電路元件，其特征在于:所述電路元件包括P型阱區(qū)、N型區(qū)、淺溝道隔離區(qū)、鎢柵極、柵極絕緣層、氮化硅層以及磷硅玻璃層； 所述P型阱區(qū)為磷半導(dǎo)體，所述P型阱區(qū)上表面的中部設(shè)有一個凸臺，所述P型阱區(qū)上表面在凸臺兩側(cè)的區(qū)域各設(shè)有一個N型區(qū)；所述P型阱區(qū)上表面在兩個N型區(qū)外側(cè)的區(qū)域各設(shè)有一個淺溝道隔離區(qū)； 所述柵極絕緣層復(fù)合在鎢柵極上，所述柵極絕緣層覆蓋除鎢柵極上表面以外的區(qū)域；所述鎢柵極設(shè)置在凸臺上； 所述N型區(qū)為氮半導(dǎo)體，所述N型區(qū)的高度與凸臺的高度相同； 所述氮化硅層復(fù)合于覆蓋氮化硅層上表面、淺溝道隔離區(qū)以及鎢柵極側(cè)面的柵極絕緣層的區(qū)域；所述氮化硅層的厚度與柵極絕緣層的厚度相同； 所述磷硅玻璃層復(fù)合于氮化硅層上；所述磷硅玻璃層上表面與鎢柵極的上表面齊平； 所述柵極絕緣層為五氧化二鉈制成的柵極絕緣層。2.根據(jù)權(quán)利要求1所述的CMOS電路元件，其特征在于:位于N型區(qū)與淺溝道隔離區(qū)上方區(qū)域的氮化硅層的上表面與磷硅玻璃層的下表面復(fù)合；與柵極絕緣層復(fù)合的氮化硅層的側(cè)面與磷硅玻璃層的側(cè)表面復(fù)合。3.根據(jù)權(quán)利要求1所述的CMOS電路元件，其特征在于:所述兩個N型區(qū)分別構(gòu)成CMOS電路元件的源極與漏極。4.根據(jù)權(quán)利要求1所述的CMOS電路元件，其特征在于:所述兩個N型區(qū)上各電性連接有一個引腳。5.根據(jù)權(quán)利要求4所述的CMOS電路元件，其特征在于:所述鎢柵極的上表面電性連接有一個引腳。6.根據(jù)權(quán)利要求1所述的CMOS電路元件，其特征在于:所述淺溝道隔離區(qū)包括至少一條位于P型阱區(qū)上表面的溝槽。7.根據(jù)權(quán)利要求1所述的CMOS電路元件，其特征在于:所述N型區(qū)為塊狀氮半導(dǎo)體，所述N型區(qū)為塊狀氮半導(dǎo)體。8.根據(jù)權(quán)利要求1所述的CMOS電路元件，其特征在于:所述N型區(qū)為高摻雜的氮化物半導(dǎo)體。
【專利摘要】本實(shí)用新型涉及一種CMOS電路元件，所述電路元件，包括P型阱區(qū)、N型區(qū)、淺溝道隔離區(qū)、鎢柵極、柵極絕緣層、氮化硅層以及磷硅玻璃層。本實(shí)用新型的CMOS電路元件，具有良好的防漏電性能、能夠提高器件運(yùn)行速度等優(yōu)點(diǎn)。
【IPC分類】H01L27/092
【公開號】CN204905255
【申請?zhí)枴緾N201520748496
【發(fā)明人】陳國斌
【申請人】廣東合科泰實(shí)業(yè)有限公司
【公開日】2015年12月23日
【申請日】2015年9月24日