一種多芯片的封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種多芯片的封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]消費(fèi)電子的薄、小、輕型化趨勢(shì)，對(duì)多芯片封裝裝置的小型化的要求越來越高，而且隨著電子產(chǎn)品功能的多樣化發(fā)展，對(duì)封裝裝置集成更多的功能需求也日益增強(qiáng)。EMCP (embed multi chip package)為嵌入式多芯片封裝，其具有內(nèi)建的NAND Flash控制晶片，可以減少主晶片運(yùn)算的負(fù)擔(dān)，并且擁有更大容量的快閃記憶體，堆疊式結(jié)構(gòu)可以使整體設(shè)備的外型厚度更薄，此種封裝結(jié)構(gòu)多為芯片疊加在一起，目的為縮小整體的封裝面積，因而被廣泛應(yīng)用在手機(jī)、平板、學(xué)習(xí)機(jī)等需求薄型封裝的產(chǎn)品中。
[0003]如圖1所示，常見的EMCP包括基板10、低功耗的動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片30、閃存存儲(chǔ)芯片50及控制閃存的控制芯片70，在堆疊的芯片的上方覆蓋有塑封料80。其中，動(dòng)態(tài)隨機(jī)存儲(chǔ)器芯片為對(duì)立的兩側(cè)鍵合引線(如圖2所示)，閃存芯片為單側(cè)鍵合引線(如圖3所示)，控制器為相鄰兩側(cè)或三側(cè)鍵合引線(如圖4所示)。然而，如圖5所示，行業(yè)內(nèi)標(biāo)準(zhǔn)布局格式的動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片300在芯片制造時(shí)是將引線鍵合點(diǎn)330放置在芯片的中間部位，而非芯片的側(cè)面，由此可以加大芯片的容量及減小單顆動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片封裝的尺寸。
[0004]引線鍵合點(diǎn)放置在芯片中間部位不利于多芯片疊加及疊加時(shí)的引線鍵合，因?yàn)殒I合點(diǎn)在芯片中間部位將會(huì)帶來上層芯片壓線或是鍵合線過長，不利于封裝工藝實(shí)現(xiàn)及管控?，F(xiàn)有技術(shù)中，用于EMCP疊芯片封裝的動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片需要再次對(duì)引線鍵合點(diǎn)做分布，將中間的鍵合點(diǎn)通過引線連接的方式分布到芯片的兩個(gè)對(duì)立的側(cè)面，由此在芯片制造完成之后還需要再次對(duì)芯片的鍵合點(diǎn)做一次布線加工，做成引線鍵合點(diǎn)分布在側(cè)面的芯片，這樣才能滿足疊芯片的封裝工藝制造。由此帶來無法使用原始的芯片，而需再次對(duì)芯片進(jìn)行加工制造，才得以使用在EMCP中。這樣的供應(yīng)鏈不利于芯片的標(biāo)準(zhǔn)化應(yīng)用，不利于芯片的供貨，以及造成芯片再次加工的時(shí)間與成本的浪費(fèi)，影響封裝產(chǎn)品的上市周期。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型所解決的技術(shù)問題是提供一種可以簡(jiǎn)化芯片制造流程、減小芯片尺寸且能夠降低成本的多芯片封裝結(jié)構(gòu)。
[0006]本實(shí)用新型解決上述技術(shù)問題所采用的技術(shù)方案是:
[0007]本實(shí)用新型提供了一種多芯片的封裝結(jié)構(gòu)，其包括:依次堆疊設(shè)置的基板、第一芯片和芯片組；所述基板具有上表面、與上表面相對(duì)的下表面以及貫通上表面和下表面的第一通孔，其用于承載芯片并實(shí)現(xiàn)芯片間的電連接；所述第一芯片具有第一表面以及與所述第一表面相對(duì)的第一背面，所述第一背面與所述基板的上表面固連，在所述第一背面的中間部位設(shè)有多個(gè)第一鍵合點(diǎn)，所述第一鍵合點(diǎn)通過第一導(dǎo)線鍵合至所述基板的下表面，所述第一導(dǎo)線穿過所述第一通孔；所述芯片組置于所述第一芯片上方，其包括至少一個(gè)功能芯片，所述功能芯片與所述基板上表面鍵合。
[0008]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述芯片組包括設(shè)于所述第一芯片上方的第二芯片，所述第二芯片具有第二表面以及與所述第二表面相對(duì)的第二背面，所述第二表面與所述第一表面固連，所述第二背面設(shè)有多個(gè)第二鍵合點(diǎn)，所述第二鍵合點(diǎn)通過第二導(dǎo)線鍵合至所述基板的上表面。
[0009]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述芯片組還包括設(shè)于所述第二芯片上方的第三芯片，所述第三芯片具有第三表面以及與所述第三表面相對(duì)的第三背面，所述第三表面與所述第二背面固連，所述第三背面設(shè)有多個(gè)第三鍵合點(diǎn)，所述第三鍵合點(diǎn)通過第三導(dǎo)線鍵合至所述基板的上表面。
[0010]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述第一背面和基板的上表面之間、所述第二表面和第一表面之間、所述第三表面和第二背面之間都設(shè)有起粘接固連作用的膠膜。
[0011]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述第一芯片為標(biāo)準(zhǔn)動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片，所述第二芯片為閃存芯片，所述第三芯片為控制芯片。
[0012]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述第一通孔的開孔面積大于第一芯片的多個(gè)第一鍵合點(diǎn)所占的面積。
[0013]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述基板的上下表面都覆蓋有塑封料，整體形成一個(gè)封裝模塊。
[0014]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述基板的下表面設(shè)有用于封裝模塊外部電氣連接及機(jī)械支撐的焊球。
[0015]作為上述技術(shù)方案的進(jìn)一步改進(jìn)，所述焊球的高度大于基板下表面的塑封料的高度。
[0016]本實(shí)用新型的有益效果是:
[0017]本實(shí)用新型多芯片的封裝結(jié)構(gòu)可以使用標(biāo)準(zhǔn)的動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片，省略對(duì)芯片進(jìn)行二次布線加工的工序，簡(jiǎn)化芯片制造流程，降低芯片的制造成本；芯片在封裝結(jié)構(gòu)中由現(xiàn)有的對(duì)立兩側(cè)鍵合引線，優(yōu)化為中間底層鍵合引線，縮小了芯片占用的水平基板尺寸，使得封裝模塊更加小型化。
【附圖說明】
[0018]圖1是現(xiàn)有技術(shù)的EMCP的封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0019]圖2是現(xiàn)有技術(shù)的EMCP的封裝結(jié)構(gòu)的動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片的鍵合點(diǎn)布局結(jié)構(gòu)示意圖；
[0020]圖3是現(xiàn)有技術(shù)的EMCP的封裝結(jié)構(gòu)的閃存芯片的鍵合點(diǎn)布局結(jié)構(gòu)示意圖；
[0021]圖4是現(xiàn)有技術(shù)的EMCP的封裝結(jié)構(gòu)的控制芯片的鍵合點(diǎn)布局結(jié)構(gòu)示意圖；
[0022]圖5是本實(shí)用新型多芯片封裝結(jié)構(gòu)的標(biāo)準(zhǔn)動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片的鍵合點(diǎn)布局結(jié)構(gòu)示意圖；
[0023]圖6是本實(shí)用新型多芯片封裝結(jié)構(gòu)的整體結(jié)構(gòu)示意圖；
[0024]圖7是本實(shí)用新型多芯片封裝結(jié)構(gòu)的拆分結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0025]以下將結(jié)合實(shí)施例和附圖對(duì)本實(shí)用新型的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果進(jìn)行清楚、完整地描述，以充分地理解本實(shí)用新型的目的、特征和效果。顯然，所描述的實(shí)施例只是本實(shí)用新型的一部分實(shí)施例，而不是全部實(shí)施例，基于本實(shí)用新型的實(shí)施例，本領(lǐng)域的技術(shù)人員在不付出創(chuàng)造性勞動(dòng)的前提下所獲得的其他實(shí)施例，均屬于本實(shí)用新型保護(hù)的范圍。另外，專利中涉及到的所有聯(lián)接/連接關(guān)系，并非單指構(gòu)件直接相接，而是指可根據(jù)具體實(shí)施情況，通過添加或減少聯(lián)接輔件，來組成更優(yōu)的聯(lián)接結(jié)構(gòu)。本實(shí)用新型中的各個(gè)技術(shù)特征，在不互相矛盾沖突的前提下可以交互組合。
[0026]請(qǐng)參照?qǐng)D6和圖7，本實(shí)用新型多芯片的封裝結(jié)構(gòu)包括從下至上依次堆疊的基板100、第一芯片30