低壓瞬態(tài)抑制二極管芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及晶體二極管芯片，具體地，涉及一種低壓瞬態(tài)抑制二極管芯片。
【背景技術(shù)】
[0002]目前半導(dǎo)體行業(yè)內(nèi)生產(chǎn)低電壓瞬態(tài)抑制二極管(TVS)芯片通常采用紙?jiān)磧纱螖U(kuò)散單個(gè)結(jié)的生產(chǎn)工藝?，F(xiàn)有技術(shù)存在問題:生產(chǎn)瞬態(tài)抑制二極管芯片使用單個(gè)擴(kuò)散結(jié)時(shí)，反向擊穿時(shí)，臺(tái)面的表面擊穿電壓低于體內(nèi)擊穿電壓，造成表面擊穿先于體內(nèi)擊穿，擊穿電流集中分布在臺(tái)面附近，臺(tái)面由硅與玻璃層組成，之間應(yīng)力較大，造成反向擊穿漏電較大，所以行業(yè)內(nèi)低壓瞬態(tài)抑制二極管反向擊穿電壓小于1V的產(chǎn)品有反向漏電較大，一般為500?ΙΟΟΟμΑ，以及因?yàn)槁╇娮兇笤斐山Y(jié)溫升高，產(chǎn)品可靠性變差等問題。同時(shí)采用紙?jiān)磾U(kuò)散的結(jié)深不平坦，導(dǎo)致?lián)舸╇妷翰粔蚍€(wěn)定，抗浪涌能力差。
【實(shí)用新型內(nèi)容】
[0003]針對(duì)現(xiàn)有技術(shù)中的缺陷，本實(shí)用新型的目的是提供一種低壓瞬態(tài)抑制二極管芯片。
[0004]根據(jù)本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片，包括金屬層、第一P+擴(kuò)散區(qū)、第一 N+擴(kuò)散區(qū)以及P型芯片本體；
[0005]其中，金屬層包括上金屬層和下金屬層;所述第一N+擴(kuò)散區(qū)和所述P型芯片本體依次設(shè)置在所述上金屬層和所述下金屬層之間；
[0006]所述第一P+擴(kuò)散區(qū)由所述P型芯片本體延伸至第一N+擴(kuò)散區(qū)，且貫穿所述第一N+擴(kuò)散區(qū)。
[0007]優(yōu)選地，還包括P++擴(kuò)散區(qū)；其中，所述P++擴(kuò)散區(qū)設(shè)置在所述P型芯片本體和所述下金屬層之間。
[0008]優(yōu)選地，還包括玻璃沿；
[0009]其中，所述P型芯片本體和所述N+擴(kuò)散區(qū)的外側(cè)面均設(shè)置有玻璃沿。
[0010]優(yōu)選地，還包括第二P+擴(kuò)散區(qū)和第二N+擴(kuò)散區(qū)；
[0011]其中，所述第二N+擴(kuò)散區(qū)設(shè)置在所述P型芯片本體和所述下金屬層之間；所述第二P+擴(kuò)散區(qū)由所述P型芯片本體延伸至第二N+擴(kuò)散區(qū)，且貫穿所述第二N+擴(kuò)散區(qū)。
[0012]優(yōu)選地，還包括第一N++擴(kuò)散區(qū)和第二N++擴(kuò)散區(qū)；
[0013]其中，所述第一N++擴(kuò)散區(qū)設(shè)置在所述第一N+擴(kuò)散區(qū)和上金屬層之間；所述第一P+擴(kuò)散區(qū)由所述P型芯片本體延伸至第一N++擴(kuò)散區(qū)，且貫穿所述第一N+擴(kuò)散區(qū)、所述第一N++擴(kuò)散區(qū)；
[0014]所述第二N++擴(kuò)散區(qū)設(shè)置在所述第二 N+擴(kuò)散區(qū)和下金屬層之間；所述第二 P+擴(kuò)散區(qū)由所述P型芯片本體延伸至第二N++擴(kuò)散區(qū)，且貫穿所述第二N+擴(kuò)散區(qū)、所述第二N++擴(kuò)散區(qū)。
[0015]優(yōu)選地，還包括第一N擴(kuò)散區(qū)和第二N擴(kuò)散區(qū)；
[0016]其中，所述第一N擴(kuò)散區(qū)設(shè)置在所述P型芯片本體和所述第一N+擴(kuò)散區(qū)之間；所述第一P+擴(kuò)散區(qū)由所述P型芯片本體延伸至第一N++擴(kuò)散區(qū)，且貫穿第一N擴(kuò)散區(qū)、所述第一N+擴(kuò)散區(qū)、所述第一N++擴(kuò)散區(qū);所述第一N+擴(kuò)散區(qū)設(shè)置在所述第一N擴(kuò)散區(qū)、所述第一N++擴(kuò)散區(qū)的之間的邊緣區(qū)域；
[0017]所述第二N擴(kuò)散區(qū)設(shè)置在所述P型芯片本體和所述第二 N+擴(kuò)散區(qū)之間；所述第二 P+擴(kuò)散區(qū)由所述P型芯片本體延伸至第二N++擴(kuò)散區(qū)，且貫穿第二N擴(kuò)散區(qū)、所述第二N+擴(kuò)散區(qū)、所述第二N++擴(kuò)散區(qū)；所述第二N+擴(kuò)散區(qū)設(shè)置在所述第二N擴(kuò)散區(qū)、所述第二N++擴(kuò)散區(qū)的之間的邊緣區(qū)域。
[0018]與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下的有益效果:
[0019]1、本實(shí)用新型在擊穿時(shí)，首先在芯片體中擊穿，避免臺(tái)面擊穿，同時(shí)可以使電壓均一致性較好；
[0020]2、本實(shí)用新型中二極管芯片反向電流分布均勻，避免因局部電流過大，造成局部過熱而失效，提高可靠性，在降低反向漏電流的同時(shí)，保證了二極管的反向浪涌能力穩(wěn)定性及可靠性，延長了二極管的壽命。
【附圖說明】
[0021]通過閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本實(shí)用新型的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0022]圖1為本實(shí)用新型的正面結(jié)構(gòu)示意圖；
[0023]圖中:1-芯片;2-腐蝕臺(tái)面;3-玻璃沿;4-P+擴(kuò)散結(jié);5_金屬層；
[0024]圖2為本實(shí)用新型的一種結(jié)構(gòu)不意圖；
[0025]圖中:1-芯片;3-玻璃沿;4-P+擴(kuò)散結(jié);5-金屬層;6_N+擴(kuò)散結(jié);7_背面P++擴(kuò)散結(jié)；
[0026]圖3為本實(shí)用新型的另一種結(jié)構(gòu)不意圖；
[0027]圖中:1-芯片;3-玻璃沿;4-P+擴(kuò)散結(jié);5-金屬層;6_N+擴(kuò)散結(jié)。
【具體實(shí)施方式】
[0028]下面結(jié)合具體實(shí)施例對(duì)本實(shí)用新型進(jìn)行詳細(xì)說明。以下實(shí)施例將有助于本領(lǐng)域的技術(shù)人員進(jìn)一步理解本實(shí)用新型，但不以任何形式限制本實(shí)用新型。應(yīng)當(dāng)指出的是，對(duì)本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)。這些都屬于本實(shí)用新型的保護(hù)范圍。
[0029]在本實(shí)施例中，本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片，包括金屬層5、第一P+擴(kuò)散區(qū)4、第一 N+擴(kuò)散區(qū)6以及P型芯片本體I;
[0030]其中，金屬層5包括上金屬層和下金屬層;所述第一N+擴(kuò)散區(qū)6和所述P型芯片本體I依次設(shè)置在所述上金屬層和所述下金屬層之間；
[0031]所述第一P+擴(kuò)散區(qū)4由所述P型芯片本體I延伸至第一 N+擴(kuò)散區(qū)6，且貫穿所述第一 N+擴(kuò)散區(qū)6。
[0032]本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片，還包括P++擴(kuò)散區(qū)7;其中，所述P++擴(kuò)散區(qū)7設(shè)置在所述P型芯片本體I和所述下金屬層之間。
[0033]本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片，還包括玻璃沿3;
[0034]其中，所述P型芯片本體I和所述N+擴(kuò)散區(qū)6的外側(cè)面均設(shè)置有玻璃沿3。
[0035]本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片，還包括第二P+擴(kuò)散區(qū)和第二 N+擴(kuò)散區(qū)；
[0036]其中，所述第二N+擴(kuò)散區(qū)設(shè)置在所述P型芯片本體I和所述下金屬層之間；所述第二P+擴(kuò)散區(qū)由所述P型芯片本體I延伸至第二N+擴(kuò)散區(qū)，且貫穿所述第二N+擴(kuò)散區(qū)。
[0037]本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片，還包括第一N++擴(kuò)散區(qū)和第二 N++擴(kuò)散區(qū)；
[0038]其中，所述第一N++擴(kuò)散區(qū)設(shè)置在所述第一N+擴(kuò)散區(qū)6和上金屬層之間；所述第一P+擴(kuò)散區(qū)4由所述P型芯片本體I延伸至第一N++擴(kuò)散區(qū)，且貫穿所述第一N+擴(kuò)散區(qū)6、所述第一N++擴(kuò)散區(qū)；
[0039]所述第二N++擴(kuò)散區(qū)設(shè)置在所述第二 N+擴(kuò)散區(qū)和下金屬層之間；所述第二 P+擴(kuò)散區(qū)由所述P型芯片本體I延伸至第二N++擴(kuò)散區(qū)，且貫穿所述第二N+擴(kuò)散區(qū)、所述第二N++擴(kuò)散區(qū)。
[0040]本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片，還包括第一N擴(kuò)散區(qū)和第二N擴(kuò)散區(qū)；
[0041]其中，所述第一N擴(kuò)散區(qū)設(shè)置在所述P型芯片本體I和所述第一N+擴(kuò)散區(qū)6之間；所述第一P+擴(kuò)散區(qū)4由所述P型芯片本體I延伸至第一N++擴(kuò)散區(qū)，且貫穿第一N擴(kuò)散區(qū)、所述第一N+擴(kuò)散區(qū)6、所述第一N++擴(kuò)散區(qū);所述第一N+擴(kuò)散區(qū)6設(shè)置在所述第一N擴(kuò)散區(qū)、所述第一N++擴(kuò)散區(qū)的之間的邊緣區(qū)域；
[0042]所述第二N擴(kuò)散區(qū)設(shè)置在所述P型芯片本體I和所述第二 N+擴(kuò)散區(qū)之間；所述第二 P+擴(kuò)散區(qū)由所述P型芯片本體I延伸至第二N++擴(kuò)散區(qū)，且貫穿第二N擴(kuò)散區(qū)、所述第二N+擴(kuò)散區(qū)、所述第二 N++擴(kuò)散區(qū);所述第二 N+擴(kuò)散區(qū)設(shè)置在所述第二 N擴(kuò)散區(qū)、所述第二 N++擴(kuò)散區(qū)的之間的邊緣區(qū)域。
[0043]在本實(shí)施例中，本實(shí)用新型提供的低壓瞬態(tài)抑制二極管芯片在擊穿時(shí)，首先在芯片體中擊穿，避免臺(tái)面擊穿，同時(shí)可以使電壓均一致性較好；
[0044]本實(shí)用新型中二極管芯片反向電流分布均勻，避免因局部電流過大，造成局部過熱而失效，提高可靠性，在降低反向漏電流的同時(shí)，保證了二極管的反向浪涌能力穩(wěn)定性及可靠性，延長了二極管的壽命。
[0045]以上對(duì)本實(shí)用新型的具體實(shí)施例進(jìn)行了描述。需要理解的是，本實(shí)用新型并不局限于上述特定實(shí)施方式，本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響本實(shí)用新型的實(shí)質(zhì)內(nèi)容。
【主權(quán)項(xiàng)】
1.一種低壓瞬態(tài)抑制二極管芯片，其特征在于，包括金屬層(5)、第一 P+擴(kuò)散區(qū)(4)、第一N+擴(kuò)散區(qū)(6)以及P型芯片本體(I); 其中，金屬層(5)包括上金屬層和下金屬層;所述第一N+擴(kuò)散區(qū)(6)和所述P型芯片本體(I)依次設(shè)置在所述上金屬層和所述下金屬層之間； 所述第一P+擴(kuò)散區(qū)(4)由所述P型芯片本體(I)延伸至第一N+擴(kuò)散區(qū)(6)，且貫穿所述第一N+擴(kuò)散區(qū)(6)。2.根據(jù)權(quán)利要求1所述的低壓瞬態(tài)抑制二極管芯片，其特征在于，還包括P++擴(kuò)散區(qū)(7);其中，所述P++擴(kuò)散區(qū)(7)設(shè)置在所述P型芯片本體(I)和所述下金屬層之間。3.根據(jù)權(quán)利要求1所述的低壓瞬態(tài)抑制二極管芯片，其特征在于，還包括玻璃沿(3); 其中，所述P型芯片本體(I)和所述N+擴(kuò)散區(qū)(6)的外側(cè)面均設(shè)置有玻璃沿(3)。4.根據(jù)權(quán)利要求1所述的低壓瞬態(tài)抑制二極管芯片，其特征在于，還包括第二P+擴(kuò)散區(qū)和第二N+擴(kuò)散區(qū)； 其中，所述第二N+擴(kuò)散區(qū)設(shè)置在所述P型芯片本體(I)和所述下金屬層之間；所述第二P+擴(kuò)散區(qū)由所述P型芯片本體(I)延伸至第二N+擴(kuò)散區(qū)，且貫穿所述第二N+擴(kuò)散區(qū)。5.根據(jù)權(quán)利要求4所述的低壓瞬態(tài)抑制二極管芯片，其特征在于，還包括第一N++擴(kuò)散區(qū)和第二N++擴(kuò)散區(qū)； 其中，所述第一N++擴(kuò)散區(qū)設(shè)置在所述第一N+擴(kuò)散區(qū)(6)和上金屬層之間；所述第一P+擴(kuò)散區(qū)(4)由所述P型芯片本體(I)延伸至第一N++擴(kuò)散區(qū)，且貫穿所述第一N+擴(kuò)散區(qū)(6)、所述第一N++擴(kuò)散區(qū)； 所述第二 N++擴(kuò)散區(qū)設(shè)置在所述第二 N+擴(kuò)散區(qū)和下金屬層之間；所述第二 P+擴(kuò)散區(qū)由所述P型芯片本體(I)延伸至第二N++擴(kuò)散區(qū)，且貫穿所述第二N+擴(kuò)散區(qū)、所述第二N++擴(kuò)散區(qū)。6.根據(jù)權(quán)利要求5所述的低壓瞬態(tài)抑制二極管芯片，其特征在于，還包括第一N擴(kuò)散區(qū)和第二 N擴(kuò)散區(qū)； 其中，所述第一N擴(kuò)散區(qū)設(shè)置在所述P型芯片本體(I)和所述第一N+擴(kuò)散區(qū)(6)之間;所述第一P+擴(kuò)散區(qū)(4)由所述P型芯片本體(I)延伸至第一N++擴(kuò)散區(qū)，且貫穿第一N擴(kuò)散區(qū)、所述第一N+擴(kuò)散區(qū)(6)、所述第一N++擴(kuò)散區(qū)；所述第一N+擴(kuò)散區(qū)(6)設(shè)置在所述第一N擴(kuò)散區(qū)、所述第一 N++擴(kuò)散區(qū)的之間的邊緣區(qū)域； 所述第二 N擴(kuò)散區(qū)設(shè)置在所述P型芯片本體(I)和所述第二 N+擴(kuò)散區(qū)之間；所述第二 P+擴(kuò)散區(qū)由所述P型芯片本體(I)延伸至第二N++擴(kuò)散區(qū)，且貫穿第二N擴(kuò)散區(qū)、所述第二N+擴(kuò)散區(qū)、所述第二 N++擴(kuò)散區(qū);所述第二 N+擴(kuò)散區(qū)設(shè)置在所述第二 N擴(kuò)散區(qū)、所述第二 N++擴(kuò)散區(qū)的之間的邊緣區(qū)域。
【專利摘要】本實(shí)用新型提供了一種低壓瞬態(tài)抑制二極管芯片，包括金屬層、第一P+擴(kuò)散區(qū)、第一N+擴(kuò)散區(qū)以及P型芯片本體；其中，金屬層包括上金屬層和下金屬層；所述第一N+擴(kuò)散區(qū)和所述P型芯片本體依次設(shè)置在所述上金屬層和所述下金屬層之間；所述第一P+擴(kuò)散區(qū)由所述P型芯片本體延伸至第一N+擴(kuò)散區(qū)，且貫穿所述第一N+擴(kuò)散區(qū)。本實(shí)用新型在擊穿時(shí)，首先在芯片體中擊穿，避免臺(tái)面擊穿，同時(shí)可以使電壓均一致性較好。
【IPC分類】H01L29/06, H01L29/861
【公開號(hào)】CN205319165
【申請(qǐng)?zhí)枴緾N201620040934
【發(fā)明人】盛鋒
【申請(qǐng)人】上海瞬雷電子科技有限公司
【公開日】2016年6月15日
【申請(qǐng)日】2016年1月15日