專利名稱:具低切換速度的雙極性馬達驅動電路的制作方法
技術領域:
本實用新型涉及一種馬達驅動電路,特別是針對一種具低切換速度的雙極性馬達驅動電路。
背景技術:
一般馬達,例如步進馬達及霍爾(Hall)馬達,為使馬達運轉,需要使用控制旋轉、停止及位置的控制電路,同時也需要有輸出驅動器使激磁電流流過驅動線圈,因此有各種控制方法與激磁方法。在諸多方法中,雙極性(Bipolar)驅動為其中被廣泛使用的一種。
圖7所示為雙極性驅動器的結構,使用單一直流電源,4個NPN晶體管及一馬達線圈,4個晶體管的基極輸入分別為Ei1,Ei2,Ei3,Ei4,通過此四個基極輸入,可使Q1、Q4’導通,Q2及Q3’不導通,使電流由直流電源正經由晶體管Q4’,節(jié)點N2,馬達線圈,節(jié)點N1晶體管Q1而至負電源;或反向情形使Q2及Q3’導通,Q1及Q4’不導通,電流由直流電源正經由晶體管Q3’節(jié)點N1,馬達線圈,節(jié)點N2,晶體管Q2而至負電源。
以上的習知雙極性馬達驅動電路,或類似的電路,遭遇兩個困難點;(1)馬達線圈為一電感性負載,根據(jù)電磁學原理,此電感會有一反電動勢產生,其大小ΔV=L*di/dt其中ΔV為電壓變化量;L為電感值,di/dt為電流對時間的變化率。此一電壓變化會在節(jié)點N1及N2上反應,若不加以處理會傷害連接于其上的Q1,Q2,Q3’及Q4’;
(2)Q1及Q3’,Q2及Q4’不可同時導通,否則會有大的直流短路電流通過,造成燒毀、過熱或其它可靠性問題。
傳統(tǒng)上的解決方式為在N1及N2上加上保護元件諸如電容穩(wěn)壓二極管,以及控制輸入時序確保大直流短路電流不存在。
加上保護元件雖解決了兩大困難點,但亦造成其他問題,例如電磁干擾,可靠性較弱或較占體積等。此外,時序控制也造成使用上的困難。
發(fā)明內容
鑒于上述的先前技術中加上保護元件造成電磁干擾可靠性較弱,較占體積等問題,且時序控制也使得使用困難。故本實用新型提供一種具低切換速度的雙極性馬達驅動電路,避免上述情形產生。
本實用新型的一個目的,在于提供一種可降低反電動勢的馬達驅動電路。
本實用新型的另一個目的在于提供一種無需特殊時序控制的馬達驅動電器。
上述目的是藉由一種具低切換速度的雙極性馬達驅動電路來完成,其要點在于將控制馬達開關的輸入時序信號對轉換成另一控制用時序信號對,該另一時序信號對滿足(1)切換速度較低,具有延遲時間為微秒級;(2)彼此不重疊(Non-overlapping),兩時序信號所控制的晶體管不會同時導通。
由于馬達的系統(tǒng)操作時間為毫秒級,因此具有微秒級的該低速時序信號對實質上并不影響馬達的系統(tǒng)操作速度。藉由降低控制馬達開閉的時序信號的切換速度,大大地降低馬達線圈上所感應的電動勢。另一方面由于兩時序信號彼此不重疊,因此可確保在切換過程中不會有短路電流的產生。以上兩點可確保電路元件的安全,使驅動電路具有高穩(wěn)定性及可靠性。
根據(jù)以上所述的目的,本實用新型提供了一種具低切換速度的雙極性馬達驅動電路,包含一第一晶體管與一第二晶體管,用以吸收電流,該第一晶體管與該第二晶體管成共發(fā)射極并接地,該第一、第二晶體管基極分別接受一第一時序輸入信號與一第二時序輸入信號;一第三晶體管與一第四晶體管其連接成達靈頓結構,用以驅動電流至該第二晶體管集電極,該第四晶體管發(fā)射極連換該第一晶體管集電極;一第五晶體管與一第六晶體管,其連接成達靈頓結構,用以驅動電流至該第一晶體管集電極,該第六晶體管發(fā)射極連接該第二晶體管集電極,其中該第三晶體管與該第五晶體管共發(fā)射極并連接一第一外接電壓,該第三晶體管基極串接一第一二極管與一第一電阻而連接于該第二晶體管集電極,該第五晶體管基極串接一第二二極管與一第二電阻而連接于該第一晶體管集電極;一第七晶體管與一第八晶體管其發(fā)射極分別接地,用以吸收電流,該第七晶體管與該第一晶體管共基極,該第八晶體管與該第二晶體管共基極;一第九晶體管與一第十晶體管,用以提供電流,該第九晶體管發(fā)射極連接于該第七晶體管與第一晶體管共基極的連接點,該第十晶體管發(fā)射極連接于該第八晶體管與第二晶體管共基極的連接點,其中,該第九晶體管與第十晶體管成共集電極并連接一第二外接電壓;一第十一晶體管與一第十二晶體管,其連接成達靈頓結構,該第十一晶體管基極接受該第一時序輸入信號,該第十一晶體管集電極與該第十二晶體管基極相連接并經由一第一電容接地,該第十二晶體管發(fā)射極經由一第三電阻而與該第九晶體管基極相連接;及一第十三晶體管與一第十四晶體管,其連接成達靈頓結構,該第十三晶體管基極接受該第二時序輸入信號,該第十三晶體管集電極與該第十四晶體管基極相連接并經由一第二電容接地,該第十四晶體管發(fā)射極經由一第四電阻而與該第十晶體管基極相連接,其中該第十一晶體管與該第十三晶體管共發(fā)射極并連接該第二外接電壓。
根據(jù)上述構想,其中雙極性馬達驅動電路更包含一第五電阻,位于該第一晶體管基極與發(fā)射極之間;一第六電阻位于該第二晶體管基極與發(fā)射極之間;一第七電阻,一端連接該第四晶體管基極,且另一端接地;一第八電阻一一端連接該第六晶體管基極,且另一端接地;一第九電阻一端連接該第九晶體管基極,且另一端接地;一第十電阻,一端連接該第十晶體管基極,且另一端接地;一第十一電阻,位于該第九晶體管集電極與該第二外接電壓之間;及一第十二電阻,位于該第十晶體管集電極與該第二外接電壓之間。
根據(jù)上述構想其中該第七晶體管集電極送出一第二信號至該第十四晶體管基極,且該第八晶體管集電極送出一第一信號至該第十二晶體管基極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持為低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持為低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
根據(jù)上述構想,其中該第七晶體管集電極送出一第二信號至該第十四晶體管發(fā)射極,且該第八晶體管集電極送出一第一信號至該第十二晶體管發(fā)射極,當該第一晶體管未完全關閉時該第七晶體管的集電極保持為低電位造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持為低電位造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
根據(jù)上述構想,其中該第七晶體管集電極送出一第二信號至該第十晶體管基極,且該第八晶體管集電極送出一第一信號至該第九晶體管基極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持為低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持為低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
根據(jù)以上所述的目的,本實用新型提供了一種具低切換速度的雙極性馬達驅動電路,包含一第一晶體管與一第二晶體管,用以吸收電流,該第一晶體管與該第二晶體管成共發(fā)射極并接地,該第一、第二晶體管基極分別接受一第一時序輸入信號與一第二時序輸入信號;一第三晶體管與一第四晶體管,其連接成達靈頓結構,用以驅動電流至該第二晶體管集電極,該第四晶體管發(fā)射極連接該第一晶體管集電極;一第五晶體管與一第六晶體管,其連接成達靈頓結構,用以驅動電流至該第一晶體管集電極,該第六晶體管發(fā)射極連接該第二晶體管集電極,其中該第三晶體管與該第五晶體管共發(fā)射極并連接一第一外接電壓,該第三晶體管基極串接一第一二極管與一第一電阻而連接于該第二晶體管集電極,該第五晶體管基極串接一第二二極管與一第二電阻而連接于該第一晶體管集電極;一第七晶體管與一第八晶體管,其發(fā)射極分別接地,用以吸收電流,該第七晶體管與該第一晶體管共基極,該第八晶體管與該第二晶體管共基極;一第九晶體管與一第十晶體管,用以提供電流,該第九晶體管發(fā)射極經由一第三電阻連接于該第七晶體管與第一晶體管共基極的連接點,該第十晶體管發(fā)射極經由一第四電阻連接于該第八晶體管與第二晶體管共基極的連接點,其中,該第九晶體管與第十晶體管成共集電極并連接一第二外接電壓;一第十一晶體管,其與該第九晶體管連接成達靈頓結構,該第十一晶體管基極接受該第一時序輸入信號,該第十一晶體管集電極與該第九晶體管基極相連接并經由一第一電容接地;及一第十三晶體管,其與該第十晶體管連接成達靈頓結構,該第十三晶體管基極接受該第二時序輸入信號,該第十三晶體管集電極與該第十晶體管基極相連接并經由一第二電容接地。
根據(jù)上述構想,其中雙極性馬達驅動電路更包含一第五電阻,位于該第一晶體管基極與發(fā)射極之間;一第六電阻,位于該第二晶體管基極與發(fā)射極之間;一第七電阻,一端連接該第四晶體管基極,且另一端接地;及一第八電阻,一端連接該第六晶體管基極,且另一端接地。
根據(jù)上述構想,其中該第七晶體管集電極送出一第二信號至該第十晶體管基極,且該第八晶體管集電極送出一第一信號至該第九晶體管基極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持為低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持為低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
根據(jù)上述構想,其中該第七晶體管集電極送出一第二信號至該第十晶體管發(fā)射極,且該第八晶體管集電極送出一第一信號至該第九晶體管發(fā)射極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持為低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持為低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
本實用新型的優(yōu)點在于由于馬達的系統(tǒng)操作時間為毫秒級,因此具有微秒級的該低速時序信號對實質上并不影響馬達的系統(tǒng)操作速度。藉由降低控制馬達開閉的時序信號的切換速度大大地降低馬達線圈上所感應的電動勢。另一方面,由于兩時序信號彼此不重疊,因此可確保在切換過程中不會有短路電流的產生,以上兩點可確保電路元件的安全,使驅動電路具有高穩(wěn)定性及可靠性。
為對本實用新型的結構、特征及其功效有進一步了解,茲列舉具體實施例并結合附圖詳細說明如下。然而,除了詳細描述外,本實用新型還可以廣泛地在其他的實施例施行,且本實用新型的范圍不受限定,以權利要求范圍為準。
圖1A~1C表示本實用新型的具低切換速度的雙極性馬達驅動電路的第一較佳實施例。
圖2A~2C表示上述第一較佳實施例的變化樣態(tài)。
圖3A及3B表示本實用新型的具低切換速度的雙極性馬達驅動器路的第二較佳實施例。
圖4A及4B表示上述第二較佳實施例的變化樣態(tài)。
圖5表示以本實用新型與先前技術作比較,在相同的輸入信號之下,所分別得到的電流模擬結果。
圖6表示以本實用新型與習知技術作比較,在相同的輸入信號之下,所分別得到的電壓模擬結果。
圖7表示一種習知的雙極性馬達驅動器的結構。
具體實施方式
本實用新型的雙極性馬達驅動電路的第一較佳實施例示于圖1A~1C,其中可分成A、B兩部分,第一部分電路為圖1A中虛線包圍的部分,包含作為吸收電流用的NPN晶體管Q1與Q2,晶體管Q1與Q2成共發(fā)射極連接于接地點,此Q1與Q2的基極分別接受輸入的時序信號Ei1與Ei2;作為形成驅動電流,與Q2同時導通的PNP晶體管Q3與NPN晶體管Q4連接成達靈頓結構,以及作為形成驅動電流,與Q1同時導通的PNP晶體管Q5與NPN晶體管Q6連接成達靈頓結構,Q3與Q5成共發(fā)射極連接于一外接電壓VCC,Q4的發(fā)射極接到Q1的集電極,Q6的發(fā)射極接到Q2的集電極,Q3的基極再串接一個二極管D1與一電阻R1而接于Q2的集電極,Q6的基極再串接一個二極管D2與電阻R2而接于Q1的集電極,馬達接于Q1與Q2兩者的集電極之間。
第二部分電路包含作為吸收電流用的NPN晶體管Q7與Q8,兩者的發(fā)射極均接地,Q7的基極接至Q1的基極,Q8基極接至Q2的基極;作為提供電流用的NPN晶體管Q9與Q10兩者的集電極分別接至外接電壓VDD,Q9的發(fā)射極連接于Q7與Q1兩者的基極的連接點,用以提供Q7與Q1的基極電流,Q10的發(fā)射極連接于Q8與Q2兩者的基極的連接點,用以提供Q8與Q2的基極電流;PNP晶體管Q11與NPN晶體管Q12連接成達靈頓結構,PNP晶體管Q13與NPN晶體管Q14連接成達靈頓結構,Q11與Q13的基極分別接受輸入的時序信號Ei1與Ei2,Q11與Q13成共發(fā)射極連接而外接至外接電壓VDD,Q11的集電極與Q12的基極的共同點經由電容C1而接地,Q13的集電極與Q14的基極的共同點經由電容C2而接地,Q1 2的發(fā)射極經由電阻R3而接至NPN晶體管Q9的基極。Q14的發(fā)射極經由電阻R4而接至NPN晶體管Q10的基極。
藉由將Q7的集電極信號OX2接至Q14的基極,且將該Q8的集電極信號OX1接至該Q1 2的基極(圖1A);或將OX2接至Q14的發(fā)射極,且將該OX1接至Q12的發(fā)射極(圖1B);或將OX2接至Q10的基極,且將該OX1接至Q9的基極(圖1C),使得(1)當Q1未完全關閉時,Q7的集電極電位OX2保持為低值(藉由適當?shù)倪x擇外加電壓VDD大小與電阻值R3可控制Q7在飽和區(qū)操作),造成Q2與Q4無法導通;(2)當Q2未完全關閉時,Q8的集電極電位OX1保持為低值(同樣地,Q8被控制在飽和區(qū)操作),造成Q1與Q6無法導通,因此,藉由信號OX2與OX1的反饋,可確保短路路徑,即Q6、Q2同時導通,或該Q4、Q1同時導通的情況不會產生。
另一方面,藉由Q11、Q12、電容C1、與電阻R3所形成的部分電路,以及Q13、Q14、電容C2、與電阻R4所形成的部分電路,由于Q12或Q14的基極端所看到的等效電阻分別為各自的發(fā)射極電阻的β倍,因此,時間常數(shù)(=RC值)被放大β倍達到降低切換速度的目的。
前述第一較佳實施例的變化樣態(tài)示于圖2A~2C中,相較于圖1A~1C,另加了一些電阻如下Q1的基極與發(fā)射極之間及Q2的基極與發(fā)射極之間分別串接一電阻,Q4的基極、Q6的基極、Q9的基極、Q10的基極分別串接一電阻而接地,Q9的集電極與Q10的集電極分別串接一電阻然后接至外接電壓VDD。藉由加上這些電阻則更易于調整電路上的一些參數(shù)。
本實用新型的第二較實施例示于圖3A及3B中。參考圖3A,其亦分成兩部分,其中第一部分(虛線包圍的)與圖1A的第一部分完全相同,在此略過。
圖3A的第二部分相較于圖1A的第二部分,相異處在于Q12與Q14不復存在,詳而言之,圖1A中,左側的Q11、Q12所形成的達靈頓結構以單一PNP晶體管Q11來取代,電阻R3亦移至Q9的發(fā)射極。右側的情況亦類似,省略其說明。
類似于圖1,反饋信號OX2與OX1亦有兩種接法,說明如下藉由將Q7的集電極信號OX2接至Q10的基極,且將Q8的集電極信號OX1接至Q9的基極(如圖3A),或將OX2接至Q10的發(fā)射極,又將OX1接至Q9的發(fā)射極(如圖3B),同樣可確保短路路徑不會產生。
類似地,藉由Q11、Q9電容C1與電阻R3所形成的部分電路,以及Q13、Q10、電容C2、與電阻R4所形成的部分電路,由于Q9或Q10的基極端所看到的等效電阻分別為各自的發(fā)射極電阻的β倍,因此,時間常數(shù)被放大β倍,達到降低切換速度的目的。
同樣地藉由對前述第二較佳實施例加上一些電阻,更易于調整電路上的一些參數(shù)。此種變化樣態(tài)示于圖4A及4B中,其中Q1的基極與發(fā)射極之間,Q2的基極與發(fā)射極之間分別串接一電阻,Q4的基極及該Q6的基極分別串接一電阻而接地。
參考圖5,以圖5A作為輸入的時序信號Ei1與Ei2,分別加在習知技術(圖7)與本實用新型(以圖2A為例)的電路上,所得的輸出電流分別顯示于圖5B與圖5C中。圖5A中,在橫軸標示為200至210之間有一段時間,Ei1與Ei2均為低值,此時在習知技術的電路上(圖5B)出現(xiàn)高達1.5A的大電流,足以傷害集成電路。而在本實用新型的電路上(圖5C),則電流一直保持在約5~371mA的范圍,證明本實用新型能抑制大電流的產生。
參考圖6,同樣采用圖5A所示的輸入信號Ei1與Ei2,分別加在習知技術(圖7)與本實用新型(以圖2A為例)的電路上所得的輸出電壓(端子D0與DOB之間的電位差)分別顯示于圖6A與圖6B中。比較該兩圖,可知圖6A所示的習知電路中出現(xiàn)了超過90伏的突波,而圖6B所示的本實用新型的電路中,最大的突波不超20伏,證明本實用新型能抑制大電壓的產生。綜合圖5與圖6,可知本實用新型相較于習知電路,提供良好的保護電路效果。
即使本實用新型是藉由舉出多個較佳實施例來描述,但是本實用新型并不限定于所舉出的實施例。先前雖舉出與敘述的特定實施例,但是顯而易見地,其它未脫離本實用新型所揭示的精神下,所完成的等效改變或修飾均應包含在本實用新型的申請專利范圍內,此外,凡其它未脫離本實用新型所揭示的精神下,所完成的其他類似與近似改變或修飾,也均包含在本實用新型的申請專利范圍內,同時應以最廣的定義來解釋本實用新型的范圍,藉以包含所有的修飾與類似結構。
權利要求1.一種具低切換速度的雙極性馬達驅動電路,包含第一晶體管與第二晶體管,用以吸收電流,該第一晶體管與該第二晶體管成共發(fā)射極并接地,該第一、第二晶體管基極分別接受第一時序輸入信號與第二時序輸入信號;第三晶體管與第四晶體管,其連接成達靈頓結構,用以驅動電流至該第二晶體管集電極,該第四晶體管發(fā)射極連接該第一晶體管集電極;第五晶體管與第六晶體管,其連接成達靈頓結構,用以驅動電流至該第一晶體管集電極,該第六晶體管發(fā)射極連接該第二晶體管集電極,其特征是其中該第三晶體管與該第五晶體管共發(fā)射極并連接第一外接電壓,該第三晶體管基極串接第一二極管與第一電阻而連接于該第二晶體管集電極,該第五晶體管基極串接第二二極管與第二電阻而連接于該第一晶體管集電極;設有第七晶體管與第八晶體管,其發(fā)射極分別接地,用以吸收電流,該第七晶體管與該第一晶體管共基極,該第八晶體管與該第二晶體管共基極;第九晶體管與第十晶體管,用以提供電流,該第九晶體管發(fā)射極連接于該第七晶體管與第一晶體管共基極的連接點,該第十晶體管發(fā)射極連接于該第八晶體管與第二晶體管共基極的連接點,其中該第九晶體管與第十晶體管成共集電極并連接第二外接電壓;第十一晶體管與第十二晶體管,其連接成達靈頓結構,該第十一晶體管基極接受該第一時序輸入信號,該第十一晶體管集電極與該第十二晶體管基極相連接并經由第一電容接地,該第十二晶體管發(fā)射極經由第三電阻而與該第九晶體管基極相連接;及第十三晶體管與第十四晶體管,其連接成達靈頓結構,該第十三晶體管基極接受該第二時序輸入信號,該第十三晶體管集電極與該第十四晶體管基極相連接并經由第二電容接地,該第十四晶體管發(fā)射極經由第四電阻而與該第十晶體管基極相連接,其中該第十一晶體管與該第十三晶體管共發(fā)射極并連接該第二外接電壓。
2.根據(jù)權利要求1所述的具低切換速度的雙極性馬達驅動電路,其特征是更包含一第五電阻,位于該第一晶體管基極與發(fā)射極之間;一第六電阻,位于該第二晶體管基極與發(fā)射極之間;一第七電阻,一端連接該第四晶體管基極,且另一端接地;一第八電阻,一端連接該第六晶體管基極,且另一端接地;一第九電阻,一端連接該第九晶體管基極,且另一端接地;一第十電阻,一端連接該第十晶體管基極,且另一端接地;一第十一電阻,位于該第九晶體管集電極與該第二外接電壓之間;及一第十二電阻,位于該第十晶體管集電極與該第二外接電壓之間。
3.根據(jù)權利要求1或2所述的具低切換速度的雙極性馬達驅動電路,其特征是其中該第七晶體管集電極送出一第二信號至該第十四晶體管基極,且該第八晶體管集電極送出一第一信號至該第十二晶體管基極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
4.根據(jù)權利要求1或2所述的具低切換速度的雙極性馬達驅動電路,其特征是其中該第七晶體管集電極送出一第二信號至該第十四晶體管發(fā)射極,且該第八晶體管集電極送出一第一信號至該第十二晶體管發(fā)射極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
5.根據(jù)權利要求1或2所述的具低切換速度的雙極性馬達驅動電路,其特征是其中該第七晶體管集電極送出一第二信號至該第十晶體管基極,且該第八晶體管集電極送出一第一信號至該第九晶體管基極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
6.一種具低切換速度的雙極性馬達驅動電路,包含第一晶體管與第二晶體管,用以吸收電流,該第一晶體管與該第二晶體管成共發(fā)射極并接地,該第一、第二晶體管基極分別接受第一時序輸入信號與第二時序輸入信號;第三晶體管與第四晶體管,其連接成達靈頓結構,用以驅動電流至該第二晶體管集電極,該第四晶體管發(fā)射極連接該第一晶體管集電極;第五晶體管與第六晶體管,其連接成達靈頓結構,用以驅動電流至該第一晶體管集電極,該第六晶體管發(fā)射極連接該第二晶體管集電極;其特征是該第三晶體管與該第五晶體管共發(fā)射極,并連接第一外接電壓,該第三晶體管基極串接第一二極管與第一電阻而連接于該第二晶體管集電極,該第五晶體管基極串接第二二極管與第二電阻而連接于該第一晶體管集電極;設有第七晶體管與第八晶體管,其發(fā)射極分別接地,用以吸收電流,該第七晶體管與該第一晶體管共基極,該第八晶體管與該第二晶體管共基極;第九晶體管與第十晶體管,用以提供電流,該第九晶體管發(fā)射極經由第三電阻連接于該第七晶體管與第一晶體管共基極的連接點,該第十晶體管發(fā)射極經由第四電阻連接于該第八晶體管與第二晶體管共基極的連接點,其中,該第九晶體管與第十晶體管成共集電極并連接一第二外接電壓;第十一晶體管,其與該第九晶體管連接成達靈頓結構,該第十一晶體管基極接受該第一時序輸入信號,該第十一晶體管集電極與該第九晶體管基極相連接并經由第一電容接地;及第十三晶體管,其與該第十晶體管連接成達靈頓結構,該第十三晶體管基極接受該第二時序輸入信號,該第十三晶體管集電極與該第十晶體管基極相連接并經由一第二電容接地。
7.根據(jù)權利要求6所述的具低切換速度的雙極性馬達驅動電路,其特征是更包含第五電阻,位于該第一晶體管基極與發(fā)射極之間;第六電阻,位于該第二晶體管基極與發(fā)射極之間;第七電阻,一端連接該第四晶體管基極,且另一端接地;及第八電阻,一端連接該第六晶體管基極,且另一端接地。
8.根據(jù)權利要求6或7所述的具低切換速度的雙極性馬達驅動電路,其特征是其中該第七晶體管集電極送出第二信號至該第十晶體管基極,且該第八晶體管集電極送出第一信號至該第九晶體管基極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時導通。
9.根據(jù)權利要求6或7所述的具低切換速度的雙極性馬達驅動電路,其特征是其中該第七晶體管集電極送出第二信號至該第十晶體管發(fā)射極,且該第八晶體管集電極送出第一信號至該第九晶體管發(fā)射極,當該第一晶體管未完全關閉時,該第七晶體管的集電極保持低電位,造成該第二晶體管與該第四晶體管無法導通,用以防止該第一晶體管與該第四晶體管同時導通,當該第二晶體管未完全關閉時,該第八晶體管的集電極保持低電位,造成該第一晶體管與該第六晶體管無法導通,用以防止該第二晶體管與該第六晶體管同時等通。
專利摘要一種具低切換速度的雙極性馬達驅動電路,其要點在于將控制馬達開關的輸入時序信號對轉換成另一控制用時序信號對,該另一時序信號對滿足(1)切換速度較低具有延遲時間為微秒級;(2)彼此不重疊(Non-overlapping),兩時序信號所控制的晶體管不會同時導通。由于馬達的系統(tǒng)操作時間為毫秒級,因此具有微秒級的該低速時序信號對實質上并不影響馬達的系統(tǒng)操作速度。藉由降低控制馬達開閉的時序信號的切換速度大大地降低馬達線圈上所感應的電動勢。另一方面,由于兩時序信號彼此不重疊,因此可確保在切換過程中不會有短路電流的產生,以上兩點可確保電路元件的安全,使驅動電路具有高穩(wěn)定性及高可靠性。
文檔編號H02P8/06GK2691164SQ20042000574
公開日2005年4月6日 申請日期2004年3月4日 優(yōu)先權日2004年3月4日
發(fā)明者林逸彬, 林登財 申請人:易亨電子股份有限公司