專利名稱：電源電路及電源電路控制方法
技術領域：
本發(fā)明是關于 一 種電源電路及電源電路控制方法。
技術背景隨著電子產品使用的日益廣泛，低能耗的電子產品逐漸受到青 睞。然，作為電子產品重要組成部分的電源電路能耗較大。請參閱圖l，其是一種現(xiàn)有技術電源電路的電路結構框圖。該電源電路1包括一第一輸入端2、 一第二輸入端3、 一繼電器4、 一主電 源5、 一副電源6、 一微處理器7和一開關8。該副電源6包括一變壓器 9和 一 整流濾波電路(未標示)。該第 一 輸入端2電連接該主電源5 ,該第二輸入端3經由該繼電器 4電連接該主電源5，該主電源5電連接一負載(圖未示)。該第一、第 二輸入端2、 3還分別電連接該變壓器9的初級線圏的兩端，該變壓器 9的次級線圈經由該整流濾波電路電連接該微處理器7 。該繼電器4 的電感線圈(未標示)一端接地，另 一端電連接該微處理器7。該電源電i^各1的運作原理如下一交流電壓經由該第一、第二輸入端2、 3輸入該電源電^各1，且 經由該副電源6的變壓器9和該整流濾波電^各而轉換為直流電壓，該 直流電壓加載于該微處理器7，使該微處理器7處于上電狀態(tài)。該微處理器7上電后，當使用者通過該開關8產生 一 開機脈沖信 號至該微處理器7時，該微處理器7根據(jù)該開機脈沖信號發(fā)送控制信 號至該繼電器4，使該繼電器4處于導通狀態(tài)。此時，該第一、第二 輸入端2、 3輸入的交流電壓加載至該主電源5,并經該主電源5處理 后為該負載供電。該主電源5工作后，當使用者通過該開關8產生一 關機脈沖信號至該微處理器7時，該微處理器7根據(jù)該關機脈沖信號 發(fā)送控制信號至該繼電器4，該繼電器4斷開，該主電源5無電壓輸出，該負載停止工作，此時，該電源電路2處于待機狀態(tài)。然，由于該第一、第二輸入端2、 3始終經由該副電源6提供上電 電壓至該微處理器7，因此，始終有電壓加載至該副電源6的變壓器9。 由于該副電源6的變壓器9能耗較大，因此，即使該電源電路l處于待 機狀態(tài)時，其能耗仍然較大。發(fā)明內容為了解決現(xiàn)有技術電源電路待機能耗較大的問題，有必要提供 一種待機能耗較小的開關電源電路。為了解決現(xiàn)有技術電源電路待機能耗較大的問題，有必要提供 一種待機能耗較小的開關電源電路控制方法。一種電源電路，其包括一主電^各、 一待才幾控制電路和一孩i處理 器。當開啟該電源電路時，該待機控制電路發(fā)送一脈沖信號至該微 處理器，且該待機控制電路控制該主電路開啟，使該主電i 各為該樹: 處理器供電，該微處理器為一負載供電，并發(fā)送一第一控制信號至 該待機控制電路，控制該主電^各保持工作狀態(tài)；當關閉該電源電^各 時，該待機控制電路再次發(fā)送一脈沖信號至該微處理器，該微處理 器發(fā)送一第二控制信號至該待機控制電路，該待機控制電路控制該 主電路關閉。一種電源電路的控制方法，其包括如下步驟a.當開啟該電源 電路時， 一待機控制電路發(fā)送一脈沖信號至一微處理器，且該待機 控制電路控制一主電路開啟，使該主電路為該孩t處理器供電，該微 處理器為 一 負載供電，并發(fā)送 一 第 一 控制信號至該待機控制電路， 控制該主電路保持工作狀態(tài)；b.當關閉該電源電路時，該待機控制 電路再次發(fā)送一脈沖信號至該微處理器，此時該微處理器發(fā)送一第 二控制信號至該待機控制電路，使該待機控制電路控制該主電路關 閉，該主電路停止為該微處理器供電，該微處理器停止為該負載供 電。與現(xiàn)有技術相比，本發(fā)明電源電路及本發(fā)明電源電路的控制方 法可以在電路電路關閉時，該待機控制電路再次發(fā)送一脈沖信號至該微處理器，該微處理器發(fā)送一第二控制信號至該待機控制電路， 使該待機控制電路控制該主電路關閉，因此，該電源電路能耗較低， 該控制方法所控制的電源電路能耗較低。


圖l是一種現(xiàn)有技術電源電路的電路結構框圖。圖2是本發(fā)明電源電路的第一實施方式的電路結構框圖。圖3是圖2所示主電路的內部電路示意圖。圖4是圖2所示能量獲取電路和儲能電路的內部電路示意圖。圖5是圖2所示待機指示電路的內部電路示意圖。圖6是圖2所示待機控制電路的內部電路示意圖。圖7是本發(fā)明電源電路的第二實施方式的電路結構框圖。圖8是本發(fā)明電源電路的第三實施方式的電路結構框圖。
具體實施方式
請參閱圖2 ，是本發(fā)明電源電路的第 一 實施方式的電路結構框 圖。該電源電路20包括一第 一 、第二輸入端211、 212、 一能量獲取 電路22、 一整流濾波電路23、 一待機指示電路24、 一儲能電路25、 一主電路26、 一待機控制電^各27、 一孩i處理器28和一待才幾偵測電路 29。該第一、第二輸入端211、 212分別是交流電壓的火線(Live Line) 輸入端與零線(Null Line)輸入端。該第一、第二輸入端211、 212輸 入的交流電壓經由該整流濾波電^各23整流濾波后，于該整流濾波電 路23的輸出端231輸出 一直流電壓至該主電路26。該第一、第二輸入 端211、 212輸入的交流電壓還提供能量給該能量獲取電路22。該主電^各26接收該整流濾波電^各23輸出端23 l輸出的直流電壓， 并對該直流電壓進行處理，然后經由該主電路26的第 一輸出端260 向該孩i處理器28供電。例如該主電^各26將該整流濾波電路23輸出 的直流電壓轉換為一 5 V直流電壓，該5 V直流電壓由該主電^各26的第 一輸出端260輸出。該主電路26同時通過該主電路26的第二、第三輸出端261、 262向該能量獲取電路22供電。該能量獲取電路22分別從該電源電路20的第 一 、第二輸入端 211、 212和該主電路26的第二、第三輸出端261、 262獲取電壓，并 于該能量獲取電路22的輸出端221分別提供電壓于該待機指示電路 24和該儲能電路25。該待機指示電路24分別從該能量獲取電路22的輸出端221和該 主電路26的第二輸出端261接收電壓以顯示該主電路26的工作狀態(tài)。該儲能電路25接收并儲存自該能量獲取電路22的輸出端221傳 遞的電能，并于該儲能電路25的輸出端251提供該待機控制電路27 控制該電源電路20開/關所需的能量。該待機偵測電路29通過其輸入端291偵測負載(圖未示)的電壓 信號，以判斷該電源電路20是否進入待機狀態(tài)，并經由待機偵測電 路29的輸出端292發(fā)送該電壓信號至該微處理器28和該待機控制電 路27。該微處理器28的第 一觸發(fā)端281、第二觸發(fā)端282分別接收該待 機控制電路27的第 一 輸出端272輸出的脈沖信號、該待機偵測電路29 的輸出端292輸出的電壓信號。依據(jù)該二信號，該微處理器通過其第 一輸出端284發(fā)送相應控制信號至該待機控制電路27 ，其第二輸出端 283用于控制該負載的工作。該待機控制電路27接收該儲能電路25的輸出端251輸出的電壓， 使該待機控制電路27上電。該待機控制電路27還接收該微處理器28 的第 一輸出端284和該待機偵測電路29的輸出端292發(fā)出的控制信 號，并通過其第二輸出端271控制該主電if各26的工作狀態(tài)。該待^/L控 制電路27也根據(jù)使用者發(fā)出的操作信號，通過其第一輸出端272發(fā)送 脈沖信號至該微處理器28。請一并參閱圖2、圖3,其中圖3是圖2所示主電路26的內部電路 示意圖。該主電路26是一開關電源電路，其包括一變壓器263、 一開 關控制電路(Switch IC)264、 一晶體管265和 一反饋電路266。該變壓 器263包括一初級線圈267和一次級線圈268。其中該初級線圈267 — 側為該變壓器263的初級端，該次級線圈268 —側為該變壓器263的次級端。通常，該變壓器263初級端的接地電壓不為0，而其次級端的 接地電壓為O，因此，當一電子元件電連接該變壓器263初級端的4妄 地端時，定義該電子元件初級端接地。在下文中，用接地表示該電 子元件接地電壓為O，用初級端接地表示該電子元件電連接該變壓器 263初級端的4妻i也端。該初級線圏267的一端電連接該整流濾波電路23的輸出端231, 另 一 端經由該晶體管265和 一 電阻(未標示)初級端地，該初級端接 地為該主電路26的第三輸出端262。該次級線圈268 —端通過一整流 濾波電路(未標示)電連接至該主電路26的第二輸出端261，該次級線 圏268的一抽頭端(未標示)通過另 一整流濾波電^各(未標示)電連4妄至 該主電路26的第一輸出端260，該次級線圈268的另 一端接地。因此， 該主電路26的輸入電壓經由該變壓器263分壓而輸出兩種不同電壓， 例如26V、 5V。該開關控制電路264的on/off控制端2640電連接該 待機控制電路27的第二輸出端271,以接收該待機控制電路27發(fā)出的 脈沖信號。該反饋電路266電連接于該主電路26的第一輸出端260與 該開關控制電路264之間，以將該主電路26的輸出電壓反饋至該開關 控制電路264。該開關控制電路264控制該晶體管265的導通時間以調 整該第一、第二輸出端260、 261輸出的電壓。請一并參閱圖2、圖4，其中圖4是圖2所示能量獲取電路22和儲 能電路25的內部電路示意圖。該儲能電路25包括一儲能電容(未標 示)，該儲能電容一端接地，其另一端電連接該能量獲取電路22的輸 出端221。該能量獲取電路22包括一大能量獲取電路222和第一、第二、第 三微能量獲取電路223、 224、 225。該大能量獲取電路222和該第一 、 第二、第三微能量獲取電路223、 224、 225的輸出端都連接該能量獲 取電路22的輸出端221。該大能量獲取電路222從該主電路26的第二輸出端261獲取能 量，其包括一二極管(未標示)，該二極管的正極電連接該主電路26 的第二輸出端261，其負極電連接該能量獲取電路22的輸出端221。該第一、第二微能量獲取電路223、 224分別從該電源電路20的第一、第二輸入端211、 212獲取能量。該第一、第二微能量獲取電 路223、 224結構相同。該第一、第二微能量獲取電路223、 224的輸 入端分別電連接該電源電路20的第一、第二輸入端211、 212。該第 一微能量獲取電路223包括第一、第二電容2231 、 2232和第一、第二 二極管2233、 2234。該電源電路20的第 一輸入端211經由該第 一 電容 2231電連接該第一二極管2233的正極，該第一二極管的負極電連接 該能量獲取電路22的輸出端221 。該第二電容223 1與該第二 二極管 2234組成一并聯(lián)電路，且該第二二極管2234的正極接地，其負極電 連接該第一二極管2233的正極。
該第三微能量獲取電路225從該主電路26的變壓器263的初級端 接地端，即該主電路26的第三輸出端262獲取能量。該第三微能量獲 取電路225的輸入端電連接該主電路26的第三輸出端262。該第三微 能量獲取電路225的內部電路與該第 一微能量獲取電路223相似，不 同的處在于該第三微能量獲取電路225的第 一 電容225 l還可為 一 電 阻或電感。
當該主電路26工作時，該大能量獲取電路222和該第一、第二、 第三微能量獲取電路223、 224、 225同時向該儲能電路25的儲能電容 供電。當該主電路26處于待機狀態(tài)時，僅該第一、第二、第三微能 量獲取電路223、 224、 225向該儲能電容供電。
請一并參閱圖2、圖5，其中圖5是圖2所示待機指示電路的內部 電路示意圖。該待機指示電路24包括一電容241、 一第一晶體管242、 一第二晶體管243、 一發(fā)光二極管244和一穩(wěn)壓管245。該第一晶體管 242是一PNP型雙極晶體管，該第二晶體管243是一NPN型雙極晶體 管。
該第 一 晶體管242的發(fā)射極經由依次串接的 一 電阻(未標示)和 一二極管(未標示)的負、正極電連接該能量獲取電路22的輸出端 221。該第一晶體管242的發(fā)射極同時經由該電容241接地。該第一晶 體管242的集電極經由該發(fā)光二極管244的正極、負極接地。該第一 晶體管242的基極經由 一 電阻(未標示)電連接其發(fā)射極，該基極同時 經由另 一電阻(未標示)電連接該第二晶體管243的集電極，該基極還依次經由一二極管(未標示)的負、正極電連接該主電路26的第二輸 出端261。該第二晶體管243的發(fā)射極接地，其基極經由該穩(wěn)壓管245 的正極、負極電連接該第」晶體管242的發(fā)射極，也經由一二極管的 負極、正極連接至該第一晶體管242的集電極。
當該主電路26處于工作狀態(tài)時，其第二輸出端261的電壓(例如 26V)加載至該第 一晶體管242的基極，該第一晶體管242截止，該發(fā) 光二極管244不發(fā)光。
當該主電路26處于待機狀態(tài)時，該主電路26的第二輸出端261 無電壓輸出，該能量獲取電路22經由其輸出端221對該電容241充電。 當該電容241兩端電壓充電到一定值時，該穩(wěn)壓管245導通，進而使 該第二晶體管243導通，該第一晶體管242的基極拉為低電位，從而 該第 一 晶體管242導通，該電容241經由該第 一 晶體管242和該發(fā)光二 極管244放電，該發(fā)光二極管244發(fā)光。
當該電容241兩端電壓放電到一定值時，該第一晶體管242、第 二晶體管243同時截止，該發(fā)光二極管244停止發(fā)光，該能量獲取電 路22的第一、第二、第三微能量獲取電路223、 224、 225向該電容241 再次充電，當該電容241兩端電壓達到 一定值后，該發(fā)光二^L管244 再次發(fā)光。因此，當該主電路26處于待機狀態(tài)時，該電容241不斷充、 ;改電，/人而該發(fā)光二才及管244不斷閃爍，以顯示該電源電3各20處于待 機狀態(tài)。
請一并參閱圖2、圖6，其中圖6是圖2所示待機控制電路的內部 電路示意圖。該待機控制電路27包括一開關273、 一正反器274、 一 電子式微動開關275和一反向器276。該開關273是使用者手動控制該 電源電路20的元件，其可為觸摸式開關(Touch Switch)、單向開關或 雙向開關。
該正反器274包括一第 一輸入端2741、 一第二輸入端2742、 一第 三輸入端2743和一輸出端2744。該開關273的一端接地，另一端經由 一二極管(未標示)的負、正極電連接該正反器2:74的第 一輸入端 2741，同時經由另一二極管(未標示)的負、正極電連接該待機控制 電路27的第 一輸出端272。該正反器274的第二輸入端2742經由一 RC電路和一 二極管(未 標示)的負、正極電連接該微處理器28的第一輸出端284。該正反器 274的第三輸入端2743電連接該待^/L偵測電路29的輸出端292。該正 反器274的輸出端2744依次經由該電子式微動開關275和該反向器 276電連接該待機控制電路27的第二輸出端271。
該電子式孩t動開關275包括一第一電阻Rl、 一第二電阻R2、 一 第三電阻R3和 一 第 一 晶體管Ql 。該第 一 晶體管Ql的基極依次經由該 第二電阻R2、該第 一 電阻R1電連接該正反器274的輸出端2744，也 經由該第三電阻R3初級端接地；發(fā)射極初級端接地；集電極連接至 該反向器276。該第一晶體管Q1是一NPN型雙極晶體管，該第一晶 體管Q1也可為N通道金屬氧化物半導體場效晶體管。
該反向器276包括一第二晶體管Q2、 一電容C、 一第四電阻R4 和一第五電阻R5。該第二晶體管Q2的基極經由該第五電阻R5初級端 接地，也經由該第四電阻R4電連接該第一晶體管Q1的集電極，還依 次經由該第四電阻R4和該電容C初級端接地；發(fā)射極初級端接地； 集電極電連接該待機控制電路27的第二輸出端271。該整流濾波電路 23的輸出端231依序經由二串聯(lián)的電阻(未標示)和該電容C初級端接 地。該第二晶體管Q2是一NPN型雙極晶體管，該第二晶體管Q2也可 為N通道金屬氧化物半導體場效晶體管。
該正反器274進一步包括一第三晶體管Q3、 一第四晶體管Q4、 一第五晶體管Q5、 一第六晶體管Q6、 一穩(wěn)壓二極管2745、 一第六電 阻R6、 一第七電阻R7和一第八電阻R8。該第三、第四、第六晶體管 Q3、 Q4、 Q6是NPN型雙極晶體管，該第三、第四、第六晶體管Q3、 Q4、 Q6也可為N通道金屬氧化物半導體場效晶體管。該第五晶體管 Q5是一PNP型雙極晶體管，該第五晶體管Q5也可為P通道金屬氧化 物半導體場效晶體管。
該第三晶體管Q3的基極電連接該正反器274的第二輸入端 2742;發(fā)射極接地；集電極經由 一 電阻(未標示)電連接該儲能電路 25的輸出端251，也經由一二極管(未標示)的正、負極電連接該正反 器274的第三輸入端2743。該第四晶體管Q4的基極經由 一 電阻(未標示)連接至該正反器274的第三輸入端2743，該第三輸入端2743經由 一濾波電容(未標示)接地，該基極經由一電阻(未標示)接地；發(fā)射極 接地；集電極依次經由該第七電阻R7電連接該第五晶體管Q5的基 極。
該第五晶體管Q 5的基極經由 一 電阻電連接該正反器2 7 4的第一 輸入端2741 ,也經由該第六電阻R6電連接該儲能電路25的輸出端 251;發(fā)射極電連接該儲能電路25的輸出端251，也經由一二極管(未 標示)的正、負極電連接該第六晶體管Q6的集電極；集電極依次經 由該第八電阻R8、該穩(wěn)壓二極管2745的負、正極接地。該第六晶體 管Q6的基極連接至該穩(wěn)壓二極管2745的負極；發(fā)射極連接至該正反 器27的輸出端2744。
請一并參閱圖2至圖6，該電源電路20的運作原理如下
當該電源電路20的第一、第二輸入端211、 212輸入交流電壓后， 該交流電壓經由該整流濾波電i 各23整流濾波后加載至該主電路26的 變壓器263的初級線圈267。
當使用者要打開該電源電路20時，其按下該待機控制電路27的 開關273，該開關273瞬間導通，該第五晶體管Q5的基極和該微處理 器28的第 一觸發(fā)端281接收一低電平脈沖，該第五晶體管Q5導通， 因而該第六晶體管Q6的基極經由該第八電阻R8和該第五晶體管Q5 的集電極、發(fā)射極與該儲能電路25的輸出端251電連接，該第六晶體 管Q6導通，因而該第一晶體管Q1的基極經由該第二電阻R2、該第一 電阻R1、該第六晶體管Q6的發(fā)射極、集電極和一二極管連接至該儲 能電路25的輸出端251,該第一晶體管Q1導通，使該第二晶體管Q2 的基極被拉為低電平，因而該第二晶體管Q2截止，使得該開關控制 電路264的on/off控制端2640的電壓不會被該第二輸出端271拉為低 電平，因此該開關控制電路264開始工作，該開關控制電路264控制 該主電路26的晶體管265的導通時間，從而使該主電路26的第 一 輸出 端260為該微處理器28供電，進而使該微處理器28控制該負載的工 作。該微處理器28上電后，因其第 一觸發(fā)端281在該開關273被按下 時首次接收到 一低電平脈沖，因而該微處理器28的第 一輸出端284輸出一低電平，使該第三晶體管Q3截止，該儲能電路25的輸出端251 依序經由 一 電阻、一二極管和一 電阻提供一 高電平至該第四晶體管 Q4的基極，因此該第四電晶Q4導通，使該第五、第六、第一晶體管 Q5、 Q6、 Ql保持導通狀態(tài)，該第二晶體管Q2保持截止狀態(tài)，該主 電路26、該微處理器28和負載保持工作狀態(tài)。
當使用者要關閉該電源電路20時，使用者再次按下該待機控制 電路27的開關273，該微處理器28的第 一觸發(fā)端281再次接收 一低電 平脈沖。該微處理器28具有記憶功能，其第一觸發(fā)端281奇數(shù)次接收 脈沖信號時，控制第一輸出端284輸出一低電平，第一觸發(fā)端281偶 數(shù)次接收脈沖信號時，控制第一輸出端284輸出高電平，此時該微處 理器28的第一觸發(fā)端281是第二次接收低電平脈沖，因而第一輸出端 284輸出一高電平，使該第三晶體管Q3導通，無電壓提供給該第四 晶體管Q4的基極，該第四晶體管Q4截止，因而該儲能電路25的輸出 端251的高電平寫入該第五晶體管Q5的基極，該第五晶體管Q5截止， 該第六晶體管Q6和該第一晶體管Q1也截止，該電容C輸出一高電平 至該第二晶體管Q2的基極，因而該第二晶體管Q2導通，該開關控制 電路264的on/off控制端2640經由該第二晶體管Q2的集電極、發(fā)射極 初級端接地，即纟皮拉低為低電平，從而該開關控制電^各264停止工作， 進而該變壓器263停止工作。該主電路26的第 一 輸出端260無電壓輸 出，該待機指示電路24的發(fā)光二極管244開始閃爍，且該微處理器28 和負載停止工作。
當該電源電路20用于液晶顯示器時，該負載可為液晶面板、逆 變器(Inverter)和通用串行總線(Universal Serial Bus, USB)接口等其 它用電元件。下面以該負載為液晶面斧反為例，i兌明該電源電3各20的 待機原理
當該電源電路20正常工作時，該待機偵測電路29經由其輸入端 291偵測輸入該液晶面板的電壓信號。例如數(shù)字3見訊接口 (Digital Visual Interface, DVI)信號、視頻圖像數(shù)組(Video Graphics Array, VGA)接口信號、高清晰度多媒體接口 (High Definition Multimedia Interface, HDMI)信號的信號電壓。該待機偵測電路29通過其輸出端292輸出該電壓信號至該微處理器28的第二觸發(fā)端282,該第二觸發(fā) 端282根據(jù)該電壓信號也會控制第 一輸出端284輸出 一低電平，使該 主電路26、該微處理器28和負載保持工作狀態(tài)。當該電源電路20由 正常工作狀態(tài)轉變?yōu)榇龣C狀態(tài)后，該待機偵測電路29無法再偵測到 該電壓信號，其停止發(fā)送該電壓信號至該微處理器28的第二觸發(fā)端 282，此時，該第二觸發(fā)端282控制該樣i:處理器28的第 一輸出端284 輸出一高電平，使該第三晶體管Q3導通，無電壓提供給該第四晶體 管Q4的基極，該第四晶體管Q4截止，因而該儲能電路25的輸出端251 的高電平寫入該第五晶體管Q5的基極，該第五晶體管Q5截止，該第 六晶體管Q6和該第一晶體管Q1也截止，該電容C輸出一高電平至該 第二晶體管Q2的基極，因而該第二晶體管Q2導通，該開關控制電路 264的on/off控制端2640經由該第二晶體管Q2的集電極、發(fā)射極初級 端接地，即被拉低為低電平，從而該開關控制電路264停止工作，進 而該變壓器263停止工作。該主電路26的第一、第二輸出端260、 261 無電壓輸出，該待機指示電路24的發(fā)光二極管244開始閃爍，且該微 處理器28和負載停止工作。
該電源電路20進入待機狀態(tài)后，當該待機偵測電路29經由其輸 入端291偵測到輸入該液晶面板的電壓信號時，該待機偵測電路29 通過其輸出端292輸出電壓信號，該電壓信號經由一電阻加載至該第 四晶體管Q4的基極，使該第四晶體管Q4導通，該第五晶體管Q5的 基極經由該第七電阻R7接地，該第五晶體管Q5導通，因而該第六晶 體管Q6的基極經由該第八電阻R8與該儲能電路25的輸出端25 1電連 接，該第六晶體管Q6導通，因而該第一晶體管Q1的基極經由該第二 電阻R2 、該第 一 電阻Rl和一 二極管連接至該儲能電路25的輸出端 251,因而該第 一晶體管Q1導通，使該第二晶體管Q2的基極經由該 第四電阻R4初級端接地，因而該第二晶體管Q2截止，使得該開關控 制電路264的on/off控制端2640的電壓不會#皮拉為低電平，因此該開 關控制電^各264開始工作，該開關控制電路264控制該主電路26的晶 體管265的導通時間，從而使該主電路26的第 一 輸出端260輸出電壓， 進而使該微處理器28控制該負載的工作。同時，該待機偵測電路29的輸出端292輸出電壓信號至該微處理器28的第二觸發(fā)端282,該第 二觸發(fā)端282控制該微處理器28的第一輸出端284輸出 一低電平，使 該主電路26、該微處理器28和負載保持工作狀態(tài)。
與現(xiàn)有技術相比，本發(fā)明的電源電^各20在進入關機或待才幾狀態(tài) 時，該主電路26停止工作，因此，該電源電路20較現(xiàn)有4支術的電源 電路l能耗降低。該電源電路20還可通過該待機偵測電路29偵測該負 載的工作狀態(tài)，若負載停止工作，則該電源電路20自動進入待機狀 態(tài)，從而使該主電路26停止工作，該電源電路20的能耗更加降低。
與現(xiàn)有技術相比，本發(fā)明的電源電路20經由該能量獲取電路22 向該儲能電路25供電。當該電源電^各20在進入關機或待才幾狀態(tài)時， 該第一、第二、第三微能量獲取電路223、 224、 225向該儲能電路25 供電，而該電源電路20正常工作時，該大能量獲取電路222也向該儲 能電路25供電，因此，加快了該儲能電路25充電的速度。同時，經 由該待機指示電路24的發(fā)光二極管244的是否閃爍，使用者可以更清 楚的判斷該電源電^各20的工作狀態(tài)。
請參閱圖7 ，是本發(fā)明電源電路的第二實施方式的電路結構框 圖。該電源電路30與第 一 實施方式的電源電^各20的區(qū)別在于該電 源電路30的第 一輸入端311電連接該整流濾波電路33,其第二輸入端 312通過一繼電器314電連接該整流濾波電路33。當該電源電路30進 入關機或待機狀態(tài)時，該待機控制電路37發(fā)送控制信號使該繼電器 314斷開，使該電源電路30的主電路36停止工作，以達到降低能耗的 目的。
請參閱圖8，是本發(fā)明電源電路的第三實施方式的電路結構框 圖。該電源電路40與第 一實施方式的電源電路20的區(qū)別在于該電 源電路40進一步包括一紅外線遙控接收電路46，該紅外線遙控接收 電路46用于根據(jù) 一 遙控器發(fā)送的控制信號，控制是否切斷待機偵測 電路49，以控制該電源電路40是否進入待機狀態(tài)。儲能電路45進一 步為該紅外線遙控接收電路46供電。
1權利要求
1.一種電源電路，其包括一主電路和一微處理器，其特征在于該電源電路進一步包括一待機控制電路，當開啟該電源電路時，該待機控制電路發(fā)送一脈沖信號至該微處理器，且該待機控制電路控制該主電路開啟，使該主電路為該微處理器供電，該微處理器為一負載供電，并發(fā)送一第一控制信號至該待機控制電路，控制該主電路保持工作狀態(tài)；當關閉該電源電路時，該待機控制電路再次發(fā)送一脈沖信號至該微處理器，該微處理器發(fā)送一第二控制信號至該待機控制電路，該待機控制電路控制該主電路關閉。
2. 如權利要求1所述的電源電路，其特征在于該待機控制 電路包括 一 開關元件，該待機控制電路通過該開關元件提供脈沖 信號。
3. 如權利要求2所述的電源電路，其特征在于該電源電路 進一步包括一儲能電路，該儲能電路用于向該待機控制電路供電， 該微處理器包括一第一觸發(fā)端，該開關元件的第一端接地，第二 端連接至該微處理器的第 一觸發(fā)端。
4. 如權利要求3所述的電源電路，其特征在于該待機控制 電路進一步包括一第一輸入端、 一第二輸入端和一輸出端，該微 處理器進一步包括一第 一輸出端，該第 一輸入端連接該微處理器 的第 一觸發(fā)端，該第二輸入端電連接該微處理器的第 一輸出端， 該待機控制電路的輸出端電連接該主電路。
5. 如權利要求4所述的電源電路，其特征在于該待機控制 電路進一步包括一正反器、 一電子式微動開關和一反向器，該正 反器包括一第一輸入端、 一第二輸入端和一輸出端，該第一輸入 端電連接該開關元件的第一端，該開關元件導通時，該微處理器 的第一觸發(fā)端接地，該正反器的第一輸入端接地，該正反器的輸 出端輸出一高電平至該電子式微動開關，該電子式微動開關導通， 并輸出一低電平至反向器，該反向器輸出一高電平至該主電路， 使該主電路開啟；當該開關元件斷開時，該微處理器的第一輸出 端輸出 一高電平至該正反器的第二輸入端，使該正反器的輸出端輸出一低電平至該電子式微動開關，該電子式微動開關斷開，該 反向器輸出一低電平至該主電路，使該主電路關閉。
6. 如權利要求5所述的電源電路，其特征在于該電子式微 動開關包括一第一電阻、 一第二電阻、 一第三電阻和一第一晶體 管，該第一晶體管的基極依次經由該第二電阻、該第一電阻電連 接該正反器的輸出端，也經由該第三電阻初級端4妻地；發(fā)射才及初 級端接地；集電極連接至該反向器。
7. 如權利要求6所述的電源電路，其特征在于該反向器包 括一第二晶體管、 一電容、 一第四電阻和一第五電阻，該第二晶體管的基才及經由該第五電阻初級端接地，也經由該第四電阻電連 接該第 一 晶體管的集電極，還依次經由該第四電阻和該電容初級 端接地；發(fā)射極初級端接地；集電極電連接該待機控制電路的輸 出端， 一 直流電壓經由 一 電阻和該電容初級端接地。
8. 如權利要求7所述的電源電路，其特征在于該正反器進 一步包括一第三晶體管、 一第四晶體管、 一第五晶體管、 一第六 晶體管、 一穩(wěn)壓二極管、 一第六電阻、 一第七電阻和一第八電阻， 該第三晶體管的基極電連接該正反器的第二輸入端；發(fā)射極接地； 集電極電連接該儲能電路的輸出端，也經由一二極管的正、負極 電連接該第四晶體管的基極，該第四晶體管的基極經由 一 電阻接 地；發(fā)射極接地；集電極依次經由該第七電阻電連接該第五晶體 管的基極，該第五晶體管的基極電連接該正反器的第 一輸入端， 也經由該第六電阻電連接該儲能電路的輸出端；發(fā)射極電連接該 儲能電路的輸出端，也經由一二極管的正、負極電連接該第六晶 體管的集電極；集電極依次經由該第八電阻、該穩(wěn)壓二極管的負、 正極接地，該第六晶體管的基極連接至該穩(wěn)壓二極管的負極；發(fā) 射極連接至該正反器的輸出端。
9. 如權利要求8所述的電源電路，其特征在于該電源電路 進一步包括一待機偵測電路，該微處理器進一步包括一第二觸發(fā) 端，該待機偵測電路用于偵測該負載的電壓信號，并提供該電壓 信號至該第二觸發(fā)端和該第四晶體管的基極。
10. —種電源電路的控制方法，其包括如下步驟a. 當開啟該電源電路時， 一 待機控制電路發(fā)送 一 脈沖信號至 一微處理器，且該待機控制電路控制一主電路開啟，使該主電路 為該微處理器供電，該微處理器為一負載供電，并發(fā)送一第一控 制信號至該待機控制電路，控制該主電路保持工作狀態(tài)；b. 當關閉該電源電3各時，該待機控制電^各再次發(fā)送一脈沖信 號至該微處理器，此時該微處理器發(fā)送一第二控制信號至該待機 控制電路，使該待才幾控制電路控制該主電路關閉，該主電路停止 為該微處理器供電，該微處理器停止為該負載供電。
全文摘要
本發(fā)明提供一種電源電路，其包括一主電路、一待機控制電路和一微處理器。當開啟該電源電路時，該待機控制電路發(fā)送一脈沖信號至該微處理器，且該待機控制電路控制該主電路開啟，使該主電路為該微處理器供電，該微處理器為一負載供電，并發(fā)送一第一控制信號至該待機控制電路，控制該主電路保持工作狀態(tài)；當關閉該電源電路時，該待機控制電路再次發(fā)送一脈沖信號至該微處理器，該微處理器發(fā)送一第二控制信號至該待機控制電路，該待機控制電路控制該主電路關閉。該電源電路的待機能耗較低。本發(fā)明還提供一種電源電路控制方法。
文檔編號H02M7/217GK101582645SQ20081006726
公開日2009年11月18日 申請日期2008年5月16日 優(yōu)先權日2008年5月16日
發(fā)明者林靜忠 申請人:群康科技(深圳)有限公司;群創(chuàng)光電股份有限公司