專利名稱：高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，屬于電機(jī)控制領(lǐng)域。
背景技術(shù)：
步進(jìn)電機(jī)的運(yùn)行不能由普通的交直流電源供電，需要專用的驅(qū)動設(shè)備，所以步進(jìn) 電機(jī)的性能很大程度上取決于其驅(qū)動系統(tǒng)性能的優(yōu)劣。市面有大量的通用型的步進(jìn)電機(jī)驅(qū) 動器，僅需要提供給其電源、方向信號和動作脈沖信號即可工作。但是大多是由單片機(jī)和分 立元件組成，系統(tǒng)集成度低，抗干擾能力差，步距角分辨率不高，導(dǎo)致步進(jìn)電機(jī)定位精度不 高，制約了步進(jìn)電機(jī)的應(yīng)用范圍。同時(shí)，還存在以下缺陷(1)低頻振蕩步進(jìn)電機(jī)在低速運(yùn)行時(shí)易出現(xiàn)低頻振動現(xiàn)象。振動頻率與負(fù)載情況和驅(qū)動器性能 有關(guān)，一般認(rèn)為振動頻率為電機(jī)空載起動頻率的一半。這種由步進(jìn)電機(jī)的工作原理所決定 的低頻振動現(xiàn)象對于機(jī)器的正常運(yùn)轉(zhuǎn)非常不利。(2)高頻出力不足步進(jìn)電機(jī)的輸出力矩隨轉(zhuǎn)速升高而下降，且在較高轉(zhuǎn)速時(shí)會急劇下降，所以其最 高工作轉(zhuǎn)速一般在300 600r/min。目前步進(jìn)電機(jī)在脈沖當(dāng)量為1 μ m，最高移動速度僅有 2mm/min，且功率越大，移動速度越低。(3)多路步進(jìn)電機(jī)同時(shí)驅(qū)動實(shí)時(shí)性問題現(xiàn)在多步進(jìn)電機(jī)驅(qū)動大多采用分時(shí)復(fù)用控制驅(qū)動，這可以減少驅(qū)動器的使用數(shù) 量，在一定程度上降低了系統(tǒng)的成本，但是在一些場合比如多探針定位系統(tǒng)中要求多個(gè)步 進(jìn)電機(jī)協(xié)調(diào)同時(shí)工作，這樣目前基于計(jì)算機(jī)分時(shí)控制驅(qū)動就無法滿足。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)在步進(jìn)電機(jī)存在低頻振蕩、高頻出力不足，以及無法滿足多個(gè) 步進(jìn)電機(jī)協(xié)調(diào)同時(shí)工作的問題，提供了一種高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器。本發(fā)明高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器包括撥碼開關(guān)、FPGA主控電路、η路 光耦隔離電路、η路驅(qū)動電路、η路三相逆變橋、3η個(gè)電流互感器和η路過流保護(hù)電路，撥碼開關(guān)的輸出端接FPGA主控電路的輸入端，F(xiàn)PGA主控電路具有η路電機(jī)輸出 端口，每路電機(jī)輸出端口接一路光耦隔離電路的輸入端，所述光耦隔離電路的輸出端接驅(qū) 動電路的輸入端，驅(qū)動電路的輸出端接三相逆變橋的輸入端，三相逆變橋的三個(gè)輸出端分 別為電機(jī)的三相驅(qū)動電流輸出端，三個(gè)電流互感器分別用于采集三相逆變橋的三個(gè)輸出端 的輸出電流，每個(gè)電流互感器采集的步進(jìn)電機(jī)的相電流信號輸出給過流保護(hù)電路，過流保 護(hù)電路的輸出端接驅(qū)動電路的過流控制輸入端。本發(fā)明的優(yōu)點(diǎn)從混合式步進(jìn)電機(jī)固有的結(jié)構(gòu)特點(diǎn)和運(yùn)行特性出發(fā)，將EDA(電子 設(shè)計(jì)自動化)技術(shù)引入到多路步進(jìn)電機(jī)控制中，以FPGA為硬件載體，利用FPGA并行控制的 特點(diǎn)和I/O 口多的優(yōu)點(diǎn)，在單片F(xiàn)PGA芯片中構(gòu)建多個(gè)可復(fù)用的步進(jìn)電機(jī)驅(qū)動IP核，提高多電機(jī)同時(shí)工作的動態(tài)性能和運(yùn)動位置控制精度，最終要設(shè)計(jì)一種基于FPGA的多路三相混 合式步進(jìn)電機(jī)驅(qū)動器片上系統(tǒng)(SOC)。采用SOC設(shè)計(jì)技術(shù)，可大幅度提高系統(tǒng)的可靠性，減 小系統(tǒng)的面積，降低系統(tǒng)成本和功耗，極大地提高系統(tǒng)的性價(jià)比。實(shí)現(xiàn)了多路步進(jìn)電機(jī)并行無延遲驅(qū)動的多路步進(jìn)電機(jī)驅(qū)動器片上系統(tǒng)設(shè)計(jì)。解決 了傳統(tǒng)多路步進(jìn)電機(jī)驅(qū)動器分時(shí)復(fù)用控制及電路設(shè)計(jì)復(fù)雜、體積過大、調(diào)試和維護(hù)困難等 問題。本發(fā)明多路步進(jìn)電機(jī)驅(qū)動器片上系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)了硬件并行無延遲運(yùn)行，高數(shù)字化 集成度，高可靠和性價(jià)比高的目標(biāo)。多路步進(jìn)電機(jī)驅(qū)動器片上系統(tǒng)設(shè)計(jì)取代了傳統(tǒng)多路步 進(jìn)電機(jī)驅(qū)動器的分時(shí)復(fù)用控制，一個(gè)芯片可以并行無延遲控制多路電機(jī)同時(shí)工作，同時(shí)由 于FPGA可重復(fù)編程的特點(diǎn)，可以對它進(jìn)行在線修改、調(diào)試和運(yùn)行，縮短了系統(tǒng)開發(fā)周期和 節(jié)約了系統(tǒng)成本?；贔PGA的多路步進(jìn)電機(jī)驅(qū)動器設(shè)計(jì)技術(shù)填補(bǔ)了國內(nèi)多步進(jìn)電機(jī)控制 技術(shù)的空白，技術(shù)達(dá)到了國內(nèi)同類產(chǎn)品的先進(jìn)水平，本發(fā)明裝置的主要特點(diǎn)有(1)在電機(jī)運(yùn)行頻率與繞組供電電壓之間建立了一種直接的數(shù)值關(guān)系，實(shí)現(xiàn)了當(dāng) 電機(jī)低速運(yùn)行時(shí)繞組相電壓降低，當(dāng)電機(jī)高速運(yùn)行時(shí)繞組相電壓提高，從而有效地降低了 電機(jī)低頻振蕩以及改善了電機(jī)的高頻響應(yīng)；(2)構(gòu)建了一種基于FPGA的η路步進(jìn)電機(jī)驅(qū)動功能模塊。此IP核充分利用了 FPGA 豐富的內(nèi)部邏輯資源和外部引腳資源，可以實(shí)現(xiàn)單片F(xiàn)PGA芯片同時(shí)控制η路步進(jìn)電機(jī)，從 根本上解決了傳統(tǒng)的一個(gè)控制器只能控制一路電機(jī)的現(xiàn)狀，解決了多個(gè)步進(jìn)電機(jī)協(xié)調(diào)同時(shí) 工作的問題，實(shí)現(xiàn)了電機(jī)控制的小型化和微型化，減小了控制系統(tǒng)的體積，提高了整個(gè)控制 系統(tǒng)的穩(wěn)定性。


圖1是本發(fā)明結(jié)構(gòu)示意圖；圖2是FPGA主控電路的結(jié)構(gòu)示意圖；圖3是三相逆變橋的結(jié)構(gòu)示意圖；圖4是型號為Cyclon II EP2C20Q240C8的FPGA的邏輯示意圖；
圖5是FPGA主控制電路頂層電路圖；圖6是型號為HCPL2631的光電耦合器的結(jié)構(gòu)示意圖；圖7是光耦隔離電路結(jié)構(gòu)示意圖；圖8是型號為IR2130是專用的三相橋驅(qū)動器的結(jié)構(gòu)示意圖；圖9是系統(tǒng)電源模塊原理圖；圖10細(xì)分波形發(fā)生器I/O結(jié)構(gòu)示意圖；圖11細(xì)分電流輸出的仿真波形圖；圖12-31是本發(fā)明的系統(tǒng)驅(qū)動器在驅(qū)動電機(jī)工作時(shí)，驅(qū)動器內(nèi)部信號與電機(jī)各項(xiàng) 繞組的電流和電壓信號的波形圖，其中圖12是A路三相橋上橋臂驅(qū)動信號波形示意圖；圖13是A路三相橋下橋臂驅(qū)動信號波形示意圖；圖14是A路三相繞組線電壓波形示意圖；圖15是A路三相繞組相電壓波形示意圖16是B路三相橋上橋臂驅(qū)動信號波形示意圖；圖17是B路三相橋下橋臂驅(qū)動信號波形示意圖；圖18是B路三相繞組線電壓波形示意圖；圖19是B路三相繞組相電壓波形示意圖；圖20是A路電機(jī)運(yùn)行時(shí)電流波形示意圖；圖21是B路電機(jī)運(yùn)行時(shí)電流波形示意圖；圖22是4096細(xì)分后三相繞組電流波形示意圖；圖23是1024細(xì)分后三相繞組電流波形示意圖；圖24是32細(xì)分后三相繞組電流波形示意圖；圖25是16細(xì)分后三相繞組電流波形示意圖；圖26是A路電機(jī)正反轉(zhuǎn)切換時(shí)三相繞組電流波形示意圖；圖27是B路電機(jī)正反轉(zhuǎn)切換時(shí)三相繞組電流波形示意圖；圖28是A路電機(jī)升速時(shí)三相繞組電流波形示意圖；圖29是A路電機(jī)減速時(shí)三相繞組電流波形示意圖；圖30是B路電機(jī)升速時(shí)三相繞組電流波形示意圖；圖31是B路電機(jī)減速時(shí)三相繞組電流波形示意圖。
具體實(shí)施例方式具體實(shí)施方式
一下面結(jié)合圖1至圖11說明本實(shí)施方式，本實(shí)施方式包括撥碼開 關(guān)1、FPGA主控電路2、η路光耦隔離電路3、η路驅(qū)動電路4、η路三相逆變橋5、3η個(gè)電流 互感器6和η路過流保護(hù)電路7，撥碼開關(guān)1的輸出端接FPGA主控電路2的輸入端，F(xiàn)PGA主控電路2具有η路電 機(jī)輸出端口，每路電機(jī)輸出端口接一路光耦隔離電路3的輸入端，所述光耦隔離電路3的輸 出端接驅(qū)動電路4的輸入端，驅(qū)動電路4的輸出端接三相逆變橋5的輸入端，三相逆變橋5 的三個(gè)輸出端分別為電機(jī)的三相驅(qū)動電流輸出端，三個(gè)電流互感器6分別用于采集三相逆 變橋5的三個(gè)輸出端的輸出電流，每個(gè)電流互感器6采集的步進(jìn)電機(jī)的相電流信號輸出給 過流保護(hù)電路7，過流保護(hù)電路7的輸出端接驅(qū)動電路4的過流控制輸入端。本發(fā)明設(shè)計(jì)的是一種基于FPGA的多路三相混合式步進(jìn)電機(jī)驅(qū)動器片上系統(tǒng) (SOC)，即多探針定位系統(tǒng)中多個(gè)步進(jìn)電機(jī)協(xié)調(diào)同時(shí)工作的情況，本發(fā)明采用升頻升壓驅(qū)動 技術(shù)，可以有效地降低電機(jī)運(yùn)行時(shí)的低頻振蕩與提高系統(tǒng)的高頻響應(yīng)，改善了步進(jìn)電機(jī)動 態(tài)特性。三相混合式步進(jìn)電機(jī)的系統(tǒng)總體硬件框圖如圖1所示。在FPGA主控電路2中構(gòu)造η路電機(jī)驅(qū)動功能模塊。根據(jù)用戶輸入信號，CP脈沖 發(fā)生器產(chǎn)生η路電機(jī)的驅(qū)動脈沖信號。CP脈沖和用戶輸入的電機(jī)轉(zhuǎn)向信號分別送入各路細(xì) 分波形發(fā)生器和升頻升壓模塊，調(diào)節(jié)后的給定電流與三角波進(jìn)行PWM調(diào)制，進(jìn)行死區(qū)設(shè)置 后分別輸出六路PWM波驅(qū)動各路電機(jī)運(yùn)行。本系統(tǒng)是一個(gè)電流開環(huán)控制系統(tǒng)。運(yùn)動控制信號由拔碼開關(guān)給定，控制信號主要 有方向信號、啟停信號和CP脈沖給定信號。FPGA對拔碼開關(guān)輸入信號的比較與判斷，輸出 滿足系統(tǒng)控制要求的SPWM信號，信號經(jīng)過隔離驅(qū)動電路后驅(qū)動電機(jī)正常運(yùn)行。系統(tǒng)采用的 是開環(huán)控制方式，反饋的電流經(jīng)過濾波放大比較后，經(jīng)過過流保護(hù)電路實(shí)現(xiàn)主功率電路的保護(hù)，提高系統(tǒng)運(yùn)行的安全性和可靠性。三相逆變橋5結(jié)構(gòu)如圖3所示。三相逆變橋5的主要作用是進(jìn)行能量交換、驅(qū)動 三相混合式步進(jìn)電機(jī)工作。系統(tǒng)直接采用穩(wěn)壓源輸出的20V電壓(Uin)作為三相逆變橋5 的直流母線電壓，經(jīng)過電解電容Cl2平滑，然后穩(wěn)定的直流電壓再經(jīng)過三相逆變橋5斬波形 成電壓和頻率可調(diào)的三相正弦交流電供給三相混合式步進(jìn)電機(jī)，電機(jī)的三相繞組可以接成 星形或者三角形。本實(shí)施方式步進(jìn)電機(jī)為星形連接。其中FPGA主控電路2的結(jié)構(gòu)如圖2所示。FPGA主控電路2采用ALTERA公司的 FPGA 芯片 EP2C20Q240C8。FPGA主控電路2包括通用IO接口 2_1、CP脈沖發(fā)生器2_2、η路細(xì)分波形發(fā)生器 2-3、η路升頻升壓電路2-4和η路PWM調(diào)制信號生成模塊2_5，通用IO接口 2-1根據(jù)用戶輸入的信息輸出每路步進(jìn)電機(jī)的轉(zhuǎn)向信息，通用IO接 口 2-1同時(shí)將時(shí)鐘信號輸出給CP脈沖發(fā)生器2-2，CP脈沖發(fā)生器2-2將所述時(shí)鐘信號生成 η路電機(jī)的時(shí)鐘脈沖串輸出，每路時(shí)鐘脈沖串及該路電機(jī)的轉(zhuǎn)向信息同時(shí)輸出給一路細(xì)分 波形發(fā)生器2-3，所述細(xì)分波形發(fā)生器2-3根據(jù)接收的信息查詢正弦表，輸出控制該路步進(jìn) 電機(jī)所需的三相電流數(shù)字量信號給升頻升壓電路2-4，該升頻升壓電路2-4在該路電機(jī)的 時(shí)鐘脈沖串的控制下，輸出放大的三相控制電流數(shù)字量信號作為三相調(diào)制波，所述三相調(diào) 制波由PWM調(diào)制信號生成模塊2-5調(diào)制輸出該路電機(jī)的PWM調(diào)制信號。在本設(shè)計(jì)中采用ALTERA公司的FPGA芯片EP2C20Q240C8來構(gòu)建步進(jìn)電機(jī)的控制 系統(tǒng)，將步進(jìn)電機(jī)的所有控制全部集成在一片F(xiàn)PGA芯片上，實(shí)現(xiàn)多路步進(jìn)電機(jī)驅(qū)動器的片 上系統(tǒng)設(shè)計(jì)。這里FPGA完成步進(jìn)電機(jī)的速度控制、正反轉(zhuǎn)控制、繞組電流大小調(diào)節(jié)、PWM調(diào) 制，然后輸出六路PWM脈寬調(diào)制波來控制功率電路的MOSFET的通斷，驅(qū)動步進(jìn)電機(jī)工作。 EP2C20Q240C8是Cyclone II系列的一款低成本經(jīng)濟(jì)型FPGA芯片，采用90nm工藝制造，能 夠重復(fù)編程20000次以上，編程時(shí)無需編程器，器件內(nèi)部帶有JTAG接口，通過JTAG實(shí)現(xiàn)在 線編程。含有18752個(gè)邏輯單元(LE)，52個(gè)M4K RAM塊(雙端口存儲器塊)，提供一個(gè)全局 時(shí)鐘網(wǎng)絡(luò)且有4個(gè)鎖相環(huán)(PLL)，內(nèi)嵌26個(gè)乘法器，每個(gè)內(nèi)嵌乘法器能實(shí)現(xiàn)2個(gè)9X9位的 乘法。其內(nèi)部結(jié)構(gòu)如圖4所示。這些豐富的片上資源可以滿足多路步進(jìn)電機(jī)驅(qū)動器片上系統(tǒng)設(shè)計(jì)的需要，因此設(shè) 計(jì)中選用該款芯片。圖5為FPGA主控制電路頂層電路原理圖，其中U_p0Wer塊為主控制 電路的電源模塊，U_config塊為串行配置電路，以便對FPGA進(jìn)行JTAG編程，U_PI0和U_ FPGAIO塊為主控制電路的I/O 口，實(shí)現(xiàn)系統(tǒng)的人機(jī)交互以及控制信號的輸入與輸出。要使步進(jìn)電機(jī)正常工作，必須按照該種電機(jī)的勵磁狀態(tài)轉(zhuǎn)換表所規(guī)定的狀態(tài)和順 序依次對各相繞組進(jìn)行通電或斷電控制，各相驅(qū)動信號來源于細(xì)分波形發(fā)生器2-3。細(xì)分波 形發(fā)生器2-3的主要功能是把來源于控制環(huán)節(jié)的時(shí)鐘脈沖串按一定的規(guī)律分配給步進(jìn)電 機(jī)驅(qū)動器的各相輸入端。同時(shí)，由于電機(jī)有正反轉(zhuǎn)要求，所以細(xì)分波形發(fā)生器2-3的輸出即 是周期性的又是可逆的。細(xì)分波形發(fā)生器2-3的原理圖如圖10所示。細(xì)分波形發(fā)生器2-3內(nèi)部例化了一個(gè)單端口的BLOCK ROM, ROM的初始值為4096 細(xì)分后一個(gè)周期的正弦數(shù)據(jù)，正弦表的幅值由驅(qū)動系統(tǒng)的最大額定電流決定，輸出的給定 電流的幅值根據(jù)外部輸入電流值進(jìn)行調(diào)節(jié)，電流調(diào)節(jié)精度為12位，離散誤差為0. 003A。捕 獲到CP脈沖后，根據(jù)依次給出的三相繞組對應(yīng)的地址數(shù)據(jù)，可查得正弦表中設(shè)定的三相繞組額定電流值，并同時(shí)更新三個(gè)給定數(shù)據(jù)寄存器，然后將這三個(gè)給定數(shù)據(jù)寄存器中的數(shù)值 送入電流幅值調(diào)節(jié)模塊，根據(jù)輸入的電流值，對給定電流進(jìn)行調(diào)節(jié)。三相繞組的給定電流共 用一個(gè)正弦表，三相繞組電流遵循互差120°的原則。三相繞組的地址數(shù)據(jù)每次的增量由在 給定速度下的最佳細(xì)分等級決定。細(xì)分波形發(fā)生器2-3實(shí)現(xiàn)了對電機(jī)轉(zhuǎn)向的控制。轉(zhuǎn)向的切換有兩種方法，一種是 交換B、C兩相電流數(shù)據(jù)，即電機(jī)的正反轉(zhuǎn)信號將控制一個(gè)多路選擇器，當(dāng)方向信號CCW為低 電平時(shí)，電機(jī)的轉(zhuǎn)向?yàn)槟鏁r(shí)針；當(dāng)CCff為高電平時(shí)，將B相和C相的電流數(shù)據(jù)進(jìn)行交換即可 實(shí)現(xiàn)換向；另一種方法是反向查表法，即當(dāng)方向改變時(shí)，地址計(jì)數(shù)器遞減，從而改變電流方 向?qū)崿F(xiàn)換向，本設(shè)計(jì)采用反向查表法來實(shí)現(xiàn)電機(jī)轉(zhuǎn)向切換。圖11為細(xì)分電流輸出的仿真結(jié)^ ο升頻升壓電路2-4:從步進(jìn)電機(jī)驅(qū)動原理上說，為了減小低頻振動，應(yīng)使低速時(shí)繞組電流上升的前沿 較平緩，這樣才能使轉(zhuǎn)子在到達(dá)新的穩(wěn)定平衡位置時(shí)不產(chǎn)生過沖，而在高速時(shí)則應(yīng)使電流 有較陡的前沿以產(chǎn)生足夠的繞組電流，才能提高電機(jī)的帶載能力。這就要求驅(qū)動器對繞組 提供的電壓與電機(jī)運(yùn)行頻率建立直接聯(lián)系，低頻時(shí)用較低供電，高頻時(shí)用較高電壓供電。升 頻升壓可以很好地滿足這一要求。當(dāng)給定的CP脈沖頻率增大時(shí)，相應(yīng)的電流給定波形的幅 值也增加。每路PWM調(diào)制信號生成模塊2-5包括A相比較器2_5_1、B相比較器2_5_2、C相比 較器2-5-3、A相死區(qū)設(shè)置2-5-4、B相死區(qū)設(shè)置2_5_5、C相死區(qū)設(shè)置2_5_6和三角波發(fā)生 器 2-5-7，三角波發(fā)生器2-5-7輸出的載波分別輸出給A相比較器2_5_1、B相比較器2_5_2 和C相比較器2-5-3，A相調(diào)制波與載波由A相比較器2-5-1進(jìn)行比較，比較輸出的結(jié)果經(jīng) 過A相死區(qū)設(shè)置2-5-4邏輯綜合處理輸出A相PWM信號；B相調(diào)制波與載波由B相比較器 2-5-2進(jìn)行比較，比較輸出的結(jié)果經(jīng)過B相死區(qū)設(shè)置2-5-5邏輯綜合處理輸出B相PWM信號； C相調(diào)制波與載波由C相比較器2-5-3進(jìn)行比較，比較輸出的結(jié)果經(jīng)過C相死區(qū)設(shè)置2-5-6 邏輯綜合處理輸出C相PWM信號。三角波即載波。載波分為單極性和雙極性兩種，因?yàn)殡p極性調(diào)制波可應(yīng)用于SPWM 也可以實(shí)現(xiàn)線性電壓或電流的控制輸出所以此模塊采用了雙極性調(diào)制。本設(shè)計(jì)采用的是同 步三角波調(diào)制方法，利用可逆計(jì)數(shù)器對系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù)。系統(tǒng)的數(shù)據(jù)精度是12位，系統(tǒng) 工作時(shí)鐘為50MHz，由于計(jì)數(shù)器的速度取決于低位到高位的進(jìn)位延遲，為了提高速度采用預(yù) 定標(biāo)計(jì)數(shù)器結(jié)構(gòu)，將計(jì)數(shù)器拆分為3位計(jì)數(shù)器和9位計(jì)數(shù)器，它們由同一時(shí)鐘驅(qū)動，9位計(jì)數(shù) 器的使能端由3位計(jì)數(shù)器進(jìn)位驅(qū)動，這樣3位計(jì)數(shù)器每8個(gè)CLK進(jìn)位一次，使EN持續(xù)有效 一個(gè)CLK的時(shí)間，此時(shí)有效時(shí)鐘沿到來，9位計(jì)數(shù)器加1，因而小計(jì)數(shù)器內(nèi)部寄存器之間的最 大延時(shí)為1個(gè)CLK，大計(jì)數(shù)器內(nèi)部寄存器之間的最大延遲為8個(gè)CLK，降低了計(jì)數(shù)器的要求。 計(jì)數(shù)器從0加到213-1再從213-1減到0，所以調(diào)制波是公差為1的階梯波，整個(gè)過程PWM波 翻轉(zhuǎn)兩次，所以 PWM 波的頻率 f = l/(213-l)*fclk = 1/(8191*10-8) = 12. 208KHz。本模塊產(chǎn)生三相PWM信號來控制六路MOSFET的通斷，從而控制步進(jìn)電機(jī)的運(yùn)行。 PWM脈寬調(diào)制的數(shù)據(jù)精度為12位，采用三角波作為載波，將調(diào)制波與載波比較，比較后的結(jié) 果經(jīng)過延時(shí)電路進(jìn)行邏輯綜合后輸出具有死區(qū)保護(hù)的控制PWM信號。PWM信號發(fā)生器由三角波發(fā)生器、比較器和延時(shí)電路組成。光耦隔離電路3由三片光電耦合器并聯(lián)構(gòu)成，每片光電耦合器具有兩路信號通 道。三片光電耦合器將FPGA主控電路發(fā)出的1路電機(jī)信號中的6個(gè)信號輸出給驅(qū)動電路 4。所述光電耦的型號為HCPL2631?？垢蓴_能力是實(shí)時(shí)控制系統(tǒng)設(shè)計(jì)時(shí)必須考慮的，由于步進(jìn)電機(jī)具有電磁特性，當(dāng) 電機(jī)正常運(yùn)行時(shí)功率驅(qū)動部分和電機(jī)本體常常產(chǎn)生很強(qiáng)的電磁干擾，而輸出通道是干擾進(jìn) 入控制系統(tǒng)的主要通道，為防止電氣干擾從輸出通道進(jìn)入系統(tǒng)控制部分而造成系統(tǒng)工作異 常，通常在輸出通道上采用隔離技術(shù)。本系統(tǒng)采用光電耦合器，考慮到本系統(tǒng)適用于中功率 及產(chǎn)品在線升級的場合，選用了 3片高速雙路光電耦合器HCPL2631，它的高、低電平轉(zhuǎn)換傳 輸延遲時(shí)間較短，典型值為48ns，具體的原理圖如圖6所示。在本系統(tǒng)中，F(xiàn)PGA的3路控制H橋上橋臂的信號連接到3個(gè)光耦的一路通道的負(fù) 輸入端，這路通道正輸入端接到FPGA的3. 3V電源上；FPGA的3路控制H橋下橋臂的信號連 接到3個(gè)光耦的另一路通道的正輸入端，這路通道負(fù)輸入端接到FPGA的3. 3V電源上。光 耦的六路輸出直接控制功率驅(qū)動模塊中的六路MOSFET的通斷，以控制步進(jìn)電機(jī)的三相繞 組電流，其中一相繞組的光耦隔離電路如圖7所示。驅(qū)動電路4采用美國國際整流器公司生產(chǎn)的專用驅(qū)動芯片IR2130。本實(shí)施方式的驅(qū)動電路4和過電流保護(hù)電路7由IR2130 —個(gè)芯片實(shí)現(xiàn)。在功率變換裝置中，根據(jù)主電路的結(jié)構(gòu)，其功率開關(guān)器件一般采用直接驅(qū)動和隔 離驅(qū)動兩種方式。采用隔離驅(qū)動方式時(shí)需要將多路驅(qū)動電路、控制電路、主電路互相隔離， 以免引起災(zāi)難性的后果。隔離驅(qū)動可分為電磁隔離和光電隔離兩種方式。光電隔離具有體積小，結(jié)構(gòu)簡單等優(yōu)點(diǎn)，但存在共模抑制能力差，傳輸速度慢的缺 點(diǎn)?？焖俟怦畹乃俣纫矁H幾十KHz。電磁隔離用脈沖變壓器作為隔離元件，具有響應(yīng)速度
快(脈沖的前沿和后沿)，原副邊的絕緣強(qiáng)度高，f共模干擾抑制能力強(qiáng)。但信號的最大傳
dt
輸寬度受磁飽和特性的限制，因而信號的頂部不易傳輸。脈沖變壓器體積大，笨重，加工復(fù) 雜。凡是隔離驅(qū)動方式，每路驅(qū)動都要一組輔助電源，若是三相橋，則需要六組，而且還要互 相懸浮，增加了電路的復(fù)雜性。隨著驅(qū)動技術(shù)的不斷成熟，已有多種集成驅(qū)動器推出。如 EXB840/841、M57959L/AL、M57962uAL、HR065等等，它們均采用的是光耦隔離，仍受上述缺點(diǎn) 的限制。而美國國際整流器公司生產(chǎn)的專用驅(qū)動芯片IR2130只需一個(gè)供電電源即可驅(qū)動 三相橋式逆變電路的6個(gè)功率開關(guān)器件，可以使整個(gè)驅(qū)動電路簡單可靠。IR2130是專用的三相橋驅(qū)動器，它帶有三個(gè)獨(dú)立的高壓側(cè)和低壓側(cè)輸出通道，可 輸出六路驅(qū)動脈沖，只需一個(gè)直流工作電源，工作頻率可達(dá)上千赫茲。它的工作電源電壓為 3 20V，可用于驅(qū)動工作在母線電壓不超過600V電路中的MOSFET或IGBT器件，最大輸出 正向峰值驅(qū)動電流為250mA，而反向峰值驅(qū)動電流為500mA。它還可以對同一橋臂上下兩個(gè) 功率器件的柵極驅(qū)動信號產(chǎn)生2ps的互鎖延時(shí)時(shí)間。IR2130具有十分完善的保護(hù)功能，比 如內(nèi)部設(shè)有過電流、過電壓、欠電壓、邏輯識別保護(hù)以及封鎖和指示環(huán)節(jié)等。本實(shí)施方式采用IR2130專用芯片驅(qū)動三相橋式逆變器，逆變器采用互補(bǔ)工作方 式，并且由于IR2130可對同一橋臂上下兩個(gè)功率器件的柵極驅(qū)動信號產(chǎn)生2ps的互鎖延時(shí) 時(shí)間作為死區(qū)時(shí)間，因此FPGA只要產(chǎn)生驅(qū)動上橋臂的三路PWM信號即可，驅(qū)動下橋臂的另三路PWM信號只要在FPGA中經(jīng)過三個(gè)非門產(chǎn)生。設(shè)計(jì)中IR2130的接法電路如下圖8所示。 并由圖4所示的三相逆變橋5可知，SAMPLE處采樣的是電機(jī)的繞組的總電流，截止電流取 樣電阻R4 = 0. 1 Ω，通過計(jì)算可知，當(dāng)逆變器總電流尖峰值超過5Α后IR2130引腳9(ITRIP 腳)端電壓到達(dá)0. 5V，IR2130的內(nèi)部保護(hù)電路使其輸出驅(qū)動信號全為低電平，從而使被驅(qū) 動功率管全部截止，同時(shí)由腳S(FAULT)輸出低電平信號，驅(qū)動發(fā)光二極管報(bào)警。重要元器件的選擇自舉是通過自舉電容C3 (C4和C14也為自舉電容，選取方法均相同)來實(shí)現(xiàn)的，下橋 臂導(dǎo)通或者通過下橋臂自舉二極管續(xù)流時(shí)，Vs為低電平，C3通過自舉二極管D1 (D2和D3也為 自舉二極管，選取方法均相同)由VCC充電，而當(dāng)上橋臂導(dǎo)通或者上下橋臂均處于關(guān)斷狀態(tài) 時(shí)C3得不到通電。其中防倒流二極管(D1, D2, D3)和自舉電容(C3、C4、C14)是IR2130在PWM應(yīng)用
時(shí)需要嚴(yán)格挑選和設(shè)計(jì)的元器件，使電路工作在最佳狀態(tài)。在工程應(yīng)用中，取自舉電容 20
C3 > g 。式中，Qg為門極提供的柵電荷。fi卽·1. 5V白勺麵
^ cc —川—1)
(包括D1的正向壓降)，則在器件開通后，自舉電容兩端電壓比器件充分導(dǎo)通所需要的電壓 (IOV)要高。同時(shí)，在選擇自舉電容大小時(shí)，應(yīng)綜合考慮懸浮驅(qū)動的最寬導(dǎo)通時(shí)間ton (max) 和最窄導(dǎo)通時(shí)間tonOnin)。導(dǎo)通時(shí)間既不能太大影響窄脈沖的驅(qū)動性能，也不能太小而影 響寬脈沖的驅(qū)動要求。根據(jù)功率器件的工作頻率、開關(guān)速度、門極特性對導(dǎo)通時(shí)間進(jìn)行選 擇。經(jīng)過實(shí)際的調(diào)試，C3、C4*C14最終選擇2.2yF膽電容。DpD2和D3主要用于阻斷直流 干線上的高壓，其承受的電流是柵極電荷與開關(guān)頻率之積，為了減少電荷損失，應(yīng)選擇反向 漏電流小的二極管，本設(shè)計(jì)中采用的快恢復(fù)二極管FR107，在被驅(qū)動的功率MOS器件柵極與 IR2130的輸出之間串聯(lián)一個(gè)33Ω無感電阻R6(R7 R11)消除振蕩。電流互感器6采用北京霍遠(yuǎn)科技有限公司的HCT206B。電源模塊電路系統(tǒng)需要用到供電電壓數(shù)字部分供電5V，模擬部分供電5V(系統(tǒng)只提供一路5V 電壓，數(shù)字與模擬電壓用0 Ω電阻進(jìn)行簡單隔離)，驅(qū)動部分的15V和主電路的20V，用于光 耦隔離器輸入端和輸出端供電的不隔離的3. 3V和5V，用于FPGA內(nèi)部輸入緩沖器供電電壓 3. 3V，用于FPGA內(nèi)部的邏輯電路和相應(yīng)標(biāo)準(zhǔn)輸入緩沖器供電電壓1.2V，如圖9所示。本系統(tǒng)采用單電源即UiOOV)供電，考慮到系統(tǒng)成本以及電路復(fù)雜程度的問題，最 終選用三端線性穩(wěn)壓芯片來獲得所需工作直流電壓。其中采用了 LM7815做為一級穩(wěn)壓，輸 入可以是17. 5V 32V，輸出電壓15V ；二級穩(wěn)壓采用的是LM7805，將15V轉(zhuǎn)化為5V直流輸 出，經(jīng)實(shí)驗(yàn)測試，二者發(fā)熱不是很嚴(yán)重，能夠滿足系統(tǒng)要求。如圖9所示，在三端穩(wěn)壓芯片輸 入和輸出間并聯(lián)了一個(gè)二極管，目的是當(dāng)系統(tǒng)突然斷電時(shí)，系統(tǒng)電壓沖擊能夠通過二極管 反饋到輸入端，從而避免了對穩(wěn)壓芯片的沖擊。
具體實(shí)施方式
二 下面結(jié)合圖12至圖31說明本實(shí)施方式，本實(shí)施方式給出具體實(shí) 施例，本系統(tǒng)的實(shí)驗(yàn)對象是一臺三相混合式步進(jìn)電機(jī)，型號為57H370C2500?；骄嘟菫?1.2° /0.6°，相電流為5. 2A，保持轉(zhuǎn)矩為0.9Ν·πι，空載啟動頻率為2KHz。本實(shí)施例給出的FPGA主控電路2給出η = 8路電機(jī)控制信號，但是考慮系統(tǒng)成本 以及實(shí)用性，只制作了兩路步進(jìn)電機(jī)隔離驅(qū)動硬件電路，只進(jìn)行兩路電機(jī)驅(qū)動性能的相關(guān)測試，由于FPGA主控電路2同時(shí)給出了 8路控制信號，經(jīng)測試均滿足控制要求，雖然只是同 時(shí)控制兩路步進(jìn)電機(jī)，但是可以代表8路電機(jī)同時(shí)驅(qū)動的情況。本測試采用Tektronix示波器記錄實(shí)驗(yàn)波形，并對測試結(jié)果進(jìn)行分析。通過示波器實(shí)測了兩路(不妨定義為A、B兩路)驅(qū)動電路的六路SPWM信號，圖和 圖13為A路三相橋上、下橋臂驅(qū)動信號。圖14和圖15分別為A路驅(qū)動電路中電機(jī)三相繞組線電壓與相電壓波形，從示波 器圖中可以看出A、B、C三相互差120°，符合設(shè)計(jì)要求。同理，用示波器觀察B路驅(qū)動電路SP麗波形，如圖16和圖17所示。圖18和圖19分別為B路驅(qū)動電路中電機(jī)三相繞組線電壓與相電壓波形，從示波 器圖中可以看出A、B、C三相互差120°，符合設(shè)計(jì)要求。用示波器測試A、B兩路電機(jī)連續(xù)運(yùn)行時(shí)電流。如圖20和圖21所示。由于系統(tǒng)是開環(huán)控制，沒有引入電流閉環(huán)，電流通過電流互感器進(jìn)行測量，電流互 感器采用北京霍遠(yuǎn)科技有限公司的HCT206B，該型號的電流互感器基本參數(shù)為額定電流 輸入為5A，精度為0.1%，非線性度為0. 07 %，相移9 ‘。如圖20和圖21，示波器顯示A、B、C相電流波形，兩路電機(jī)運(yùn)行時(shí)A、B、C三相電流 相位差依次為120°，根據(jù)升頻升壓驅(qū)動原理，電機(jī)繞組去驅(qū)動波形為SPWM波，加載到電機(jī) 繞組上后，三相逆變橋5采樣得到的電流是相位相差120°的正弦波形，其能夠在空間形成 一個(gè)旋轉(zhuǎn)的圓形磁場，驅(qū)動器性能明顯改善。下面進(jìn)一步分析經(jīng)過細(xì)分波形發(fā)生器2-3，改變細(xì)分?jǐn)?shù)三相繞組電流波形。圖22至圖25為在不同轉(zhuǎn)速下三相繞組電流采樣信號的幅值和相位關(guān)系波形圖。 圖中A通道、B通道、C通道分別為A、B、C三相電流采樣信號。圖22為4096細(xì)分，圖23為 1024細(xì)分，圖24為32細(xì)分，圖25為16細(xì)分?？梢?，三相繞組電流之間嚴(yán)格遵循著120°電角度的相位差，符合實(shí)施方式一推導(dǎo) 出的細(xì)分電流函數(shù)的相位關(guān)系。在低速時(shí)采用了 4096超高細(xì)分，與16細(xì)分和32細(xì)分運(yùn)行 相比，1轉(zhuǎn)的步數(shù)最大可達(dá)204800，極大地消除了低頻振蕩和噪聲，電機(jī)運(yùn)行非常平滑。而 且由于采用以轉(zhuǎn)速誤差最小原則的細(xì)分自動切換，所以轉(zhuǎn)速誤差小于0. 01 %。當(dāng)需要改變電機(jī)的運(yùn)行方向時(shí)，細(xì)分波形發(fā)生器2-3根據(jù)外部控制電機(jī)運(yùn)行方向 的按鍵狀態(tài)，反向查找存儲給定電流的ROM表。通過反向查表改變旋轉(zhuǎn)方向時(shí)電機(jī)在正反 轉(zhuǎn)切換時(shí)的繞組電流波形如圖26和圖27所示，圖中A通道、B通道、C通道分別為A、B、C三 相電流采樣信號。圖26給出了正反轉(zhuǎn)切換時(shí)A路電機(jī)工作時(shí)A、B、C三相繞組的電流波形， 圖27給出了正反轉(zhuǎn)切換時(shí)B路電機(jī)工作時(shí)A、B、C三相繞組的電流波形。由圖可見，在正反 轉(zhuǎn)切換時(shí)正弦階梯電流向相反方向變化，磁場旋轉(zhuǎn)方向改變，從而改變了電機(jī)的旋轉(zhuǎn)方向。變速時(shí)電機(jī)繞組電流波形步進(jìn)電機(jī)的轉(zhuǎn)速由CP脈沖頻率決定，因此可以通過改變CP脈沖的頻率實(shí)現(xiàn)對步 進(jìn)電機(jī)轉(zhuǎn)速的開環(huán)控制，圖28和圖29為A路步進(jìn)電機(jī)升降速時(shí)的繞組電流波形，圖28為 電機(jī)升速時(shí)繞組電流波形曲線，圖29為電機(jī)降速時(shí)繞組電流波形曲線。圖30和圖31為B 路步進(jìn)電機(jī)升降速時(shí)的繞組電流波形，圖30為電機(jī)升速時(shí)繞組電流波形曲線，圖31為電機(jī) 降速時(shí)繞組電流波形曲線。 由于采取電流開環(huán)控制策略，系統(tǒng)控制方法中也沒有采取穩(wěn)定電流使電流恒定的措施，因此當(dāng)對電機(jī)進(jìn)行調(diào)速時(shí)，電機(jī)繞組電流會發(fā)生改變。觀察圖28至圖31實(shí)測波形可 知，當(dāng)電機(jī)升速時(shí)，電機(jī)的繞組電流減小，當(dāng)電機(jī)減速時(shí)，電機(jī)的繞組電流增大。但在本課題 應(yīng)用背景(多探針定位系統(tǒng))中的電機(jī)調(diào)速范圍(4r/min 60r/min)之內(nèi)進(jìn)行調(diào)速時(shí)，電 機(jī)繞組電流變化不大，在誤差允許范圍內(nèi)。
權(quán)利要求
高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，它包括撥碼開關(guān)(1)、FPGA主控電路(2)、n路光耦隔離電路(3)、n路驅(qū)動電路(4)、n路三相逆變橋(5)、3n個(gè)電流互感器(6)和n路過流保護(hù)電路(7)，撥碼開關(guān)(1)的輸出端接FPGA主控電路(2)的輸入端，F(xiàn)PGA主控電路(2)具有n路電機(jī)輸出端口，每路電機(jī)輸出端口接一路光耦隔離電路(3)的輸入端，所述光耦隔離電路(3)的輸出端接驅(qū)動電路(4)的輸入端，驅(qū)動電路(4)的輸出端接三相逆變橋(5)的輸入端，三相逆變橋(5)的三個(gè)輸出端分別為電機(jī)的三相驅(qū)動電流輸出端，三個(gè)電流互感器(6)分別用于采集三相逆變橋(5)的三個(gè)輸出端的輸出電流，每個(gè)電流互感器(6)采集的步進(jìn)電機(jī)的相電流信號輸出給過流保護(hù)電路(7)，過流保護(hù)電路(7)的輸出端接驅(qū)動電路(4)的過流控制輸入端。
2.根據(jù)權(quán)利要求1所述的高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，F(xiàn)PGA主 控電路(2)采用ALTERA公司的FPGA芯片EP2C20Q240C8。
3.根據(jù)權(quán)利要求1和2所述的高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，F(xiàn)PGA 主控電路(2)包括通用IO接口(2-1)、CP脈沖發(fā)生器(2-2)、η路細(xì)分波形發(fā)生器(2_3)、 η路升頻升壓電路(2-4)和η路PWM調(diào)制信號生成模塊(2_5)，通用IO接口(2-1)根據(jù)用戶輸入的信息輸出每路步進(jìn)電機(jī)的轉(zhuǎn)向信息，通用IO接口 (2-1)同時(shí)將時(shí)鐘信號輸出給CP脈沖發(fā)生器(2-2)，CP脈沖發(fā)生器(2-2)將所述時(shí)鐘信號 生成η路電機(jī)的時(shí)鐘脈沖串輸出，每路時(shí)鐘脈沖串及該路電機(jī)的轉(zhuǎn)向信息同時(shí)輸出給一路 細(xì)分波形發(fā)生器(2-3)，所述細(xì)分波形發(fā)生器(2-3)根據(jù)接收的信息查詢正弦表，輸出控制 該路步進(jìn)電機(jī)所需的三相電流數(shù)字量信號給升頻升壓電路(2-4)，該升頻升壓電路(2-4) 在該路電機(jī)的時(shí)鐘脈沖串的控制下，輸出放大的三相控制電流數(shù)字量信號作為三相調(diào)制 波，所述三相調(diào)制波由PWM調(diào)制信號生成模塊(2-5)調(diào)制輸出該路電機(jī)的PWM調(diào)制信號。
4.根據(jù)權(quán)利要求1所述的高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，每路 PWM調(diào)制信號生成模塊(2-5)包括A相比較器(2-5-1)、B相比較器(2_5_2)、C相比較器 (2-5-3)、Α相死區(qū)設(shè)置(2-5-4)、Β相死區(qū)設(shè)置(2_5_5)、C相死區(qū)設(shè)置(2_5_6)和三角波發(fā) 生器(2-5-7)，三角波發(fā)生器(2-5-7)輸出的載波分別輸出給A相比較器(2-5-1)、B相比較器 (2-5-2)和C相比較器(2-5-3)，A相調(diào)制波與載波由A相比較器(2_5_1)進(jìn)行比較，比較 輸出的結(jié)果經(jīng)過A相死區(qū)設(shè)置(2-5-4)邏輯綜合處理輸出A相PWM信號；B相調(diào)制波與載 波由B相比較器(2-5-2)進(jìn)行比較，比較輸出的結(jié)果經(jīng)過B相死區(qū)設(shè)置(2-5-5)邏輯綜合 處理輸出B相PWM信號；C相調(diào)制波與載波由C相比較器(2-5-3)進(jìn)行比較，比較輸出的結(jié) 果經(jīng)過C相死區(qū)設(shè)置(2-5-6)邏輯綜合處理輸出C相PWM信號。
5.根據(jù)權(quán)利要求1所述的高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，光耦隔 離電路(3)由三片光電耦合器并聯(lián)構(gòu)成，每片光電耦合器具有兩路信號通道。
6.根據(jù)權(quán)利要求5所述的高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，所述光 電耦的型號為HCPL2631。
7.根據(jù)權(quán)利要求1所述的高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，驅(qū)動電 路(4)采用美國國際整流器公司生產(chǎn)的專用驅(qū)動芯片IR2130。
8.根據(jù)權(quán)利要求1所述的高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，其特征在于，電流互感器(6)采用北京霍遠(yuǎn)科技有限公司的HCT206B。
全文摘要
高細(xì)分多路步進(jìn)電機(jī)片上系統(tǒng)驅(qū)動器，屬于電機(jī)控制領(lǐng)域，本發(fā)明為解決現(xiàn)在步進(jìn)電機(jī)存在低頻振蕩、高頻出力不足，以及無法滿足多個(gè)步進(jìn)電機(jī)協(xié)調(diào)同時(shí)工作的問題。本發(fā)明的撥碼開關(guān)的輸出端接FPGA主控電路的輸入端，F(xiàn)PGA主控電路具有n路電機(jī)輸出端口，每路電機(jī)輸出端口接一路光耦隔離電路的輸入端，所述光耦隔離電路的輸出端接驅(qū)動電路的輸入端，驅(qū)動電路的輸出端接三相逆變橋的輸入端，三相逆變橋的三個(gè)輸出端分別為電機(jī)的三相驅(qū)動電流輸出端，三個(gè)電流互感器分別用于采集三相逆變橋的三個(gè)輸出端的輸出電流，每個(gè)電流互感器采集的步進(jìn)電機(jī)的相電流信號輸出給過流保護(hù)電路，過流保護(hù)電路的輸出端接驅(qū)動電路的過流控制輸入端。
文檔編號H02P8/12GK101969291SQ20101052307
公開日2011年2月9日 申請日期2010年10月28日 優(yōu)先權(quán)日2010年10月28日
發(fā)明者張振東, 朱敏, 李偉亮, 楊春玲, 陳宇 申請人:哈爾濱工業(yè)大學(xué)