專利名稱：一種模塊化真空斷路器的智能控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是關(guān)于模塊化真空斷路器的控制系統(tǒng)，屬于高壓智能電器技術(shù)領(lǐng)域。
背景技術(shù)：
20kV配網(wǎng)用真空斷路器需求數(shù)量巨大，其市場(chǎng)需求的潛力非?？捎^，世界各國均有20kV電網(wǎng)。隨著我國經(jīng)濟(jì)的高速發(fā)展，電力需求愈來愈大，電力供應(yīng)日趨緊張，為解決我國的電力能源配置問題，我國正在實(shí)施IOkV電網(wǎng)升壓到20kV電網(wǎng)。這些工程迫切需要研究開發(fā)低成本高性能的MkV真空斷路器。因此，智能型真空斷路器在智能配網(wǎng)輸電工程中將有著廣闊的應(yīng)用前景。斷路器正朝著智能化方向發(fā)展，同時(shí)，電力市場(chǎng)的競(jìng)爭(zhēng)日趨激烈，要求進(jìn)一步減少設(shè)備費(fèi)用，延長(zhǎng)維修周期，提高供電質(zhì)量，提高系統(tǒng)運(yùn)行的經(jīng)濟(jì)性和可靠性。在此背景下，具有選相投切技術(shù)和標(biāo)準(zhǔn)通信功能的智能型斷路器會(huì)日益受到制造部門與用戶的關(guān)注，目前己成為智能電器的應(yīng)用熱點(diǎn)之一。智能控制系統(tǒng)是模塊化真空斷路器的核心控制單元，目前市場(chǎng)上的控制器存在實(shí)時(shí)性差、通用性差和擴(kuò)展性差的問題，中國專利200820145640. 1“中壓真空斷路器智能控制器”包括數(shù)字處理器、信號(hào)接點(diǎn)輸入裝置、紅外接收器、紅外發(fā)射器、溫度感應(yīng)器等裝置，該專利只在紅外接收器和紅外發(fā)射器之間通過傳遞數(shù)字信號(hào)實(shí)現(xiàn)相互通訊，通訊方式單一， 通用性差，無法滿足真空斷路器控制領(lǐng)域的各種要求，實(shí)時(shí)性不高，可擴(kuò)展性差。本設(shè)計(jì)其采用了微處理器技術(shù)，用數(shù)字化測(cè)控保護(hù)方式取代過去的電磁式和電子式保護(hù)裝置，不但使原有保護(hù)功能的精確度和穩(wěn)定性大大提高，而且使其功能呈現(xiàn)多樣化， 能很好地滿足模塊化真空斷路器控制領(lǐng)域?qū)π盘?hào)處理的實(shí)時(shí)性要求，通用性好。該智能控制系統(tǒng)，對(duì)高壓斷路器內(nèi)部的觸頭壽命、操動(dòng)機(jī)構(gòu)、SF6氣體壓力和溫度、真空度等關(guān)鍵部件能進(jìn)行在線監(jiān)測(cè)和評(píng)估，確保模塊化真空斷路器的可靠運(yùn)行，避免由于高壓斷路器發(fā)生故障造成大面積停電，確保電網(wǎng)穩(wěn)定可靠運(yùn)行。
發(fā)明內(nèi)容本實(shí)用新型的目的是提供一種模塊化真空斷路器的智能控制系統(tǒng)，不僅實(shí)時(shí)性、 通用性好，而且具有很好的可擴(kuò)展性。本實(shí)用新型的技術(shù)方案是一種模塊化真空斷路器的智能控制系統(tǒng)，其特征在于， 該控制系統(tǒng)以數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA為核心，其中數(shù)字信號(hào)處理芯片DSP分別與DSP電源電路、DSP復(fù)位晶振電路、外擴(kuò)FLASH、外擴(kuò)SRAM、串行接口 RS485接口、局域網(wǎng)CAN及以太網(wǎng)相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板和開入/開出插板分別與現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA ；開入/開出插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA ；數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA通過背板總線通信，該系統(tǒng)能很好地滿足模塊化真空斷路器控制領(lǐng)域?qū)π盘?hào)處理的實(shí)時(shí)性要求，通用性好，豐富的輸入輸出端口能滿足模塊化真空斷路器控制領(lǐng)域的各種要求。如上所述的一種模塊化真空斷路器的智能控制系統(tǒng)，其特征在于，數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA所在電路板上包含多個(gè)可插入模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板或開入/開出插板的插槽；可以根據(jù)實(shí)際需要擴(kuò)展模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板或開入/開出插板的數(shù)量，提高了系統(tǒng)的可擴(kuò)展性。本實(shí)用新型的有益效果是能很好地滿足模塊化真空斷路器控制領(lǐng)域?qū)π盘?hào)處理的實(shí)時(shí)性要求，通用性好，豐富的輸入輸出端口能滿足模塊化真空斷路器控制領(lǐng)域的各種要求，節(jié)約了因不同控制應(yīng)用場(chǎng)合而帶來的開發(fā)人力和財(cái)力，縮短了開發(fā)周期；采用插板設(shè)計(jì)大大提高了系統(tǒng)的可擴(kuò)展性。

圖1是本實(shí)用新型實(shí)施例的電路原理框圖。圖 2-1、2-2、2-3、2-4 是圖 1 中 DSP 8 的原理圖。圖3-1是圖1中外擴(kuò)SRAM 4的原理圖。圖3-2-1、3-2-2是圖1中DSP電源電路1的原理圖。圖3-3是圖1中外擴(kuò)FLASH 3的原理圖。圖3-4是圖1中DSP復(fù)位電路2的原理圖。圖 4-1-1、4-1-2、4-1-3、4-1-4 是圖 1 中 RS4855 的原理圖。圖4-2是圖1中CAN 6的原理圖。圖4-3-1、4-3-2、4-3-3是圖1中以太網(wǎng)7的原理圖。圖5-1-1、5-1-2、5-1-3是圖1中ADC/DAC插板9中的ADC模塊原理圖。圖 5-2-1、5-2-2、5-2-3、5-2-4、5-2-5 是圖 1 中 ADC/DAC 插板 9 中的 DAC 模塊原理圖。圖 6-1-1、6-1-2、6-1-3、6-1-4、6-1-5、6-1-6、6-1-7、6-1-8、6-1-9、6-1-10、 6-1-11,6-1-12是圖1中開入開出插板10的開入部分原理圖。圖6-2是圖1中開入開出插板10的開出部分原理圖。
具體實(shí)施方式
整個(gè)控制器采用DSP加FPGA模式。DSP采用TI公司的TMS320Ii^812，F(xiàn)PGA采用 Xinlix公司的SPARTAN3。ADC采用AD公司的AD7656，DAC采用凌特公司的LTC2755。兩片 AD7656構(gòu)成共12路的AD輸入，完全能滿足模塊化真空斷路器控制領(lǐng)域中對(duì)AD輸入的要求。參見圖1，一種基于DSP和FPGA模塊化真空斷路器的智能控制系統(tǒng)，該控制器以數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA為核心，其中數(shù)字信號(hào)處理芯片DSP 分別與DSP電源電路、DSP復(fù)位晶振電路、外擴(kuò)FLASH、外擴(kuò)SRAM、串行接口 RS485接口、局域網(wǎng)CAN及以太網(wǎng)相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板和開入/開出插板分別與現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA ；開入/開出插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片 FPGA ；數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA通過背板總線通信；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板中的現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA主要負(fù)責(zé)根據(jù)數(shù)字信號(hào)處理芯片DSP的控制命令控制插板上的器件的信號(hào)采集和基本處理，最后以中斷的方式申請(qǐng)數(shù)字信號(hào)處理芯片DSP的訪問；開入開出插板中的現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA主要負(fù)責(zé)根據(jù)數(shù)字信號(hào)處理芯片DSP的控制信號(hào)產(chǎn)生相應(yīng)的脈沖輸出；數(shù)字信號(hào)處理芯片DSP負(fù)責(zé)算法的計(jì)算、協(xié)調(diào)外擴(kuò)FLASH、外擴(kuò)SRAM和以太網(wǎng)的控制，并為開入開出插板提供基準(zhǔn)脈沖。如圖2-1、2-2、2-3、2-4，圖 3-1,圖 3_2-1、3-2_2，圖 3-3,圖 3-4,圖 4—1—1、 4-1-2、4-1-3、4-1-4，圖 4-2,圖 4-3-1、4-3-2、4-3-3 所示，DSP 即 DSP 芯片，“U12” 的數(shù)據(jù)線“D0-D15”分別與外擴(kuò)FLASH、外擴(kuò)SRAM、RS485、CAN、以太網(wǎng)相連接；“U12”的地址線 “A0-A18”與外擴(kuò)FLASH、外擴(kuò)SRAM的地址線相連接。RS485的輸入端口 “11、12”分別與 “U12”的“155、157”相連。CAN的輸入端口 “4、5”分別與“U12”的“87、89”相連。該控制器嵌入了 RS485、CAN、以太網(wǎng)等常用的通訊端口，便于與各種外設(shè)進(jìn)行通信；通過以太網(wǎng)口能夠方便地實(shí)現(xiàn)模塊化真空斷路器的遠(yuǎn)程監(jiān)控與控制。參見圖5-1-1、5-1-2、5-1-3，圖 5-2-1、5-2-2、5-2-3、5-2-4、5-2_5，圖 6+1、 6-1-2、6-1-3、6-1-4、6-1-5、6-1-6、6-1-7、6-1-8、6-1-9、6-1-10、6-1-11、6-1-12，圖 6-2 所示，所述的模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板包含兩片型號(hào)結(jié)構(gòu)完全相同的模數(shù)轉(zhuǎn)換器 ADC芯片“U2”、“U3”和兩片型號(hào)結(jié)構(gòu)完全相同的數(shù)模轉(zhuǎn)換器DAC “U13”、“U14” ；所述的開入開出插板包含開入部分“0MC1-0MC12”和開出部分“0MC13-0MC20”。背板總線包括位數(shù)據(jù)總線、8位地址總線、讀寫控制線，它們分別與數(shù)字信號(hào)處理芯片DSP即“U12”的16位數(shù)據(jù)總線“D0-D15”、“U12”高八位地址總線“A16-A9”、“U12”的“XRD”、“XWR”外部讀寫控制線相連接。數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA所在電路板上包含多個(gè)可插入模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板或開入/開出插板的插槽；可以根據(jù)實(shí)際需要擴(kuò)展模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板或開入開出插板的數(shù)量。背板總線包括16位數(shù)據(jù)總線、8位地址總線、讀寫控制線，它們分別與數(shù)字信號(hào)處理芯片DSP的16位數(shù)據(jù)總線、高八位地址總線、外部讀寫控制線相連?？梢愿鶕?jù)實(shí)際的需要任意的擴(kuò)展信號(hào)采集的通道數(shù)和開關(guān)量輸出路數(shù)，具有極強(qiáng)的可擴(kuò)展性。具體實(shí)施過程控制系統(tǒng)按功能可以整體分解為三個(gè)主要部分，各個(gè)部分的詳細(xì)介紹如下1.主從DSP間通信1)雙口 RAM位于從DSP板的FPGA中，發(fā)起通信的一方先將通信內(nèi)容寫入雙口 RAM， 再以中斷形式通知對(duì)方讀，對(duì)方讀完之后才能再寫。雙口 RAM分為A區(qū)，B區(qū)，其中A區(qū)供主寫從讀，B區(qū)供從寫主讀。2)可借由A，B區(qū)提供主從機(jī)間讀完成確認(rèn)，例如主寫A-發(fā)中斷要求讀_從讀 A-完畢后從寫B(tài)-發(fā)中斷要求主讀-主讀B，確認(rèn)從已讀A區(qū)中的內(nèi)容，再進(jìn)行下一次通信。3)從機(jī)由FPGA提供的中斷信號(hào)只可能是主寫從讀，而主機(jī)來自FPGA的中斷卻來自多個(gè)從機(jī)，需要在主機(jī)FPGA中設(shè)置中斷管理。2.主 DSP，從 AD/DA 板主機(jī)通過寫特定外部存儲(chǔ)區(qū)地址直接啟動(dòng)ADC轉(zhuǎn)換，轉(zhuǎn)換完成信號(hào)由從ADC/DAC 板上的FPGA負(fù)責(zé)監(jiān)視，一旦ADC完成，則向主DSP板上的FPGA申請(qǐng)中斷，主機(jī)在中斷服務(wù)程序中直接讀取ADC結(jié)果，所有通道的轉(zhuǎn)換結(jié)果讀取完畢后對(duì)從ADC/DAC板上的FPGA中斷源清零，最后對(duì)DSP板上FPGA的中斷清零。主機(jī)直接啟動(dòng)DA轉(zhuǎn)換，DAC按照要求輸出。3.主DSP，從數(shù)字10(開入開出板)1)對(duì)輸入從FPGA負(fù)責(zé)掃描輸入狀態(tài)，并寫入從機(jī)的FPGA中，如有開關(guān)變位，則向主DSP申請(qǐng)中斷，由主機(jī)來讀，主機(jī)運(yùn)行讀操作時(shí)，從FPGA不能進(jìn)行寫操作，即讀完再寫。2)對(duì)輸出主機(jī)將輸出狀態(tài)指令寫入從FPGA，從FPGA掃描雙口 RAM，再輸出給開出，主機(jī)寫時(shí)從機(jī)不讀，封鎖輸出信號(hào)。
權(quán)利要求1.一種模塊化真空斷路器的智能控制系統(tǒng)，其特征在于，該控制系統(tǒng)以數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA為核心，其中數(shù)字信號(hào)處理芯片DSP分別與DSP電源電路、DSP復(fù)位晶振電路、外擴(kuò)FLASH、外擴(kuò)SRAM、串行接口 RS485接口、局域網(wǎng)CAN及以太網(wǎng)相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板和開入/開出插板分別與現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA ；開入/開出插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA ；數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA通過背板總線通信。
2.如權(quán)利要求1所述的一種模塊化真空斷路器的智能控制系統(tǒng)，其特征在于，數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA所在電路板上包含多個(gè)可插入模數(shù)轉(zhuǎn)換器 ADC/數(shù)模轉(zhuǎn)換器DAC插板或開入/開出插板的插槽。
專利摘要一種模塊化真空斷路器的智能控制系統(tǒng)，其特征在于，該控制系統(tǒng)以數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA為核心，其中數(shù)字信號(hào)處理芯片DSP分別與DSP電源電路、DSP復(fù)位晶振電路、外擴(kuò)FLASH、外擴(kuò)SRAM、串行接口RS485接口、局域網(wǎng)CAN及以太網(wǎng)相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板和開入/開出插板分別與現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA相連接；模數(shù)轉(zhuǎn)換器ADC/數(shù)模轉(zhuǎn)換器DAC插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA；開入/開出插板中包含核心元件現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA；數(shù)字信號(hào)處理芯片DSP和現(xiàn)場(chǎng)可編程門陣列芯片F(xiàn)PGA通過背板總線通信。該智能控制系統(tǒng)具有實(shí)時(shí)性和通用性好，且可擴(kuò)展性好的特點(diǎn)。
文檔編號(hào)H02J13/00GK201956745SQ20102020232
公開日2011年8月31日 申請(qǐng)日期2010年5月25日 優(yōu)先權(quán)日2010年5月25日
發(fā)明者何妍, 尹婷, 徐思恩, 李輝, 杜硯, 許晶, 趙軍, 邱進(jìn), 陳江波, 陳軒恕, 黃琴 申請(qǐng)人:國網(wǎng)電力科學(xué)研究院