專利名稱：一種降低電壓紋波的方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及電源完整性領(lǐng)域，包括所有的以高速運(yùn)算、信號(hào)轉(zhuǎn)換、數(shù)據(jù)存儲(chǔ)為主要工作的芯片。比如CPU、南北橋、SAS RAID卡、網(wǎng)卡等等。這些芯片具有上Gbps的運(yùn)算存儲(chǔ)邏輯速度，對(duì)電源的高頻阻抗具有較高的要求。
背景技術(shù)：
目前，高速信號(hào)的速度的不斷提升，如PCIe總線的速度已經(jīng)從Gen 1的2. 5GHZ， Gen 2的5GHZ已經(jīng)提升到PCIe Gen3的8GHZ ；USB總線已經(jīng)從USB2. 0的480MHZ提升到 USB3. 0的5GHZ……信號(hào)完整性的重要性已經(jīng)越來越引起電子設(shè)計(jì)工程師的重視。電源完整性設(shè)計(jì)對(duì)于信號(hào)完整性的重要性不言而喻，電源質(zhì)量越小，紋波越小，信號(hào)的質(zhì)量就會(huì)更加得到保證。我們?cè)O(shè)計(jì)提高電源完整性的最終目的也是為了提高信號(hào)的完整性。電壓的紋波對(duì)于電源完整性來說是一個(gè)十分重要的方面。我們將著重于研究一種降低電壓紋波的方法。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種降低電壓紋波的方法。本發(fā)明的目的是按以下方式實(shí)現(xiàn)的，具體步驟是通過增加諧振頻率在^MHZ左右的電容來壓低阻抗，即在靠近電源芯片Ul的電源管腳1小于200mil的范圍內(nèi)，增加1個(gè)或多個(gè)47nF電容，通過增加47nF濾波電容之后測(cè)量電壓紋波由原來的降低為69mV， 電壓紋波有了近6倍的明顯改善。本發(fā)明降低紋波電壓方法的優(yōu)異效果通過頻域仿真目標(biāo)阻抗的途徑可以找到電壓紋波偏大的問題點(diǎn)，解決問題，降低紋波，提高了電源完整性質(zhì)量。這樣就可以進(jìn)一步提高信號(hào)完整性質(zhì)量、降低EMI。電壓紋波比較參數(shù)如下表所示。
權(quán)利要求
1. 一種降低電壓紋波的方法，其特征在于，具體步驟是通過增加諧振頻率在^MHZ左右的電容來壓低阻抗，即在靠近電源芯片Ul的電源管腳1小于200mil的范圍內(nèi)，增加1個(gè)或多個(gè)47nF電容，通過增加47nF濾波電容之后測(cè)量電壓紋波由原來的降低為69mV， 電壓紋波有了近6倍的明顯改善。
全文摘要
本發(fā)明提供一種降低電壓紋波的方法，具體步驟是通過增加諧振頻率在26MHz左右的電容來壓低阻抗，即在靠近電源芯片U1的電源管腳1小于200mil的范圍內(nèi)，增加1個(gè)或多個(gè)47nF電容，通過增加47nF濾波電容之后測(cè)量電壓紋波由原來的295mV降低為69mV，電壓紋波有了近6倍的明顯改善。通過頻域仿真目標(biāo)阻抗的途徑可以找到電壓紋波偏大的問題點(diǎn)，解決問題，降低紋波，提高了電源完整性質(zhì)量。這樣就可以進(jìn)一步提高信號(hào)完整性質(zhì)量、降低EMI。
文檔編號(hào)H02M1/14GK102158063SQ20111007970
公開日2011年8月17日 申請(qǐng)日期2011年3月31日 優(yōu)先權(quán)日2011年3月31日
發(fā)明者劉士豪, 劉鵬 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司