專利名稱：并聯(lián)連接的半導(dǎo)體部件的電流平衡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及并聯(lián)連接的半導(dǎo)體部件的電流的平衡，特別涉及在動(dòng)態(tài)情況中平衡電流。
背景技術(shù)：
對半導(dǎo)體器件的大額定功率和物理上受限的最大電流密度的不斷提高的要求是半導(dǎo)體并聯(lián)連接對于高功率應(yīng)用有吸引力的原因。諸如IGBT(絕緣柵雙極晶體管)的功率半導(dǎo)體部件的并聯(lián)連接是用于高功率轉(zhuǎn)換器的廣泛傳播的方案。在IGBT的并聯(lián)操作中，每個(gè)并聯(lián)連接的部件接收開關(guān)信號。開關(guān)信號例如可以從用于確定發(fā)生開關(guān)動(dòng)作的適當(dāng)時(shí)序的調(diào)制器發(fā)出。開關(guān)信號被分成用于控制每一個(gè)并聯(lián)連接部件的控制信號。因此，意圖是同時(shí)操作開關(guān)，以使得總電流會(huì)在部件之間等分。然而，IGBT并聯(lián)連接的主要問題是并聯(lián)部件的電流不平衡。電流不平衡可以發(fā)生在接通狀態(tài)(靜態(tài)操作)期間和/或開關(guān)瞬態(tài)(動(dòng)態(tài)操作)期間。在靜態(tài)操作中，電流不平衡導(dǎo)致例如部件之間的不同溫度，這引起部件不同程度和過早地老化。動(dòng)態(tài)操作中的不平衡指的是在狀態(tài)變化期間，即在關(guān)斷時(shí)和接通時(shí)的轉(zhuǎn)接期間的部件的不同行為。并聯(lián)連接部件的同時(shí)操作是所期望的，以使得不同電流路徑中的電流變化的幅值相等。電流變化在電流路徑的電感中引起大電壓尖峰。并聯(lián)支路中具有相似的電流行為是所期望的，以使得感應(yīng)電壓也具有相似的波形。例如，對于接通，當(dāng)最快部件占有意在用于并聯(lián)操作的電流的大部分時(shí)，轉(zhuǎn)接的延遲也可以引起在轉(zhuǎn)接期間超過額定電流的情況。已試圖通過依照某些器件參數(shù)(例如柵極發(fā)射極閾值電壓、開關(guān)時(shí)間、接通狀態(tài)電壓，等等)選擇并聯(lián)的部件來實(shí)現(xiàn)并聯(lián)連接的功率半導(dǎo)體之間的動(dòng)態(tài)電流平衡。此方法需要由部件制造者或由目標(biāo)用戶執(zhí)行的附加的人工勞動(dòng)，自然會(huì)導(dǎo)致附加的成本。如文獻(xiàn)[1]、[2]、[3]和[7]所建議的，解決動(dòng)態(tài)電流不平衡問題的另一措施是使用電流平衡網(wǎng)絡(luò)。然而，電流平衡網(wǎng)絡(luò)給電子系統(tǒng)增加了成本、體積、重量以及損耗。還可以通過人工設(shè)置驅(qū)動(dòng)半導(dǎo)體部件的柵極單元的參數(shù)來實(shí)現(xiàn)動(dòng)態(tài)電流平衡。該可設(shè)置的參數(shù)例如可以是柵極電阻艮。此過程也需要人工測量且可能花很長時(shí)間。如文獻(xiàn)W]、[5]和[6]所建議的，另一種可能是用柵極單元控制電流率。此方案給系統(tǒng)帶來復(fù)雜性和成本，連同由于狀態(tài)變化被延長而產(chǎn)生的更高的開關(guān)損耗。文獻(xiàn)[7]教導(dǎo)通過適當(dāng)?shù)臋C(jī)械布置和設(shè)計(jì)以關(guān)于雜散電感的對稱方式實(shí)現(xiàn)轉(zhuǎn)換器。這樣的布置和設(shè)計(jì)導(dǎo)致了額外的材料、開發(fā)和制造成本。此外，此類設(shè)計(jì)導(dǎo)致使得器件的維修復(fù)雜且困難的物理結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種方法以及用于實(shí)施該方法的設(shè)備以便解決以上問題。通過以獨(dú)立權(quán)利要求中所陳述的內(nèi)容為特征的方法和設(shè)備來實(shí)現(xiàn)本發(fā)明的目的。在從屬權(quán)利要求中公開了本發(fā)明的優(yōu)選實(shí)施例。本發(fā)明基于如下思想測量并聯(lián)功率半導(dǎo)體部件的電流上升或下降的開始時(shí)間和結(jié)束時(shí)間或兩個(gè)時(shí)間的時(shí)間差，并在各自的后續(xù)狀態(tài)變化時(shí)補(bǔ)償該時(shí)間差。該時(shí)間差從感應(yīng)到電流路徑中的電感上的電壓測量。感應(yīng)電壓與電流的導(dǎo)數(shù)即電流的變化率成比例。感應(yīng)電壓的測量比電流的測量簡單得多且便宜得多。此外，作為電流的導(dǎo)數(shù)的感應(yīng)電壓比電流本身變化得更快，從而非常適合用于產(chǎn)生時(shí)序信息。使用電子電路來補(bǔ)償觀測到的并聯(lián)部件之間的時(shí)間差。因此，本發(fā)明通過不需要昂貴的和/或大體積的附加部件的簡單措施來限制在開關(guān)瞬態(tài)期間并聯(lián)部件的電流不平本發(fā)明的實(shí)現(xiàn)是具有最小額外損耗的低成本結(jié)構(gòu)。此外，該結(jié)構(gòu)具有輕重量和小體積。該結(jié)構(gòu)也節(jié)省了在工業(yè)轉(zhuǎn)換器的開發(fā)、制造和維修期間的勞動(dòng)力成本。本發(fā)明能夠獲得并聯(lián)器件的電流平衡而與部件類型無關(guān)。例如，相同的結(jié)構(gòu)可以用于平衡IGBT、M0SFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)和IGCT (集成柵極換流晶閘管) 部件的電流。本發(fā)明也不需要部件的驅(qū)動(dòng)器。此外，通過分析電流變化率的時(shí)間間隔對柵極信號的時(shí)序進(jìn)行調(diào)整能夠獲得由于若干原因的并聯(lián)器件電流的平衡，這些原因例如由于不同的半導(dǎo)體特性引起的不平衡，諸如veE的變化、開關(guān)時(shí)間和柵極單元的差(例如，柵極單元的延遲時(shí)間、柵極電阻的差，等等)、以及雜散電感的差等等。因此，本發(fā)明校正并聯(lián)部件之間的時(shí)序差，而不論該差的起源是什么。即使不平衡是由于開關(guān)部件的參數(shù)漂移引起的，本發(fā)明也對其進(jìn)行校正?？梢詫㈦娏髯兓实臅r(shí)間間隔的檢測另外用于短路保護(hù)，且如果雜散電感(測量的雜散電感)之間的關(guān)系是已知的且靜態(tài)的，那么該測量為靜態(tài)平衡增加了有用信息。因此，可以避免為柵極單元上的短路檢測而作的額外努力。


下面，將參照附圖借助于優(yōu)選實(shí)施例對本發(fā)明進(jìn)行更詳細(xì)的描述，其中圖1示出了帶有其變量的定義的IGBT部件；圖2示出了本發(fā)明的實(shí)施例的框圖；圖3示出了本發(fā)明的實(shí)施例的更詳細(xì)的框圖；圖4示出了與本發(fā)明的實(shí)施例的操作相關(guān)的測量；圖5示出了本發(fā)明的功能的框圖；圖6示出了本發(fā)明的操作的時(shí)序圖；以及圖7和圖8示出了在部件接通和關(guān)斷時(shí)本發(fā)明的操作的測量結(jié)果。
具體實(shí)施例方式圖1示出了帶有在全文中使用的相關(guān)聯(lián)的符號和定義的IGBT部件的圖形符號。該 IGBT部件表示為Xi，且其包括集電極C端子、柵極G端子和發(fā)射極E端子。此外，該部件具有輔助發(fā)射極AE，該輔助發(fā)射極AE連接到與發(fā)射極E同一電位且意在連接到驅(qū)動(dòng)電路或柵極單元，以使得可以在柵極和發(fā)射極端子之間引導(dǎo)適當(dāng)?shù)碾妷河糜诳刂圃摬考?。圖1中另外的定義是集電極電流ie,Xi，柵極到發(fā)射極電壓veE,Xi和集電極到發(fā)射極電壓vCE,Xi。Lb。nd,Xi是部件的開關(guān)路徑的雜散電感，而Vb。nd,Xi是該雜散電感上的電壓。在該方法的實(shí)施例中，向并聯(lián)連接的半導(dǎo)體部件提供開關(guān)信號用于改變部件狀態(tài)。開關(guān)信號由實(shí)施該方法的器件的控制系統(tǒng)觸發(fā)。控制系統(tǒng)例如可以是輸出用于初始化受控部件的狀態(tài)改變的信號的調(diào)制器或類似的操作結(jié)構(gòu)。狀態(tài)改變指的是從導(dǎo)通狀態(tài)到阻斷狀態(tài)或從阻斷狀態(tài)到導(dǎo)通狀態(tài)的改變。開關(guān)信號導(dǎo)向柵極電路或柵極單元以用于實(shí)現(xiàn)實(shí)際的柵極控制。每個(gè)并聯(lián)連接的開關(guān)部件具有其專用的柵極單元，且這些柵極單元形成用于控制并聯(lián)連接的部件的控制信號。柵極單元通常是具有用于向部件的柵極提供所要求的控制電壓的所有必要電路的柵極驅(qū)動(dòng)器。在本發(fā)明中，確定與IGBT串聯(lián)連接到開關(guān)路徑的電感的電壓，以觀察并聯(lián)IGBT的集電極或發(fā)射極電流的變化。使用的電感例如可以是IGBT模塊或部件的內(nèi)部雜散電感。電流變化例如是電流上升或下降的開始、持續(xù)或結(jié)束，或是電流斜率的符號。比較并估算測得的電壓，提取IGBT集電極或發(fā)射極電流的時(shí)序信息。此信息允許控制或補(bǔ)償系統(tǒng)為下一開關(guān)瞬態(tài)計(jì)算適應(yīng)的延遲時(shí)間以達(dá)到某些特定目標(biāo)，例如動(dòng)態(tài)電流平衡。計(jì)算出的延遲時(shí)間用于通過修改控制信號來修改接下來各個(gè)開關(guān)的時(shí)序。該修改可以通過修改到柵極單元的開關(guān)信號Vcm, Xi或者通過修改由柵極單元生成的柵極到發(fā)射極電壓^^^來實(shí)現(xiàn)。因此，可以認(rèn)為控制信號是從柵極單元之前或之后的開關(guān)信號(即， 到達(dá)柵極單元的信號或離開柵極單元的信號)分離出來的信號。圖2給出了簡化框圖。該圖采用η個(gè)并聯(lián)連接的IGBT，其中，Xi代表第i個(gè)并聯(lián)的IGBT(i = 1 n)。vb。nd,Xi是IGBT模塊中或開關(guān)路徑中的雜散電感Lb。nd,Xi上的電壓。塊 21接收來自并聯(lián)IGBT的電壓信號并輸出電壓陣列v_s，該電壓陣列Vnreas帶有關(guān)于從信號 Vbond,Xi提取的上升或下降的IGBT發(fā)射極或集電極電流的時(shí)間差的信息。用于下一開關(guān)瞬態(tài)的新計(jì)算得到的延遲值在模塊22中計(jì)算，并以陣列td[k]形式發(fā)送到模塊23，其中，該陣列td[k]將在后面的各自的狀態(tài)改變中被考慮到。如上所述，可以在到達(dá)柵極單元的信號中或在離開柵極單元的信號中考慮延遲值。圖3示出了本發(fā)明的實(shí)施例。在此實(shí)施例中，兩個(gè)IGBT的電壓Vb。nd,Xi由補(bǔ)償分壓器(阻容的)測量并與閾值進(jìn)行比較，以獲得被饋送到FPGA(現(xiàn)場可編程柵極陣列)電路和加載到寄存器Reg Xl 32和Reg Xn 33的數(shù)字信號vmeas, Xi。通過模塊；34、；35和36的FPGA 中的算法實(shí)現(xiàn)集電極電流上升或下降的開始時(shí)刻的提取。將計(jì)算出的延遲時(shí)間饋送到延遲線37，延遲線37也接收用于控制開關(guān)部件的PWM(脈沖寬度調(diào)制)信號。然后修改PWM信號并將其饋送到開關(guān)部件。圖2和圖3示出了開關(guān)部件的串聯(lián)連接。通常，開關(guān)部件用在諸如逆變器等功率修改設(shè)備中，其中，功率級由上開關(guān)和下開關(guān)構(gòu)成，用這些開關(guān)可以將正或負(fù)電壓控制到位于上開關(guān)和下開關(guān)之間的輸出。僅用于說明的目的，在圖2和圖3中示出了上開關(guān)。然而， 本發(fā)明的思想可以且通常與那些更詳細(xì)地描述的類似地適用于所有并聯(lián)連接的開關(guān)?；诩姌O電流上升或下降的開始的時(shí)間差的、并聯(lián)IGBT的柵極信號的下一延遲時(shí)間的計(jì)算在FPGA中以及柵極單元信號輸入處的延遲線中實(shí)現(xiàn)，其中，延遲線允許柵極單元控制信號(Vctel,Xi)的時(shí)序修改。
在開關(guān)過程中由補(bǔ)償分壓器(阻容的)測量電壓Vb。nd,Xi。如圖4所示，將Vb。nd,xl* Vbond, x2與生成VmeaU1和V_s, X2的閾值電壓Vth比較。圖4中最上方的圖示出了在部件接通過程中集電極電流的上升和集電極到發(fā)射極電壓的下降。圖4中中間的圖示出了在開關(guān)期間電感的電壓。該電壓與集電極電流的時(shí)間導(dǎo)數(shù)成比例。將電感的電壓與閾值電壓比較， 當(dāng)該電壓越過閾值時(shí)，電壓Vnreas被切換到高狀態(tài)，如圖4中最下方的圖所示。最下方的圖示出了時(shí)刻、、t2、t3和t4。時(shí)刻、和、是在上升時(shí)U1)和下降時(shí)(t2)所測電壓首次達(dá)到閾值的時(shí)刻，時(shí)刻t3和t4是針對另一個(gè)開關(guān)部件的類似時(shí)刻。、和t3之間的時(shí)間差是部件之間的延遲，后面在FPGA中計(jì)算該時(shí)間差。圖5示出了根據(jù)一個(gè)實(shí)施例的在FPGA中實(shí)現(xiàn)的功能的框圖。該電路從測量電路接收輸入Vmeas, X1到Vmeas, &并從調(diào)制器或控制器接收PWM開關(guān)信號S。補(bǔ)償系統(tǒng)為在FPGA 中實(shí)現(xiàn)的延遲線輸送延遲值。在FPGA中實(shí)現(xiàn)的用于接通的邏輯的工作原理如下。開關(guān)信號s的上升沿啟動(dòng)計(jì)數(shù)器51，該計(jì)數(shù)器51例如可以是133 MHZ 8位的計(jì)數(shù)器，實(shí)現(xiàn)大約7ns的校正步長。一檢測到信號V-M1到由低到高的轉(zhuǎn)變就將計(jì)數(shù)器的實(shí)際值加載到寄存器Reg_Xl到Reg_Xn中。因此，在感應(yīng)電壓越過設(shè)定的閾值的時(shí)刻將計(jì)數(shù)器51的值加載到寄存器中。一旦將值加載到了寄存器中，則從每個(gè)寄存器中減去寄存器Reg_Xl到RegJCn中的最小值。將該減法的結(jié)果寫入寄存器exl到exn。在圖5的實(shí)現(xiàn)中，通過對數(shù)據(jù)進(jìn)行排序 M、偏置55和消除排序56來實(shí)現(xiàn)該減法。由于此減法，寄存器之一接收到零作為延遲的值。在信號s的下一次由高到低轉(zhuǎn)變時(shí)由控制塊57讀寄存器exl到exn的值?？刂茐K 57將由計(jì)數(shù)器輸出的存儲(chǔ)值改變成代表時(shí)間的值?？刂茐K57基于用于前一接通瞬態(tài)的、步驟k-Ι的延遲值和寄存器到 e)ta[k-l]中的也源自上一接通瞬態(tài)的值來為延遲線58提供針對步驟k的值tdjjk]，i = 1，. . .，η。在大約從信號由高到低的轉(zhuǎn)變2μ s后，將用于延遲線的新值td,Xi[k]加載到其輸入寄存器59中。將開關(guān)信號饋送到延遲線58，并將具有延遲的開關(guān)信號饋送到柵極單元 GU。到柵極單元的信號表示為單箭頭?？梢岳斫庠趫D5的示例中，信號由用于兩個(gè)并聯(lián)開關(guān)部件的兩個(gè)信號組成。如上所述，可以在柵極單元中而不是在到柵極單元的信號中考慮延遲。當(dāng)在柵極單元中考慮修改時(shí)，每個(gè)并聯(lián)的柵極單元同時(shí)接收到控制信號并處理修改， 使得在不同時(shí)間產(chǎn)生柵極電壓。如果在到柵極單元的控制信號中考慮延遲，則每個(gè)并聯(lián)的柵極單元接收到修改信號并立即產(chǎn)生柵極電壓。圖5還示出了內(nèi)存塊60，使用的延遲時(shí)間被饋送并存儲(chǔ)到該內(nèi)存塊60?？梢猿鲇诜治鲅舆t數(shù)據(jù)的目的而讀取該內(nèi)存。用于關(guān)斷的工作原理是類似的，唯一的變化是使用s的互補(bǔ)信號作為該處理的觸發(fā)。為了闡明本發(fā)明的實(shí)現(xiàn)中的信號的時(shí)序，在圖6中示出了用于接通操作的時(shí)序圖。從圖6可以看出，當(dāng)接收到開關(guān)信號時(shí)，計(jì)數(shù)器開始工作。當(dāng)接收到電壓V·』和V_s, X2時(shí)，計(jì)數(shù)器的值被讀到寄存器Reg_xi和Reg_X2。當(dāng)計(jì)數(shù)器復(fù)位時(shí)，將來自寄存器Reg_Xl 和Reg_X2的、從所有寄存器中減去寄存器中最低值的值移位到寄存器 和eX20當(dāng)開關(guān)信號由高到低變化時(shí)，使能控制器的輸出，并將用于延遲線的新值加載到延遲線的輸入寄存器中。然后，將用于延遲的值加載到延遲線中。在本發(fā)明的實(shí)施例中，將之前使用的補(bǔ)償延遲考慮在對后面延遲的計(jì)算中。例如， 如果前一延遲時(shí)間td,xl[k-l]是χ納秒，而電壓的測量(使用χ納秒作為延遲)給出的結(jié)果是應(yīng)當(dāng)將對同一部件的延遲Atd校正y納秒用于后面相似的開關(guān)動(dòng)作，那么，將前一延遲時(shí)間、,Χ1&-1]與新延遲Atd相加來獲得用于后面的開關(guān)動(dòng)作的延遲時(shí)間、,Χ1&]。在以上實(shí)施例中，使用數(shù)字電路以數(shù)字形式描述了延遲時(shí)間的生成?？梢酝ㄟ^在延遲值的生成中使用模擬邏輯電路來實(shí)現(xiàn)本發(fā)明。圖7示出了在接通瞬態(tài)時(shí)所實(shí)現(xiàn)的本發(fā)明的測量結(jié)果。圖7a示出了集電極電流之間具有IOOns的延遲時(shí)間差的不平衡系統(tǒng)。圖7b示出了補(bǔ)償了延遲的平衡系統(tǒng)。從頂部到底部的子圖示出了發(fā)射極電流iE和集電極到發(fā)射極電壓(頂部)、柵極到發(fā)射極電壓和測得的感應(yīng)電壓(中間)以及通過將感應(yīng)電壓與閾值電壓比較而為時(shí)序信息產(chǎn)生的電壓 Vmeas (底部)°圖8示出了在關(guān)斷瞬態(tài)時(shí)所實(shí)現(xiàn)的本發(fā)明的測量結(jié)果。圖8a示出了不平衡系統(tǒng) (其集電極電流之間具有IOOns的延遲時(shí)間差)，圖8b示出了平衡系統(tǒng)?？梢郧宄卣J(rèn)識到本發(fā)明對并聯(lián)的IGBT的電流分布的平衡效果。對子圖的說明與圖7中的那些類似。在本發(fā)明中，通過測量與IGBT串聯(lián)的電感上的電壓來間接測量電流變化率。在 IGBT模塊中，此電感例如可以是模塊內(nèi)部雜散電感Lb。nd,Xi，參見圖1( S卩，在主發(fā)射極端子和輔助發(fā)射極之間用于控制單元連接的電感)。然而，電感也可以是串聯(lián)到IGBT的外部電感。 可以將測得的電壓Vb。nd, Xi之間的時(shí)間差(例如，電流上升或下降的開始、持續(xù)或結(jié)束，斜率的符號，等等)用作時(shí)間延遲補(bǔ)償單元的輸入，其中，測得的電壓^^⑶表示并聯(lián)IGBT的電流變化率，該時(shí)間延遲補(bǔ)償單元在初始化開關(guān)瞬態(tài)時(shí)將這些點(diǎn)(point)平衡。調(diào)節(jié)柵極信號的時(shí)序使得在相應(yīng)的開關(guān)瞬態(tài)之后獲得的并聯(lián)IGBT的器件電流被平衡?？梢酝ㄟ^使用任意適當(dāng)?shù)臏y量設(shè)備實(shí)現(xiàn)電壓Vb。nd,Xi的測量。該測量可以是直接的電壓測量，或者該測量可以是電容式或電感式測量。還清楚的是，可以在電壓的測量中使用模數(shù)轉(zhuǎn)換器。以上，參考FPGA電路詳細(xì)地描述了各功能。FPGA僅是適用于這種操作的數(shù)字器件的一個(gè)示例。其他示例包括使用MSP(混合信號處理器)、DSP(數(shù)字信號處理)、微控制器寸。還可以有要提取的參數(shù)的變化。以上，結(jié)合僅提取電流上升或下降的開始來描述本發(fā)明。還可以從電流上升或下降的結(jié)束、持續(xù)時(shí)間或上升或下降時(shí)間的符號、或者這些的任意組合中獲得信息。控制器或補(bǔ)償器的結(jié)構(gòu)的變化、或延遲線的實(shí)現(xiàn)方面的變化也是可行的。允許像延遲線一樣的信號延遲控制的一些其他結(jié)構(gòu)或器件的構(gòu)造是實(shí)現(xiàn)的另外可能的變型。隨著技術(shù)進(jìn)步，本發(fā)明的構(gòu)思可以以各種方式實(shí)施，這對于本領(lǐng)域的技術(shù)人員而言是明顯的。本發(fā)明及其實(shí)施例不限于以上描述的示例，而是可以在權(quán)利要求的范圍內(nèi)變化。參考文獻(xiàn)[1] J. -F. Chen, J. -N. Lin, and Τ. -H. Ai, "The techniques of the serial andparalleled igbts,“ in Industrial Electronics, Control, and Instrumentation,1 ~ J96. ， Proceedings of the 19B6 IEEE IECON 22nd International Conference on, vol. 2, Aug lg96，pp. 9g9-1004 vol. 2.[2]H. Miyazaki, H. Fukumoto, S. Sugiyama, M. Tachikawa, and N. Azusawa, "Neutral-point-clamped inverter with parallel driving of igbts for industrial applications，，，Industry Applications，IEEE Transactions on，vol. 36, no. 1, pp. 146-151，Jan/Feb 2000.[3]C. Abbate, 0. Busatto，L Fratelli, F. lannuzzo, B. Cascone，and C. Giannini, “Series connection of high power igbt modules for traction applications， c in Power Electronics and Applications，2005 European Conference on，0—02005， pp. 8pp. -P. 8.[4]J. Thalheim,N. Felber,and W. Fichtner, "A new approach for controlling series-connected igbt modules，” in Circuits and Systems,2001. ISCAS 2001. The 2001 IEEE International Symposium on, vol. 3, May 2001，pp.69-72 vol. 2.[5] 5. Musumeci, R. Pagano, A. Raciti, F. Frisina, and M. Melito，“Parallel strings of igbts in short circuit transients analysis of the parameter influence and experimental behavior,，，in IECON 02 [Industrial Electronics Society, IEEE 2002 28th Annual Conference of the]，vol.1，Nov. 2002，pp. 555-560 vol. 1.[6] J V. Wang, M.Abu Khaizar an, and P. Palmer, "Controlled switching of high voltage igbts in series，，，in Electron Devices and Solid-State Circuits，2003 IEEE Conference on，Dec. 2003，pp.297-300.[7]R. Hermann，“Investigation of the parallel connection of Integrated Gate Commutated Thyristors and diodes for high current converters，，，PhD· Thesis， TU-Berlin, May 2009.
權(quán)利要求
1.一種平衡并聯(lián)連接的功率半導(dǎo)體部件的開關(guān)瞬態(tài)行為的方法，其特征在于以下步驟向所述并聯(lián)連接的功率半導(dǎo)體部件(Xi)提供開關(guān)信號(S)以用于改變所述部件的狀態(tài)；從所述開關(guān)信號形成用于每個(gè)所述并聯(lián)連接的功率半導(dǎo)體部件的控制信號； 在所述功率半導(dǎo)體部件的狀態(tài)變化期間，確定在每個(gè)所述并聯(lián)連接的功率半導(dǎo)體部件中在所述部件的主電流路徑中的電感上感應(yīng)的電壓； 將每個(gè)所述感應(yīng)電壓與預(yù)定的閾值電壓相比較； 測量所述感應(yīng)電壓越過所述閾值電壓的時(shí)刻之間的時(shí)間差；以及根據(jù)測得的時(shí)間差，在相應(yīng)的后續(xù)狀態(tài)變化中修改一個(gè)或多個(gè)所述控制信號，以用于平衡所述開關(guān)瞬態(tài)行為。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在將所述控制信號饋送到柵極單元之前修改一個(gè)或多個(gè)控制信號。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述柵極單元處修改一個(gè)或多個(gè)控制信號。
4.根據(jù)前述權(quán)利要求1到3中任意一項(xiàng)所述的方法，其特征在于，所述主電流路徑中的電感是所述部件的雜散電感。
5.根據(jù)前述權(quán)利要求1到3中任意一項(xiàng)所述的方法，其特征在于，所述主電流路徑中的電感是另外的電感部件。
6.根據(jù)前述權(quán)利要求1到5中任意一項(xiàng)所述的方法，其特征在于，所述修改一個(gè)或多個(gè)控制信號包括將在前一狀態(tài)變化中得到的延遲項(xiàng)加到之前使用的延遲項(xiàng)上；以及將得到的和用作延遲所述控制信號的延遲項(xiàng)。
7.根據(jù)前述權(quán)利要求1到6中任意一項(xiàng)所述的方法，其特征在于，所述感應(yīng)電壓越過所述閾值電壓的時(shí)刻是所述感應(yīng)電壓上升的時(shí)刻。
8.根據(jù)前述權(quán)利要求1到6中任意一項(xiàng)所述的方法，其特征在于，所述感應(yīng)電壓越過所述閾值電壓的時(shí)刻是所述感應(yīng)電壓下降的時(shí)刻。
9.一種平衡并聯(lián)連接的功率半導(dǎo)體部件的開關(guān)瞬態(tài)行為的設(shè)備，其特征在于，所述設(shè)備包括用于向所述并聯(lián)連接的功率半導(dǎo)體部件(Xi)提供用于改變所述部件的狀態(tài)的開關(guān)信號(s)的裝置；用于從所述開關(guān)信號形成用于每個(gè)所述并聯(lián)連接的功率半導(dǎo)體部件的控制信號的裝置；用于在所述功率半導(dǎo)體部件的狀態(tài)變化期間、確定在每個(gè)所述并聯(lián)連接的功率半導(dǎo)體部件中在所述部件的主電流路徑中的電感上感應(yīng)的電壓的裝置； 用于將每個(gè)所述感應(yīng)電壓與預(yù)定的閾值電壓相比較的裝置； 用于測量所述感應(yīng)電壓越過所述閾值電壓的時(shí)刻之間的時(shí)間差的裝置；以及用于根據(jù)測得的時(shí)間差、在相應(yīng)的后續(xù)狀態(tài)變化中修改一個(gè)或多個(gè)所述控制信號以用于平衡所述開關(guān)瞬態(tài)行為的裝置。
全文摘要
本發(fā)明公開了一種平衡并聯(lián)連接的功率半導(dǎo)體部件的開關(guān)瞬態(tài)行為的方法和設(shè)備。該方法包括以下步驟向并聯(lián)連接的功率半導(dǎo)體部件(Xi)提供開關(guān)信號以用于改變部件的狀態(tài)；從開關(guān)信號形成用于每個(gè)并聯(lián)連接的部件的控制信號；在功率半導(dǎo)體部件的狀態(tài)變化期間，確定在每個(gè)并聯(lián)連接的部件中在所述部件的主電流路徑中的電感上感應(yīng)的電壓；將每個(gè)感應(yīng)電壓與預(yù)定的閾值電壓相比較；測量感應(yīng)電壓越過閾值電壓的時(shí)刻的時(shí)間差；以及根據(jù)測得的時(shí)間差在相應(yīng)的后續(xù)狀態(tài)變化中修改一個(gè)或多個(gè)控制信號以用于平衡開關(guān)瞬態(tài)行為。
文檔編號H02M1/06GK102377325SQ201110245479
公開日2012年3月14日 申請日期2011年8月22日 優(yōu)先權(quán)日2010年8月23日
發(fā)明者卡斯滕·芬克, 安東尼奧·科恰, 斯特芬·貝爾內(nèi)特, 羅德里戈·阿隆索·阿爾瓦雷斯瓦倫祖埃拉 申請人:Abb研究有限公司