專利名稱：Dc－dc 變換器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及DC-DC變換器。
背景技術(shù)：
在降壓型DC-DC變換器中，使用將高端開關(guān)及低端開關(guān)交替地開啟、關(guān)閉而驅(qū)動電感器的同步整流方式、和僅將高端開關(guān)開啟、關(guān)閉的斬波器(chopper)方式。斬波器方式雖然小電流時的開關(guān)損失較少，但由于將低端元件用二極管構(gòu)成，所以二極管帶來的電壓下降較大，大電流時的效率較差。另一方面，同步整流方式由于低端也進(jìn)行開關(guān)，所以大電流時的效率較好，但在小電流時開關(guān)損失較大，效率惡化。此外，在小電流時有電感器的電流反向流過低端開關(guān)、效率惡化的情況。

實(shí)用新型內(nèi)容本實(shí)用新型的實(shí)施方式提供一種在較寬的電流域中功率利用系數(shù)較好的DC-DC
變換器。根據(jù)技術(shù)方案，提供一種DC-DC變換器，具備高端開關(guān)；低端開關(guān)，與上述高端開關(guān)串聯(lián)連接；二極管，與上述低端開關(guān)并聯(lián)連接；高端控制電路；以及低端控制電路。高端控制電路，具有檢測上述高端開關(guān)的電流的檢測電路，根據(jù)上述檢測電路的輸出將上述高端開關(guān)控制為開啟或關(guān)閉。低端控制電路，當(dāng)上述高端開關(guān)開啟時，將上述低端開關(guān)控制為關(guān)閉；當(dāng)上述高端開關(guān)關(guān)閉時，根據(jù)上述檢測電路的輸出的峰值將上述低端開關(guān)控制為開啟或關(guān)閉。根據(jù)本實(shí)用新型的技術(shù)方案，能夠提供一種在較寬的電流域中功率利用系數(shù)良好的DC-DC變換器。

圖1是例示有關(guān)第1實(shí)施方式的DC-DC變換器的結(jié)構(gòu)的電路圖。圖2是表示電感器的電流的峰值的輸出電壓依存性的特性圖。圖3是DC-DC變換器的主要的信號的時序圖，圖3A表示時鐘信號CLK，圖3B表示高端開關(guān)的電流IQ1，圖3C表示第2比較電路的輸出信號PWM，圖3D表示高端控制信號VH， 圖3E表示低端控制信號VL，圖3F表示選擇信號SEL，圖3G表示基準(zhǔn)電壓VT。
具體實(shí)施方式
以下，參照附圖詳細(xì)地說明實(shí)施方式。另外，在本說明書和各圖中，關(guān)于已有的圖， 對于與前述同樣的要素賦予相同的標(biāo)號而適當(dāng)省略詳細(xì)的說明。[0012](第1實(shí)施方式)圖1是例示有關(guān)第1實(shí)施方式的DC-DC變換器的結(jié)構(gòu)的電路圖。DC-DC變換器1具備高端開關(guān)Q1、與高端開關(guān)Ql串聯(lián)連接的低端開關(guān)Q2、控制高端開關(guān)Ql的高端控制電路6、和控制低端開關(guān)Q2的低端控制電路7等。DC-DC變換器1輸出將電源電壓VIN降壓后的輸出電壓VOUT。在電源線2與驅(qū)動線3之間連接著高端開關(guān)Q1。在驅(qū)動線3與接地線4之間連接著低端開關(guān)Q2。低端開關(guān)Q2與高端開關(guān)Ql串聯(lián)連接。另外，在圖1中，高端開關(guān)Ql由P溝道型MOSFET (以下稱作PM0S)構(gòu)成。此外，低端開關(guān)Q2由N溝道型MOSFET (以下稱作NM0S)構(gòu)成。但是，高端開關(guān)Ql也可以由NMOS構(gòu)成。電感器Ll的一端經(jīng)由驅(qū)動線3連接在高端開關(guān)Ql及低端開關(guān)Q2上。電感器Ll 的另一端連接在輸出線5上。在輸出線5與接地線4之間，分別連接著反饋電阻R1、R2、平滑電容器Cl。電感器Ll經(jīng)由驅(qū)動線3受高端開關(guān)Ql驅(qū)動，向輸出線5生成輸出電壓V0UT。輸出電壓VOUT被平滑電容器Cl平滑化。此外，通過反饋電阻R1、R2從輸出電壓VOUT生成電壓VFB。電壓VFB被反饋給高端控制電路6。另外，在圖1中，向高端控制電路6反饋將輸出電壓VOUT用反饋電阻Rl、R2分壓后的電壓VFB。但是，也可以將輸出電壓VOUT作為電壓VFB反饋給高端控制電路6。高端開關(guān)Ql被從高端控制電路6輸出的高端控制信號VH控制為開啟或關(guān)閉。由于高端開關(guān)Ql由PMOS構(gòu)成，所以高端控制信號VH的邏輯是負(fù)邏輯。當(dāng)高端控制信號VH 是低電平時，高端開關(guān)Ql開啟，當(dāng)是高電平時，高端開關(guān)Ql關(guān)閉。低端開關(guān)Q2被從低端控制電路7輸出的低端控制信號VL控制為開啟或關(guān)閉。低端開關(guān)Q2由NMOS構(gòu)成，所以低端控制信號VL的邏輯是正邏輯。當(dāng)?shù)投丝刂菩盘朧L是低電平時，低端開關(guān)Q2關(guān)閉，在高電平時，低端開關(guān)Q2開啟。在低端開關(guān)Q2的兩端上連接著二極管Dl。二極管Dl與低端開關(guān)Q2并聯(lián)連接在高端開關(guān)Ql與接地線4之間。在二極管Dl中，當(dāng)?shù)投碎_關(guān)Q2關(guān)閉時，電感器Ll的再生電流從接地線4朝向電感器Ll流動。另外，二極管Dl也可以是包含在低端開關(guān)Q2中的寄生
二極管。高端控制電路6將高端開關(guān)Ql控制為開啟或關(guān)閉，以使從輸出電壓VOUT反饋的電壓VFB成為與作為基準(zhǔn)的電壓VREF相等。高端控制電路6將電壓VFB和電壓VREF的誤差與高端開關(guān)Ql的電流IQl比較， 將高端開關(guān)Ql控制為開啟或關(guān)閉。高端開關(guān)Ql的電流IQl被檢測電路8檢測。檢測電路8通過將與高端開關(guān)Ql并聯(lián)連接的檢測晶體管Q3的電流變換為電壓來檢測高端開關(guān)Ql的電流IQ1。檢測晶體管Q3 的電流與高端開關(guān)Ql的電流IQl成比例，檢測電路8輸出與電流IQl成比例的電壓。另外，高端開關(guān)Ql開啟時的高端開關(guān)Ql的電流IQl與電感器Ll的電流ILl相等。 檢測電路8通過檢測高端開關(guān)Ql的電流IQl來檢測電感器Ll的電流ILl。電壓VFB和電壓VREF的誤差被誤差放大電路9放大。誤差放大電路9的輸出被輸入到第2比較電路10的正輸入端子中。在第2比較電路10的負(fù)輸入端子中，被從檢測電路8輸入高端開關(guān)Ql的電流IQl的檢測值。第2比較電路10當(dāng)輸入到正輸入端子中的誤差比輸入到負(fù)輸入端子中的電流IQl 的檢測值大時輸出高電平。此外，當(dāng)輸入到正輸入端子中的誤差比輸入到負(fù)輸入端子中的電流IQl的檢測值小時輸出低電平。第2比較電路10的輸出被輸入到由兩個NAND(邏輯積的否定電路)構(gòu)成的閂鎖電路11的一個輸入端子中。在閂鎖電路11的另一個輸入端子中被輸入由時鐘信號振蕩電路12生成的時鐘信號CLK。閂鎖電路11的輸出經(jīng)由2級的逆變器被作為高端控制信號VH 輸出。高端控制電路6同步于時鐘信號CLK而動作。當(dāng)時鐘信號CLK為低電平時，閂鎖電路11被復(fù)位，輸出低電平。高端控制信號VH 為低電平，高端開關(guān)Ql開啟。當(dāng)?shù)?比較電路10的輸出為低電平時，閂鎖電路11被設(shè)置， 閂鎖電路11輸出高電平。高端控制信號VH為高電平，高端開關(guān)Ql關(guān)閉。因而，當(dāng)電流IQl的檢測值比電壓VFB的相對于電壓VREF的誤差小時，對高端控制信號VH輸出低電平，將高端開關(guān)Ql控制為開啟。此外，當(dāng)電流IQl的檢測值比電壓VFB 的相對于電壓VREF的誤差大時，對高端控制信號VH輸出高電平，將高端開關(guān)Ql控制為關(guān)閉。低端控制電路7輸出將低端開關(guān)Q2控制為開啟或關(guān)閉的低端控制信號VL。當(dāng)高端開關(guān)Ql為開啟時，輸出將低端開關(guān)Q2關(guān)閉的低端控制信號VL。此外，當(dāng)高端開關(guān)Ql為關(guān)閉時，根據(jù)高端開關(guān)Ql的電流IQl的峰值，輸出將低端開關(guān)Q2控制為開啟或關(guān)閉的低端控制信號VL。另外，電感器Ll的電流ILl及高端開關(guān)Ql的電流IQl隨著時間變動。所以，做成了通過電流IQl的峰值檢測電感器Ll的電流ILl的大小的結(jié)構(gòu)。當(dāng)高端開關(guān)Ql關(guān)閉時，在將低端開關(guān)Q2控制為關(guān)閉的情況下，成為以斬波器方式動作。電感器Ll的再生電流流過二極管D1。此外，當(dāng)高端開關(guān)Ql關(guān)閉時，在將低端開關(guān)Q2控制為開啟的情況下，成為以同步整流方式動作。電感器Ll的再生電流流過低端開關(guān)Q2。這樣，低端控制電路7選擇DC-DC變換器1是以斬波器方式動作、還是以同步整流方式動作。以下，將DC-DC變換器1以斬波器方式動作的情況稱作斬波器模式，將以同步整流方式動作的情況稱作同步整流模式。斬波器模式和同步整流模式通過根據(jù)高端開關(guān)Ql的電流IQl的峰值生成的選擇信號SEL而被選擇。當(dāng)選擇信號SEL是低電平時是同步整流模式，當(dāng)選擇信號SEL是高電平時是斬波器模式。如上所述，斬波器方式的小電流時的效率較高但大電流時的效率較差。此外，同步整流方式的小電流時的效率較差、大電流時的效率較高。斬波器方式的效率與同步整流方式的效率相等時的峰值電流的規(guī)定值由DC-DC變換器1的電源電壓VIN、輸出電壓V0UT、輸出電流等的設(shè)計值決定。因而，在電感器Ll的電流ILl的峰值比規(guī)定值大的情況下，同步整流方式比斬波器方式效率高。所以，在高端開關(guān)Ql的電流IQl的峰值比規(guī)定值大的情況下，選擇信號SEL 成為低電平，成為同步整流模式。當(dāng)高端開關(guān)Ql關(guān)閉時，將低端開關(guān)Q2控制為開啟。[0041]此外，在電感器Ll的電流ILl的峰值比規(guī)定值小的情況下，斬波器方式比同步整流方式效率高。所以，在高端開關(guān)Ql的電流IQl的峰值比規(guī)定值小的情況下，選擇信號SEL 成為高電平，成為斬波器模式。當(dāng)高端開關(guān)Ql關(guān)閉時，將低端開關(guān)Q2控制為關(guān)閉。因此，在DC-DC變換器1中，能夠在較寬的電流域中使功率利用系數(shù)變好。另外，在高端開關(guān)Ql的電流IQl的峰值與規(guī)定值相等的情況下，控制為同步整流模式或斬波器模式的哪種都可以。此外，在DC-DC變換器1中，由檢測電路8根據(jù)高端開關(guān)Ql的電流IQl的峰值控制為斬波器模式或同步整流模式。高端開關(guān)Ql的峰值的檢測比低端開關(guān)Q2的電流的檢測及電感器Ll的電流ILl 的零交叉(zero-cross)的檢測容易，能夠高精度地檢測峰值。因此，能夠抑制因檢測誤差帶來的功率利用系數(shù)的改善效果的下降。在降壓型DC-DC變換器中，在以斬波器模式動作的情況下，在高端開關(guān)Ql的開啟的占空比是50%以下的條件下，通過二極管Dl的順方向電壓，相同的輸出電流值中的電感器Ll的電流ILl的峰值ILpeak表現(xiàn)為比同步整流模式高的值。圖2是表示電感器的電流的峰值的輸出電壓依存性的特性圖。在圖2中，將電感器Ll的電流ILl的峰值ILpeak的對于輸出電壓VOUT的依存性分別將斬波器模式的情況用虛線、將同步整流模式的情況用實(shí)線表示。另外，電源電壓VIN =5V、輸出電流是0. 5A，是電流連續(xù)模式。如果將占空比定義為高端開關(guān)Ql為開啟的期間TON的相對于一周期T的比TON/ T，則占空比大致用V0UT/VIN表示。例如，當(dāng)電源電壓VIN = 5V、輸出電壓VOUT = 2. 5V時， 占空比約為50%。如圖2所示，在輸出電壓VOUT = 2. 5V以下(占空比為50%以下)時，在與一定的輸出電壓VOUT對應(yīng)的電感器Ll的電流ILl的峰值ILpeak中，斬波器模式比同步整流模式的情況大。例如，假設(shè)輸出電壓VOUT = 1. 2V、對于電感器Ll的電流ILl的峰值ILpeak的規(guī)定值為1.0A(圖2的P點(diǎn))。在低端控制電路7中，通過高端開關(guān)Ql的電流IQl檢測電感器Ll的電流ILl的峰值ILpeak，當(dāng)檢測值比規(guī)定值1. OA低時選擇斬波器模式。此外，當(dāng)檢測值比規(guī)定值1. OA 大時選擇同步整流模式。因而，例如在以同步整流模式動作的情況下，峰值ILpeak比規(guī)定值1. OA小，低端控制電路7選擇斬波器模式。但是，在下個循環(huán)中以斬波器模式動作的情況下，峰值ILpeak 比規(guī)定值1. OA大，低端控制電路7選擇同步整流模式。這樣，在相同的輸出電流的狀態(tài)下， 按照1個循環(huán)交替地選擇斬波器模式和同步整流模式，有可能成為輸出電壓變動的原因。為了防止該情況，在低端控制電路7中，做成了將從同步整流模式向斬波器模式切換的峰值設(shè)定為比從斬波器模式向同步整流模式切換的電流的峰值小的結(jié)構(gòu)。由此，能夠?qū)σ欢ǖ妮敵鲭娏鞴┙o穩(wěn)定的輸出電壓。在低端控制電路7中，將高端開關(guān)Ql的電流IQl的檢測值輸入到具有兩個閾值的第1比較電路13中。在對于高端開關(guān)Ql的電流IQl的峰值選擇同步整流模式時、和選擇斬波器模式時，設(shè)定不同的閾值。因而，成為使從同步整流模式成為斬波器模式的峰值、和從斬波器模式成為同步整流模式的峰值中具有時滯的結(jié)構(gòu)。電壓生成電路16將斬波器模式的閾值(第1閾值)VC、或同步整流模式的閾值(第 2閾值)VS作為基準(zhǔn)電壓VT輸出。將斬波器模式的閾值VC經(jīng)由第1開關(guān)Q4作為基準(zhǔn)電壓 VT輸出。將同步整流模式的閾值VS經(jīng)由第2開關(guān)Q5作為基準(zhǔn)電壓VT輸出。在第1開關(guān)Q4的門極中輸入選擇信號SEL。在第2開關(guān)Q5的門極中輸入選擇信號SEL的否定信號。另外，第1及第2開關(guān)Q4、Q5分別由NMOS構(gòu)成。因而，電壓生成電路16當(dāng)選擇信號SEL為高電平時將斬波器模式的閾值VC作為基準(zhǔn)電壓VT輸出。此外，當(dāng)選擇信號SEL為低電平時，將同步整流模式的閾值VS作為基準(zhǔn)電壓VT輸出。在第1比較電路13的正輸入端子中，輸入從電壓生成電路16輸出的基準(zhǔn)電壓VT。當(dāng)選擇信號SEL為高電平、是斬波器模式時，第1開關(guān)Q4開啟、第2開關(guān)Q5關(guān)閉。 第1比較電路13的基準(zhǔn)電壓VT成為斬波器模式的閾值VC。此外，當(dāng)選擇信號SEL為低電平、是同步整流模式時，第1開關(guān)Q4關(guān)閉、第2開關(guān)Q5開啟。第1比較電路13的基準(zhǔn)電壓 VT成為同步整流模式的閾值VS。這樣，作為第1比較電路13的基準(zhǔn)電壓VT，在斬波器模式時將VC、在同步整流模式時將VS輸入到第1比較電路13的正輸入端子中。其中，VC>VS。此外，在第1比較電路13的負(fù)輸入端子中，作為比較信號而輸入高端開關(guān)Ql的電流IQl的檢測值。第1比較電路13的輸出被輸入到保持電路14中。保持電路14由D型觸發(fā)電路(DFF)構(gòu)成。在保持電路14的時鐘端子CK中被輸入高端控制電路6的閂鎖電路11的輸出。在保持電路14的Q端子被輸出選擇斬波器模式和同步整流模式的選擇信號SEL。另外，當(dāng)選擇信號SEL為高電平時是斬波器模式、為低電平時是同步整流模式。另外，在圖1中，將保持電路14用DFF構(gòu)成。但是，保持電路14只要能夠憑借輸入到時鐘端子CK中的信號的上升或下降將輸入到輸入端子中的信號更新保持就可以。當(dāng)高端開關(guān)Ql關(guān)閉時，輸入到保持電路14的時鐘端子CK中的閂鎖電路11的輸出上升為高電平。并且，在保持電路14中保持高端開關(guān)Ql的電流IQl的峰值與基準(zhǔn)電壓 VT ( = VC或VS)的比較結(jié)果。當(dāng)高端開關(guān)Ql的電流IQl的峰值比基準(zhǔn)電壓VT大時，對選擇信號SEL輸出低電平。當(dāng)高端開關(guān)Ql的電流IQl的峰值比基準(zhǔn)電壓VT小時，對選擇信號SEL輸出高電平。在邏輯和的否定電路(NOR) 15的一個輸入端子中輸入將高端控制信號VH反轉(zhuǎn)后的信號，在N0R15的另一個輸入端子中輸入選擇信號SEL。N0R15的輸出是低端控制電路7 的輸出，作為低端控制信號VL控制低端開關(guān)Q2。低端控制電路7根據(jù)高端開關(guān)Ql的電流IQl的峰值，當(dāng)高端開關(guān)Ql為關(guān)閉時將低端開關(guān)Q2控制為關(guān)閉或開啟。DC-DC變換器1以斬波器模式或同步整流模式動作。在電流IQl的峰值比規(guī)定值小的情況下，低端控制電路7將低端開關(guān)Q2控制為關(guān)閉。DC-DC變換器1以斬波器模式動作。此外，在電流IQl的峰值比規(guī)定值大的情況下，低端控制電路7將低端開關(guān)Q2控制為開啟。DC-DC變換器1以同步控制模式動作。因此，在DC-DC變換器1中，能夠在較寬的電流域中使功率利用系數(shù)變好。圖3是DC-DC變換器的主要的信號的時序圖，圖3(a)表示時鐘信號CLK，圖3 (b)表示高端開關(guān)的電流IQ1，圖3(c)表示第2比較電路的輸出信號PWM，圖3(d)表示高端控制信號VH，圖3 (e)表示低端控制信號VL，圖3 (f)表示選擇信號SEL，圖3 (g)表示基準(zhǔn)電壓 VT。另外，在圖3(d)中，將高端開關(guān)Ql被控制為開啟或關(guān)閉的情況分別用ON、OFF表示。此外，在圖3(e)中，將低端開關(guān)Q2被控制為開啟或關(guān)閉的情況分別用ON、OFF表示。接著，參照圖1、圖3(a) 圖3(g)對DC-DC變換器1的動作進(jìn)行說明。另外，假設(shè)選擇信號SEL為低電平。因而，基準(zhǔn)電壓VT為同步整流模式的閾值VS。時鐘信號CLK是低電平的期間較短的負(fù)的脈沖信號(圖3(a))。時鐘信號CLK的 1周期是1個循環(huán)，DC-DC變換器1同步于時鐘信號CLK而動作。當(dāng)時鐘信號CLK從高電平下降為低電平時(圖3(a))，閂鎖電路11被復(fù)位而輸出低電平。高端控制信號VH成為低電平(圖3(d))，高端開關(guān)Ql變?yōu)殚_啟。高端控制信號 VH的否定是高電平，所以低端控制信號VL不論選擇信號SEL如何都為低電平(圖3(e))， 低端開關(guān)Q2為關(guān)閉。由于高端開關(guān)Ql開啟，所以高端開關(guān)Ql的電流IQl增加(圖3(b))。如果高端開關(guān)Ql的電流IQl超過誤差放大電路9的輸出，則第2比較電路10的輸出信號PWM成為低電平(圖3(c))。閂鎖電路11被設(shè)置而輸出高電平。高端控制信號VH變化為高電平(圖3(d))，高端開關(guān)Ql關(guān)閉。第2比較電路10 的輸出信號PWM回到高電平(圖3(c))。此外，由于閂鎖電路11被設(shè)置、閂鎖電路11的輸出從低電平變化為高電平，所以保持電路14的輸出被更新。在高端開關(guān)Ql的電流IQl的峰值比基準(zhǔn)電壓VT大的情況下，選擇信號SEL成為低電平(圖3(f))。由于高端控制信號VH的否定是低電平、選擇信號SEL是低電平，所以低端控制信號VL為高電平(圖3(e))。低端開關(guān)Q2變?yōu)殚_啟，DC-DC變換器1成為同步整流模式。此外，由于選擇信號SEL為低電平，所以基準(zhǔn)電壓VT成為同步整流模式的閾值VS。另一方面，當(dāng)保持電路14的輸出被更新時，在高端開關(guān)Ql的電流IQl的峰值比基準(zhǔn)電壓VT小的情況下，選擇信號SEL成為高電平(圖3(f))。由于高端控制信號VH的否定是低電平、選擇信號SEL是高電平，所以低端控制信號VL為低電平(圖3(e))。低端開關(guān)Q2為關(guān)閉，DC-DC變換器1成為斬波器模式。此外，由于選擇信號SEL為高電平，所以基準(zhǔn)電壓VT成為斬波器模式的閾值VC。通過下個時鐘信號CLK的下降，將閂鎖電路11復(fù)位。在下個循環(huán)以后，重復(fù)同樣的動作。這樣，根據(jù)高端開關(guān)Ql的電流IQl的峰值切換為斬波器模式和同步整流模式。即， 高端開關(guān)Ql的電流IQl的峰值比基準(zhǔn)電壓VT小時為斬波器模式，但當(dāng)比基準(zhǔn)電壓VT大時為同步整流模式。因而，能夠在較寬的電流域中使功率利用系數(shù)變好。此外，對于高端開關(guān)Ql的電流IQl的峰值，在將低端開關(guān)Q2關(guān)閉時和開啟時設(shè)定分別不同的基準(zhǔn)電壓VT( = VC或VS)，使低端開關(guān)Q2的開啟、關(guān)閉的值具有時滯。[0089]因而，對于一定的輸出電流，能夠抑制在斬波器模式與同步整流模式之間切換時的電壓變動。說明了本實(shí)用新型的一些實(shí)施方式，但這些實(shí)施方式是作為例子提示的，并不意味著限定實(shí)用新型的范圍。這些新的實(shí)施方式能夠以其他各種形態(tài)實(shí)施，在不脫離實(shí)用新型的主旨的范圍中能夠進(jìn)行各種省略、替代、變更。這些實(shí)施方式及其變形包含在實(shí)用新型的技術(shù)范圍及主旨中，并且包含在權(quán)利要求書所記載的發(fā)明和其等同的范圍中。
權(quán)利要求1.一種DC-DC變換器，其特征在于，具備高端開關(guān)；低端開關(guān)，與上述高端開關(guān)串聯(lián)連接； 二極管，與上述低端開關(guān)并聯(lián)連接；高端控制電路，具有檢測上述高端開關(guān)的電流的檢測電路，根據(jù)上述檢測電路的輸出將上述高端開關(guān)控制為開啟或關(guān)閉；以及低端控制電路，當(dāng)上述高端開關(guān)開啟時，將上述低端開關(guān)控制為關(guān)閉；當(dāng)上述高端開關(guān)關(guān)閉時，根據(jù)上述檢測電路的輸出的峰值將上述低端開關(guān)控制為開啟或關(guān)閉。
2.如權(quán)利要求1所述的DC-DC變換器，其特征在于，上述低端控制電路當(dāng)上述檢測電路的輸出的峰值比規(guī)定值小時，將上述低端開關(guān)控制為關(guān)閉；上述低端控制電路當(dāng)上述檢測電路的輸出的峰值比規(guī)定值大時，將上述低端開關(guān)控制為開啟。
3.如權(quán)利要求1所述的DC-DC變換器，其特征在于，將上述低端開關(guān)從開啟控制為關(guān)閉的上述檢測電路的輸出的峰值被設(shè)定得比將上述低端開關(guān)從關(guān)閉控制為開啟的上述檢測電路的輸出的峰值小。
4.如權(quán)利要求3所述的DC-DC變換器，其特征在于， 上述低端控制電路具有保持電路，保持當(dāng)上述高端開關(guān)關(guān)閉時將上述低端開關(guān)控制為開啟或關(guān)閉的選擇信號；以及第1比較電路，將上述檢測電路的輸出與基準(zhǔn)電壓進(jìn)行比較，向上述保持電路輸出； 上述保持電路保持的上述選擇信號在上述高端開關(guān)關(guān)閉時被更新為上述第1比較電路的輸出信號。
5.如權(quán)利要求4所述的DC-DC變換器，其特征在于， 上述保持電路是D型觸發(fā)電路。
6.如權(quán)利要求4所述的DC-DC變換器，其特征在于，上述低端控制電路還具有將上述高端控制電路的輸出用上述選擇信號屏蔽的邏輯電路。
7.如權(quán)利要求3所述的DC-DC變換器，其特征在于，上述高端控制電路使上述高端開關(guān)的開啟的占空比為50%以下。
8.如權(quán)利要求1所述的DC-DC變換器，其特征在于，上述檢測電路具有與上述高端開關(guān)并聯(lián)連接的檢測晶體管。
9.如權(quán)利要求1所述的DC-DC變換器，其特征在于，上述檢測電路的輸出的峰值是上述高端開關(guān)即將關(guān)閉之前的上述檢測電路的輸出。
10.如權(quán)利要求1所述的DC-DC變換器，其特征在于， 上述低端控制電路具有保持電路，保持當(dāng)上述高端開關(guān)關(guān)閉時將上述低端開關(guān)控制為開啟或關(guān)閉的選擇信號；以及第1比較電路，將上述檢測電路的輸出與基準(zhǔn)電壓進(jìn)行比較，向上述保持電路輸出； 上述保持電路保持的上述選擇信號在上述高端開關(guān)關(guān)閉時被更新為上述第1比較電路的輸出信號。
11.如權(quán)利要求10所述的DC-DC變換器，其特征在于，上述低端控制電路還具有電壓生成電路，該電壓生成電路根據(jù)上述選擇信號將第1閾值或比上述第1閾值低的第2閾值作為上述基準(zhǔn)電壓輸出。
12.如權(quán)利要求11所述的DC-DC變換器，其特征在于， 上述低端控制電路還具有第1晶體管，被用上述選擇信號控制為開啟或關(guān)閉，當(dāng)開啟時輸出上述第1閾值；以及第2晶體管，被用上述選擇信號的否定信號控制為開啟或關(guān)閉，當(dāng)開啟時輸出上述第2 閾值。
13.如權(quán)利要求11所述的DC-DC變換器，其特征在于，上述高端控制電路使上述高端開關(guān)的開啟的占空比為50%以下。
14.如權(quán)利要求1所述的DC-DC變換器，其特征在于， 上述高端控制電路具有以一定周期被復(fù)位的閂鎖電路。
15.如權(quán)利要求1所述的DC-DC變換器，其特征在于，還具備 電感器，一端被連接在上述高端開關(guān)上；平滑電容器，被連接在上述電感器的另一端與接地之間；反饋電阻，被連接在上述電感器的另一端與接地之間，將輸出電壓反饋給上述高端控制電路。
16.如權(quán)利要求2所述的DC-DC變換器，其特征在于，將上述低端開關(guān)從開啟控制為關(guān)閉的上述檢測電路的輸出的峰值，被設(shè)定為比將上述低端開關(guān)從關(guān)閉控制為開啟的上述檢測電路的輸出的峰值小。
17.如權(quán)利要求16所述的DC-DC變換器，其特征在于， 上述低端控制電路具有保持電路，保持當(dāng)上述高端開關(guān)關(guān)閉時將上述低端開關(guān)控制為開啟或關(guān)閉的選擇信號；以及第1比較電路，將上述檢測電路的輸出與基準(zhǔn)電壓進(jìn)行比較，并向上述保持電路輸出； 上述保持電路保持的上述選擇信號在上述高端開關(guān)關(guān)閉時被更新為上述第1比較電路的輸出信號。
18.如權(quán)利要求17所述的DC-DC變換器，其特征在于，上述低端控制電路還具有電壓生成電路，該電壓生成電路根據(jù)上述選擇信號將第1閾值或比上述第1閾值低的第2閾值作為上述基準(zhǔn)電壓輸出。
19.如權(quán)利要求2所述的DC-DC變換器，其特征在于， 上述低端控制電路具有保持電路，保持當(dāng)上述高端開關(guān)關(guān)閉時將上述低端開關(guān)控制為開啟或關(guān)閉的選擇信號；以及第1比較電路，將上述檢測電路的輸出與基準(zhǔn)電壓比較，并向上述保持電路輸出； 上述保持電路保持的上述選擇信號在上述高端開關(guān)關(guān)閉時被更新為上述第1比較電路的輸出信號。
20.如權(quán)利要求19所述的DC-DC變換器，其特征在于，上述低端控制電路還具有電壓生成電路，該電壓生成電路根據(jù)上述選擇信號將第1閾值或比上述第1閾值低的第2閾值作為上述基準(zhǔn)電壓輸出。
專利摘要根據(jù)實(shí)施方式，本實(shí)用新型提供一種具備高端開關(guān)、與上述高端開關(guān)串聯(lián)連接的低端開關(guān)、與上述低端開關(guān)并聯(lián)連接的二極管、高端控制電路和低端控制電路的DC-DC變換器。高端控制電路具有檢測上述高端開關(guān)的電流的檢測電路，根據(jù)上述檢測電路的輸出將上述高端開關(guān)控制為開啟或關(guān)閉。低端控制電路當(dāng)上述高端開關(guān)為開啟時將上述低端開關(guān)控制為關(guān)閉，當(dāng)上述高端開關(guān)為關(guān)閉時根據(jù)上述檢測電路的輸出的峰值將上述低端開關(guān)控制為開啟或關(guān)閉。
文檔編號H02M3/157GK202261023SQ20112032109
公開日2012年5月30日 申請日期2011年8月30日 優(yōu)先權(quán)日2010年9月13日
發(fā)明者后藤祐一 申請人:株式會社東芝