專利名稱：開關電路和dc-dc轉換器的制作方法
技術領域：
這里描述的實施方式廣泛地涉及開關電路和DC-DC轉換器。
背景技術：
具有高側開關和低側開關的開關電路作為對電感性負載進行驅動的輸出電路而廣泛地使用。此外，例如，在使用了這種開關電路的DC-DC轉換器等中，存在大電流化的要 求，以減少由半導體工藝的微細化引起的開關元件的導通電阻。作為其結果，在高側開關導通時流過的恢復電流變大，成為開關噪聲產(chǎn)生、動作效率降低的重要因素。

發(fā)明內(nèi)容
本發(fā)明實施方式提供一種減少了開關噪聲并改善了動作效率的開關電路和DC-DC轉換器。根據(jù)實施方式，提供一種具備高側開關、整流單元和驅動電路的開關電路。所述高側開關連接于高電位端子與輸出端子之間。所述整流單元連接于所述輸出端子與低電位端子之間，使得從所述低電位端子朝向所述輸出端子的方向為正向。所述驅動電路根據(jù)所輸入的高側控制信號，對所述高側開關的控制端子提供第一電壓以使所述高側開關導通，在所述輸出端子的電壓上升到規(guī)定值以上時，對所述高側開關的控制端子提供比所述第一電壓高的第二電壓。根據(jù)本發(fā)明的實施方式，能提供一種減少了開關噪聲并改善了動作效率的開關電路和DC-DC轉換器。


圖I是例示出第一實施方式的開關電路的構成的電路圖。圖2是表示柵極-源極間電壓Vgs與導通電阻Ria的關系的特性圖。圖3是第一實施方式的開關電路的主要信號的時間圖，(a)表示高側控制信號VH，(b)表不低側控制信號VL, (C)表不檢測信號VD, (d)表不控制端子的電壓VG, (e)表不輸出電壓VLX，(f)表示高側電流IH，(g)表示低側電流IL，(h)表示電感器電流ILL。圖4是例示出驅動電路的高側控制電路的構成的其他電路圖。圖5是例示出第二實施方式的開關電路的構成的電路圖。圖6是例示出第三實施方式的開關電路的構成的電路圖。圖7是例示出第四實施方式的DC-DC轉換器的構成的電路圖。
具體實施例方式以下，參照附圖來詳細地說明本發(fā)明的實施方式。另外，在本申請說明書和各圖中，對于與關于已經(jīng)出現(xiàn)的圖所述的部件相同的單元，標注相同的附圖標記，詳細的說明適當?shù)厥÷?。首先，對第一實施方式進行說明。圖I是例示出第一實施方式的開關電路的構成的電路圖。開關電路(由虛線I包圍的部分)由串聯(lián)連接的高側開關2和低側開關3、對高側開關2和低側開關3進行控制的驅動電路(由虛線5包圍的部分)構成，對電感性負載17進行驅動。另外，低側開關3作為寄生二極管包含整流單元4。
高側開關2連接于輸出端子I 8與高電位端子19之間。高側開關2是P溝道MOSFET (以下記作PM0S)，作為第一主電極的源極連接于高電位端子19，作為第二主電極的漏極連接于輸出端子18。此外，作為高側開關2的控制端子的柵極2g連接于驅動電路5。在高側開關2中包含未圖示的寄生二極管。低側開關3連接于輸出端子I 8與低電位端子23之間。低側開關3是N溝道MOSFET (以下記作NM0S)，作為第一主電極的源極連接于低電位端子23，作為第二主電極的漏極連接于輸出端子18。此外，作為低側開關3的控制端子的柵極連接于驅動電路5。另夕卜，低電位端子23接地，高電位端子19與低電位端子23之間被提供電源電壓VIN。整流單元4連接于輸出端子I 8與低電位端子23之間，使得從低電位端子23朝向輸出端子I 8的方向為正向。即，陽極作為整流單元4的第一主電極連接于低電位端子23，陰極作為整流單元4的第二主電極連接于輸出端子18。驅動電路5具備對高側開關2進行控制的高側控制電路6、對低側開關3進行控制的低側控制電路7、以及對輸出端子18的電壓即輸出電壓VLX進行檢測的檢測電路8。高側控制電路6連接于高電位端子19與第二中電位端子20之間，根據(jù)高側控制信號VH，將電壓VG提供給高側開關2的控制端子2g，對高側開關2進行控制。高側控制電路6具備否定電路(反相器)9、10、第一晶體管11、第二晶體管12、第三晶體管13以及邏輯和的否定電路(NOR) 14。第一晶體管11與第二晶體管12串聯(lián)連接于高電位端子19與第二中電位端子20之間。第一晶體管11是PM0S，經(jīng)由反相器9對柵極輸入使高側控制信號VH反相后的信號。第二晶體管12是PM0S，經(jīng)由反相器9、10對柵極輸入與高側控制信號VH同相的信號。第一晶體管11的源極連接于高電位端子19，第一晶體管11的漏極連接于第二晶體管12的源極，第二晶體管12的漏極連接于第二中電位端子20。此外，第三晶體管13與第二晶體管12并聯(lián)連接。第三晶體管13是NM0S，漏極與第二晶體管12的源極連接，第三晶體管13的源極連接于第二晶體管12的漏極以及第二中電位端子20。經(jīng)由N0R14對第三晶體管13的柵極輸入使高側控制信號VH和檢測電路8的輸出的邏輯和反相后的信號。另外，對高電位端子19與第二中電位端子20之間提供電源電壓Vs2，反相器9、10在電源電壓Vs2下進行動作。另外，電源電壓Vs2為電源電壓VIN以下。低側控制電路7連接于第一中電位端子21與接地端子22之間，將使低側控制信號VL反相后的信號輸出到作為低側開關3的控制端子的柵極。另外，對第一中電位端子21與接地端子22之間提供電源電壓Vs I，接地端子22與低電位端子23 —起接地。此外，低側控制電路7為反相器，低側控制電路7在電源電壓Vsl下動作。另外，電源電壓Vsl為電源電壓VIN以下。檢測電路8包括將輸出電壓VLX與基準電壓Vs進行比較的比較電路15和生成基準電壓Vs的電壓源電路16。比較電路15的反相輸入端子連接于輸出端子18，對非反相輸入端子輸入從電壓源電路16輸出的基準電壓Vs。作為檢測電路8的輸出，從比較電路15的輸出端子對N0R14輸出檢測信號VD。另外，省略將檢測信號VD的邏輯電平變換為高側控制電路6的邏輯電平的電平轉換器(level shifter)。此外，基準電壓Vs是成為用于對輸出電壓VLX相對于低電位端子23的電壓上升了這一情況進行檢測的基準的電壓，例如設定為電源電壓VIN的90%。接著，對開關電路I的動作進行說明。開關電路I根據(jù)從外部輸入的高側控制信號VH以及低側控制信號VL，對使高側開關2和低側開關3交替導通并在電感性負載17中流動的電流ILL進行控制。此外，驅動電路5的高側控制電路6根據(jù)由檢測電路8檢測的輸出電壓VLX的電平，對提供到高側開關2的控制端子2g的電壓VG進行切換，對高側開關2的導通電阻進行控制。圖2是表示柵極-源極間電壓Vgs和導通電阻Ria的關系的特性圖。在圖2中，取高側開關2的柵極-源極間電壓Vgs為橫軸，取導通電阻R#M為縱軸，示出了導通電阻Ria的柵極-源極間電壓Vgs依賴性。此外，各電壓表示絕對值。對于閾值電壓Vth以上的柵極-源極間電壓Vgs，導通電阻1 #51單調降低?？刂贫俗?g的電壓VG以高電位端子19的電位為基準，因此控制端子2g的電壓VG與高側開關3的柵極-源極間電壓Vgs相等。在控制端子2g的電壓VG為第一電壓Vl時，導通電阻是
在控制端子2g的電壓為第二電壓V2時，導通電阻是R#m2。在此，成為I Vgsl〈I Vgs2 I、R 導通 I > R 導通 2。
圖3是第一實施方式的開關電路的主要信號的時間圖，(a)表示高側控制信號VH，(b)表不低側控制信號VL, (C)表不檢測信號VD, (d)表不控制端子的電壓VG, (e)表不輸出電壓VLX，(f)表示高側電流IH，(g)表示低側電流IL，(h)表示負載電流ILL。另外，圖3(a)例示了作為高側控制信號VH輸入使高電平和低電平周期性地重復的矩形波的情況。此外，低側控制信號VL是與高側控制信號VH反相的信號(圖3 (b))。此外，圖3(b)分別以導通、截止表示低側開關3被控制為導通或截止，圖3(d)分別以導通、截止表示高側開關2被控制為導通或截止。此外，為了避免高側開關2與低側開關3同時導通而設置死區(qū)時間TcL首先，說明從外部輸入的高側控制信號VH為高電平、低側控制信號VL為低電平時的動作(圖3(a)、(b))。高側控制電路6的N0R14輸入高電平的高側控制信號VH，對第三晶體管13的柵極輸出低電平。其結果是，第三晶體管13截止。此外，反相器9輸入高電平的高側控制信號VH，對第一晶體管11的柵極輸出低電平。其結果是，第一晶體管11導通。此外，反相器10對第二晶體管12的柵極輸出高電平。其結果是，第二晶體管12截止。因此，導通的第一晶體管11使高側開關2的控制端子2g的電壓VG為高電平。其結果是，高側開關2截止，不流過高側電流IH (圖3 (d)、(f))。
低側控制電路7輸入低電平的低側控制信號VL，對低側開關3的柵極輸出高電平。其結果是，低側開關3導通。電感性負載17使輸出電壓VLX變?yōu)榈碗娖?圖3(e))，經(jīng)由低側開關3流過再生電流。流過低側開關3的低側電流IL作為負載電流ILL而流過(圖3(g))。由于輸出電壓VLX比基準電壓Vs低，所以檢測電路8輸出高電平作為檢測信號 VD(圖 3(c))。接著，說明高側控制信號VH為高電平、低側控制信號VL為高電平的死區(qū)時間Td中的動作。當?shù)蛡瓤刂菩盘朧L變?yōu)楦唠娖綍r，低側控制電路7對低側開關3的柵極輸出低電平。其結果是，低側開關3截止。電感性負載17經(jīng)由低側開關3的整流單元(寄生二極管)4流過再生電流。負載電流ILL作為低側電流IL而流過低側開關3的整流單元4(圖3(g)、 (h))。接著，對高側控制信號VH變?yōu)榈碗娖?、低側控制信號VL變?yōu)楦唠娖綍r的動作進行 說明(圖 3(a)、(b))。反相器9輸入低電平的高側控制信號VH，對第一晶體管11的柵極輸出高電平。其結果是，第一晶體管11截止。此外，反相器10對第二晶體管12的柵極輸出低電平。其結果是，第二晶體管12導通。第二晶體管12的源極-漏極間電壓變得與第二晶體管12的源極-柵極間電壓Vsg (與柵極-源極間電壓Vgs相反方向的電壓)幾乎相等。因此，驅動電路5的高側控制電路6輸出第一電壓Vl = Vs2-Vsg作為高側開關2的控制端子2g的電壓VG。另外，PMOS由于柵極電位低于源極電位，所以第一電壓Vl取為將高電位端子19側即高側開關2的源極作為基準、使高側開關2的柵極電壓為正的方向。低側控制電路7對低側開關3的柵極輸出低電平。其結果是，低側開關3維持截止的狀態(tài)。此外，由于高側開關2導通了，所以流過了低側開關3的再生電流作為整流單元4的相反方向恢復電流流過高側開關2。因此，對高側開關2在整流單元4的相反方向恢復時間的期間，流過該相反方向恢復電流的大電流值的高側電流IH(圖3(f)的點劃線R包圍的部分)。但是，由于對高側開關2的控制端子2g的電壓VG提供相對低的第一電壓VI，所以高側電流IH由高側開關2的相對大的導通電阻RiaI限制。在高側開關2中流過相反方向恢復電流的期間，輸出電壓VLX為低電平(圖3 (e))。由于輸出電壓VLX低于電壓源電路16的基準電壓Vs，所以檢測電路8輸出高電平作為檢測信號VD。其結果是，N0R14對第三晶體管13的柵極輸出低電平，第三晶體管13截止。而且，在輸出端子18未短路的情況下，在整流單元4的相反方向恢復時間經(jīng)過后，高側開關2使輸出電壓VLX從低電平上升到高電平(圖3(e)的由點劃線P包圍的部分)。此外，在輸出端子I 8短路的情況下，在整流單元4的相反方向恢復時間經(jīng)過后，高側開關2無法使輸出電壓VLX上升到高電平，輸出電壓VLX保持原樣為低電平(圖3(e)的由點劃線Q包圍的部分)。首先，對⑴輸出端子I 8未短路的情況進行說明，接著對⑵輸出端子18短路的情況進行說明。(I)在輸出端子未短路的情況下，如上所述，高側開關2使輸出電壓VLX從低電平上升到高電平(圖3(e)的由點劃線P包圍的部分)。其結果是，輸出電壓檢測電路8檢測到輸出電壓VLX上升到了基準電壓Vs以上這一情況，作為檢測信號VD，輸出低電平(圖3(c))。N0R14輸入低電平的檢測信號VD，對第三晶體管13的柵極輸出高電平。其結果是，第三晶體管13導通，使高側開關2的控制端子2g的電壓VG成為高于第一電壓Vl的第二電壓V2(圖3(d))。其結果是，高側開關2的導通電阻Ria成為比第一電壓Vl被提供給柵極時低的導通電阻R 2。另外，第二電壓V2與第一電壓Vl同樣地取為以高側開關2的源極為基準、使高側開關2的柵極電壓為正的方向。此外，第二電壓V2與高電位端子19和第二中電位端子20之間的電壓Vs2幾乎相等。而且，高側開關2在導通電阻相對低的狀態(tài)下，使輸出電壓VLX幾乎上升至電源電壓VIN。其結果是，在高側控制信號VH為低電平的期間，對電感性負載17的兩端提供直流電壓，高側電流IH呈線性上升(圖3(f))。此外，高側電流IH經(jīng)由輸出端子18作為負載電流ILL流過電感性負載17。
接著，高側控制信號VH為高電平、低側控制信號VL為高電平的死區(qū)時間Td中的動作與上述相同。高側控制電路6輸入變?yōu)楦唠娖降母邆瓤刂菩盘朧H，作為高側開關2的控制端子2g的電壓VG而輸出高電平。其結果是，高側開關2截止。此外，低側控制電路7輸入高電平的低側控制信號VL，對低側開關3的柵極輸出低電平。其結果是，低側開關3維持截止的狀態(tài)。電感性負載17經(jīng)由低側開關3的整流單元4流過再生電流。負載電流ILL作為低側電流IL流過低側開關3的整流單元4 (圖3 (g)、(h))。而且，當高側控制信號VH變?yōu)楦唠娖?、低側控制信號VL變?yōu)榈碗娖綍r，下一周期開始，重復與上述同樣的動作。(2)在輸出端子18短路的情況下，如上所述，輸出電壓VLX保持原樣地為低電平(圖3(e)的由點劃線Q包圍的部分)。檢測電路8檢測到輸出電壓VLX低于基準電壓Vs這一情況，作為檢測信號VD，輸出高電平(圖3(c))。N0R14由于檢測信號VD為高電平，所以對第三晶體管13的柵極持續(xù)輸出低電平。其結果是，第三晶體管13保持原樣地截止，使高側開關2的控制端子2g的電壓VG維持為第一電壓Vl (圖3(d))。其結果是，高側開關2的導通電阻保持原樣地為相對大的狀態(tài)。雖然輸出端子18短路，但高側開關2的電流IH成為由相對高的導通電阻限制的電流值。接著，高側控制信號VH為高電平、低側控制信號VL為高電平的死區(qū)時間Td中的動作與上述同樣。高側控制電路6輸入變?yōu)榱烁唠娖降母邆瓤刂菩盘朧H，作為高側開關2的控制端子2g的電壓VG輸出高電平。其結果是，高側開關2截止。此外，低側控制電路7輸入高電平的低側控制信號VL，對低側開關3的柵極輸出低電平。其結果是，低側開關3維持截止的狀態(tài)。電感性負載17經(jīng)由低側開關3的整流單元4流過再生電流。負載電流ILL作為低側電流IL流過低側開關3的整流單元4 (圖3 (g)、(h))。而且，當高側控制信號VH變?yōu)楦唠娖?、低側控制信號VL變?yōu)榈碗娖綍r，下一周期開始，重復與上述相同的動作。接著，對本實施方式的效果進行說明。在本實施方式中，在高側控制信號VH變?yōu)榱说碗娖綍r,將電壓相對低的第一電壓Vl提供給控制端子2g，使高側開關2導通。其結果是，高側開關2在導通電阻相對高的狀態(tài)下導通，能對相反方向恢復電流的電流值進行限制，能減少在高側開關2與低側開關3之間流過的脈沖式貫通電流引起的噪聲、電磁輻射。 此外，在本實施方式中，在對高側開關2的控制端子2g提供第一電壓Vl使其導通后，在輸出電壓VLX上升到了基準電壓Vs以上時，對控制端子2g提供高于第一電壓Vl的第二電壓V2。其結果是，即使整流單元4的相反方向恢復時間的值、輸入的電源電壓VIN的值發(fā)生變化，也能可靠地檢測高側開關2中流過的相反方向電流的結束時刻。例如，有時因第一電壓Vl的誤差、偏差等而使高側開關2的導通電阻變動，并使提供第一電壓Vl時的高側開關2的電流值發(fā)生變動 。但是，在本實施方式中，能可靠地檢測高側開關2中流過的相反方向電流的結束時刻。此外，在本實施方式中，在對高側開關2的控制端子2g提供第一電壓Vl使其導通之后，對控制端子2g提供高于第一電壓Vl的第二電壓V2，使高側開關2成為導通電阻相對低的狀態(tài)。其結果是，能減少高側開關2的導通損失。此外，提供第一電壓Vl的期間，與低側開關2的整流單元4的相反方向恢復時間幾乎相等，與開關電路I的開關周期相比較短。因此，提供第一電壓Vl并成為導通電阻相對高的狀態(tài)所導致的電力損失很微小。圖4是例示驅動電路的高側控制電路的構成的另一電路圖。如圖4所示，高側控制電路6a與圖I所示的高側控制電路6相比，輸出第一電壓Vl的第二晶體管12和反相器10的構成不同。即，反相器10和第二晶體管12被置換為二極管24和第二晶體管25。對于反相器9、第一晶體管11、第三晶體管13、N0R14，與高側控制電路6相同。另外，在圖4中，對與圖I相同的單元標注相同的附圖標記。第一晶體管11、二極管24、第二晶體管25串聯(lián)連接在高電位端子19與第二中電位端子20之間。經(jīng)由反相器9，對第二晶體管25的柵極輸入使高側控制信號VH反相后的信號。在串聯(lián)連接的二極管24和第二晶體管25的兩端連接有第三晶體管13。在高側控制信號VH變?yōu)榈碗娖綍r，經(jīng)由反相器9，對第二晶體管25的柵極輸入高電平。其結果是，第二晶體管25導通，作為高側開關2的控制端子2g的電壓VG，輸出第一電壓Vl = Vs2-Vf = V2-Vf。在此，Vf是二極管24的正向電壓。這樣，作為第一電壓VI，高側控制電路6a輸出比第二電壓V2低二極管24的正向電壓Vf的電壓，這一點與輸出低PMOS的第二晶體管12的源極-柵極間電壓Vsg的電壓的高側控制電路6不同。另外，雖然在圖4中，例示了二極管24為一個的情況，但也可以根據(jù)第一電壓Vl的值將任意數(shù)目的二極管串聯(lián)連接。對于這之外的構成、動作以及效果，與高側控制電路6相同，對于取代高側控制電路6而包括高側控制電路6a的開關電路的構成、動作以及效果，與所述的第一實施方式相同。接著，對第二實施方式進行說明。圖5是例示第二實施方式的開關電路的構成的電路圖。如圖5所示，開關電路Ia與圖I所示的開關電路I相比，沒有低側開關3、低側控制電路7且整流單元4由二極管4a構成這一點不同。因此，沒有低側控制信號VL，此外低側電流IL是整流單元4的電流IL。另外，在圖5中，對與圖I相同的單元標注相同的附圖
T 己 O
對于本實施方式中的這之外的構成、動作以及效果，與所述的第一實施方式相同。接著，對第三實施方式進行說明。圖6是例示第三實施方式的開關電路的構成的電路圖。如圖6所示，開關電路Ib與圖5所示的開關電路Ia相比，低電位端子23經(jīng)由平滑電容器26接地且在低電位端子23生成負電壓這一點不同。另外，在圖6中，對于第二中電位端子20和第一中電位端子21，省略記載。此外，對與圖5相同的單元標注相同的附圖
T 己 O
在本實施方式中也是，在對高側開關2的控制端子2g提供第一電壓Vl使其導通之后，在輸出電壓VLX上升到了基準電壓Vs以上時，對控制端子2g提供高于第一電壓Vl的第二電壓V2。但是，由于低電位電源端子23成為負電壓，所以在高側開關2剛導通后，輸出電壓VLX成為負電壓。但是，基準電壓Vs與所述的第一實施方式相同地為正電壓，例如設定為電源電壓VIN的90 %。因此，對本實施方式中的這之外的構成、動作以及效果，與沒有低側開關3以及低側控制電路7的所述的第二實施方式相同。圖7是例示第四實施方式的DC-DC轉換器的構成的電路圖。如圖7所示，DC-DC轉換器30具備開關電路I和對開關電路I進行控制的控制電路31。對于開關電路1，與圖I所示的開關電路I相同。另外，在圖7中，對于與圖I相同的單元，標注相同的附圖標記。此外，DC-DC轉換器32具備開關電路I、控制電路31、由開關電路I驅動的電感器33、反饋電阻34、35和平滑電容器36。DC-DC轉換器32是使電源電壓VIN降壓并輸出輸出電壓VOUT的DC-DC轉換器?？刂齐娐?1根據(jù)輸入的電壓VFB生成PWM信號，并將其作為高側控制信號VHjg側控制信號VL輸出到開關電路I。控制電路3 I根據(jù)電感器33的另一端的輸出電壓V0UT，對開關電路I進行控制。電感器33的一端連接于輸出端子18，由開關電路I進行驅動。反饋電阻34和35在電感器33的另一端與接地端子22之間串聯(lián)連接，將對電感器33的另一端的輸出電壓VOUT進行分壓后的電壓VFB反饋給控制電路31。此外，平滑電容器36連接于電感器33的另一端與接地端子22之間，對輸出電壓VOUT進行平滑化。在本實施方式中，控制電路3 I根據(jù)檢測出輸出電壓VOUT的電壓VFB，生成高側控制信號VH、低側控制信號VL，對經(jīng)由開關電路I流過電感器33的電流進行控制。其結果是，能輸出使電源電壓VIN降壓后的輸出電壓VOUT。對于本實施方式中的上述以外的構成、動作以及效果，與所述的第一實施方式相同。另外，雖然在圖7中，例示了降壓型的DC-DC轉換器的構成，但也能使用包括圖6所示的高側控制電路6a的開關電路來構成反相型的DC-DC轉換器。此外，也可以對圖7例示的DC-DC轉換器32的電感器33的另一端進一步追加升壓型的DC-DC轉換器，構成升降壓型的DC-DC轉換器。此外，在第一實施方式中，例示了對高側控制電路6和低側控制電路6a分別提供電源電壓Vs2、Vsl的自舉(bootstrap)型的構成。但是，也可以將第二中電位端子20連接于接地端子22，將第一中電位端子21連接于高電位端子19，使各電源電壓為共用的電源電JiVIN0此外進而，雖然在各實施方式中，例示了高側開關2為PMOS的構成，但高側開關2也可以是NM0S。在這種情況下，第一電壓Vl以及第二電壓V2分別將高側開關2的源極電位作為基準來表示高側開關2的柵極-源極間電壓Vgs。此外，高側開關2以及低側開關3也可以是BJT、IGBT0但是，在使用了 IGBT、BJT等的情況下，無法成為在低電位端子23與輸出端子18之間作為整流單元4而連接寄生二極管的狀態(tài)。因此，需要在低電位端子23與輸出端子18之間實際連接二極管等整流單元而做成相同的電流路徑。雖然說明了本發(fā)明的幾個實施方式，但這些實施方式是作為例子而提示的，并不意在對發(fā)明的范圍進行限定。這些新實施方式能以其他各種方式進行實施，能在不脫離發(fā)明的要旨的范圍內(nèi)，進行各種的省略、置換、變更。這些實施方式及其變形包含于發(fā)明的范圍、要旨中，并且，包含于權利要求書所述的發(fā)明及其均等的范圍中。
權利要求
1.一種開關電路，具備高側開關，連接于高電位端子與輸出端子之間；整流單元，連接于所述輸出端子與低電位端子之間，使得從所述低電位端子朝向所述輸出端子的方向為正向；以及驅動電路，根據(jù)高側控制信號，對所述高側開關的控制端子提供第一電壓以使所述高側開關導通，在所述輸出端子的電壓上升到了規(guī)定值以上時，對所述高側開關的控制端子提供比所述第一電壓高的第二電壓。
2.根據(jù)權利要求I所述的開關電路，其中，所述驅動電路具有檢測電路，對所述輸出端子的電壓和基準電壓進行比較；以及高側控制電路，根據(jù)所述高側控制信號，輸出所述第一電壓，根據(jù)所述檢測電路的輸出，輸出所述第二電壓。
3.根據(jù)權利要求2所述的開關電路，其中，所述高側控制電路在所述高電位端子與所述低電位端子之間所提供的電源電壓以下的電壓下進行動作。
4.根據(jù)權利要求I所述的開關電路，其中，所述開關電路還具備低側開關，該低側開關連接于所述輸出端子與所述低電位端子之間，所述整流單元是所述低側開關的寄生二極管。
5.根據(jù)權利要求4所述的開關電路，其中，所述驅動電路還具有低側控制電路，該低側控制電路根據(jù)所輸入的低側控制信號，使所述低側開關導通或截止。
6.根據(jù)權利要求5所述的開關電路，其中，所述低側控制電路在所述高電位端子與所述低電位端子之間所提供的電源電壓以下的電壓下進行動作。
7.根據(jù)權利要求I所述的開關電路，其中，所述整流單元是陽極連接于所述低電位端子且陰極連接于所述輸出端子的二極管。
8.—種DC-DC轉換器，具備開關電路和控制電路，所述開關電路具有高側開關，連接于高電位端子與輸出端子之間；整流單元，連接于所述輸出端子與低電位端子之間，使得從所述低電位端子朝向所述輸出端子的方向為正向；以及驅動電路，根據(jù)所輸入的高側控制信號，對所述高側開關的控制端子提供第一電壓以使所述高側開關導通，在所述輸出端子的電壓上升到了規(guī)定值以上時，對所述高側開關的控制端子提供比所述第一電壓高的第二電壓，所述控制電路根據(jù)所輸入的電壓，生成PWM信號的所述高側控制信號。
9.根據(jù)權利要求8所述的DC-DC轉換器，其中，所述驅動電路具有檢測電路，對所述輸出端子的電壓和基準電壓進行比較；以及高側控制電路，根據(jù)所述高側控制信號，輸出所述第一電壓，根據(jù)所述檢測電路的輸出，輸出所述第二電壓。
10.根據(jù)權利要求8所述的DC-DC轉換器，其中，所述開關電路還具備低側開關，該低側開關連接于所述輸出端子與所述低電位端子之間，所述整流單元是所述低側開關的寄生二極管。
11.根據(jù)權利要求10所述的DC-DC轉換器，其中，所述驅動電路還具有低側控制電路，該低側控制電路根據(jù)所輸入的低側控制信號，使所述低側開關導通或截止。
12.根據(jù)權利要求8所述的DC-DC轉換器，其特征在于，所述整流單元是陽極連接于所述低電位端子且陰極連接于所述輸出端子的二極管。
13.根據(jù)權利要求8所述的DC-DC轉換器，其中，還具備電感器，一端連接于所述輸出端子；平滑電容器，連接于所述電感器的另一端與所述低電位端子之間；以及反饋電阻，連接于所述電感器的另一端與所述低電位端子之間，將電壓反饋給所述控制電路。
14.根據(jù)權利要求13所述的DC-DC轉換器，其中，所述驅動電路具有檢測電路，對所述輸出端子的電壓和基準電壓進行比較；以及高側控制電路，根據(jù)所述高側控制信號，輸出所述第一電壓，根據(jù)所述檢測電路的輸出，輸出所述第二電壓。
15.根據(jù)權利要求13所述的DC-DC轉換器，其中，所述開關電路還具備低側開關，該低側開關連接于所述輸出端子與所述低電位端子之間，所述整流單元是所述低側開關的寄生二極管。
16.根據(jù)權利要求15所述的DC-DC轉換器，其中，所述驅動電路還具有低側控制電路，該低側控制電路根據(jù)所輸入的低側控制信號，使所述低側開關導通或截止。
17.根據(jù)權利要求13所述的DC-DC轉換器，其中，所述整流單元是陽極連接于所述低電位端子且陰極連接于所述輸出端子的二極管。
全文摘要
本發(fā)明涉及開關電路和DC-DC轉換器。根據(jù)實施方式，提供一種具備高側開關、整流單元和驅動電路的開關電路。所述高側開關連接于高電位端子與輸出端子之間。所述整流單元連接在所述輸出端子與低電位端子之間，使得從所述低電位端子朝向所述輸出端子的方向為正向。所述驅動電路根據(jù)所輸入的高側控制信號，對所述高側開關的控制端子提供第一電壓以使所述高側開關導通，在所述輸出端子的電壓上升到了規(guī)定值以上時，對所述高側開關的控制端子提供比所述第一電壓高的第二電壓。
文檔編號H02M1/44GK102931835SQ20121007106
公開日2013年2月13日 申請日期2012年3月16日 優(yōu)先權日2011年8月8日
發(fā)明者齋藤浩, 后藤祐一, 葛西圭 申請人:株式會社東芝