基于dsp和fpga的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)的制作方法
【專利摘要】一種基于DSP和FPGA的多路直流電機(jī)控制系統(tǒng)，其特征在于系統(tǒng)由：一種基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)，其特征在于系統(tǒng)由：主控可編程邏輯器件模塊，數(shù)字信號(hào)處理器模塊，人機(jī)交互界面，CPU電源模塊，內(nèi)部通信模塊，外部通訊模塊，底層驅(qū)動(dòng)模塊，H橋逆變單元模塊等模塊8組成。本發(fā)明的優(yōu)越性在于：1.本發(fā)明采用的的兩塊主要控制芯片：EP1C6Q240C8N以及TMS320F28335應(yīng)用廣泛，可靠性高。處理速度快，勝任大型復(fù)雜控制系統(tǒng)；2.由于功率器件串聯(lián)使用，單個(gè)器件耐壓降低，可以安全地提升整個(gè)系統(tǒng)輸出功率；3.單個(gè)器件耐壓降低使輸出dv/dt減??；4.多個(gè)電平的輸出合成的正弦波中諧波成分減少。
【專利說(shuō)明】基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)
(—)【技術(shù)領(lǐng)域】:
[0001]本發(fā)明屬于變頻器【技術(shù)領(lǐng)域】，涉及FPGA以及DSP的級(jí)聯(lián)式變頻器控制系統(tǒng)。
(二)【背景技術(shù)】:
[0002]級(jí)聯(lián)式多電平變頻器采用若干低壓PWM功率單元相串聯(lián)的方式來(lái)實(shí)現(xiàn)直接高壓輸出，對(duì)電網(wǎng)諧波污染較小，電流諧波含量較低，輸入功率因數(shù)較高，并且不必采用輸入諧波濾波器和功率因數(shù)變換器，在高壓大功率領(lǐng)域應(yīng)用較為廣泛。級(jí)聯(lián)型變頻器具有多電平變頻器的諸多優(yōu)點(diǎn):
[0003](I)低dv/dt輸出，開關(guān)損耗低，使中等功率的開關(guān)器件可應(yīng)用于高電壓場(chǎng)合；
[0004](2)具有多種輸出電平，可以對(duì)輸出波形進(jìn)行優(yōu)化；
[0005](3)級(jí)聯(lián)型變頻器具有冗余特性。各級(jí)聯(lián)單元獨(dú)立工作，級(jí)聯(lián)型變頻器從原理上各器件的利用率可以達(dá)到一致；
[0006](4)不需要輸入一輸出濾波器或輸出變壓器，實(shí)現(xiàn)直接高高輸出；
[0007](5)采用多脈波整流，降低了輸入電流的諧波，減小了對(duì)環(huán)境的污染；
[0008](6)可以工作在較低的開關(guān)頻率下，降低開關(guān)應(yīng)力；
[0009](7)安全性更高，母線短路的危險(xiǎn)性大大降低；
[0010](8)故障產(chǎn)生后，系統(tǒng)對(duì)故障可作出在線判斷和快速動(dòng)作，當(dāng)某單元發(fā)生故障后，系統(tǒng)將之“短路”后仍可繼續(xù)運(yùn)行，即“小旁路”技術(shù)；
[0011](9)結(jié)構(gòu)上易于模塊化和擴(kuò)展，每個(gè)單元電路結(jié)構(gòu)相同，易于模塊化生產(chǎn)，并可互換。正因?yàn)閾碛腥绱说募夹g(shù)特點(diǎn)和工程化優(yōu)勢(shì)，級(jí)聯(lián)變頻器在市場(chǎng)上迅速得到應(yīng)用，并占據(jù)了絕大部分的市場(chǎng)分額。
[0012]級(jí)聯(lián)型變頻器是一種很易于工程化的多電平變頻器。除具有多電平變頻器的特點(diǎn)外，級(jí)聯(lián)型變頻器具有功率單元化結(jié)構(gòu)，適合大規(guī)模生產(chǎn)，對(duì)于產(chǎn)品市場(chǎng)化具有較大的意義。
(三)
【發(fā)明內(nèi)容】
:
[0013]本發(fā)明目的是提供基于以總線方式進(jìn)行通信的FPGA以及DSP為核心CPU的多電平變頻器控制系統(tǒng)。通過(guò)TI公司生產(chǎn)的型號(hào)為TMS320F28335的DSP(數(shù)字信號(hào)處理器)對(duì)強(qiáng)電回路端反饋回來(lái)的數(shù)據(jù)進(jìn)行分析，并且實(shí)現(xiàn)與Altera公司生產(chǎn)的型號(hào)為EP1C6Q240C8N的FPGA通信，由FPGA向級(jí)聯(lián)式H橋IGBT模塊輸出脈寬調(diào)制波(PWM波)進(jìn)行控制，并且實(shí)現(xiàn)邏輯控制以及強(qiáng)電回路的保護(hù)。
[0014]本發(fā)明的技術(shù)方案:一種基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)，其特征在于系統(tǒng)由:主控可編程邏輯器件模塊I，數(shù)字信號(hào)處理器模塊2，人機(jī)交互界面3，CPU電源模塊4，內(nèi)部通信模塊5，外部通訊模塊6，底層驅(qū)動(dòng)模塊7，H橋逆變單元模塊等模塊8組成。
[0015]依據(jù)上述所說(shuō)的基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)，其連接關(guān)系為:數(shù)字信號(hào)處理器模塊通過(guò)內(nèi)部通信模塊與可編程邏輯器件模塊連接，且與CPU電源模塊以及人機(jī)交互模塊等模塊相連接?？删幊踢壿嬈骷K分別與內(nèi)部通信模塊，CPU電源模塊等模塊相連。外部通訊模塊與人機(jī)交互界面相連。底層驅(qū)動(dòng)模塊與H橋逆變單元模塊相連。
[0016]依據(jù)上述所說(shuō)的主控可編程邏輯器件模塊采用以由Altera公司出品的Cyclone系列FPGA為主芯片，型號(hào)為EP1C6Q240C8N。該款FPGA引腳為240腳，I/O 口超過(guò)100個(gè)，能充分地與外界進(jìn)行交互。可編程邏輯器件模塊由CPU電源模塊提供兩路供電，一路為1.5V內(nèi)核電源，一路為3.3VI/0供電電源。在芯片本身的I/O資源中，約分配36個(gè)I/O 口來(lái)產(chǎn)生PWM控制信號(hào)。
[0017]依據(jù)上述所說(shuō)的數(shù)字信號(hào)處理器模塊以TI公司出品TMS320F28335為主芯片，最高主頻150MHz，保證了處理信號(hào)的快速性和實(shí)時(shí)性，高速的信號(hào)可以提供實(shí)時(shí)的位置信息，保證控制信號(hào)響應(yīng)的快速性。TMS320F28335采用經(jīng)典的哈佛總線結(jié)構(gòu)，利用多總線在存儲(chǔ)器、外圍模塊和CPU之間轉(zhuǎn)移數(shù)據(jù)。程序讀總線有22根地址線和32根數(shù)據(jù)線，數(shù)據(jù)讀寫數(shù)據(jù)線都是32位，這種多總線結(jié)構(gòu)使得它可以在一個(gè)周期內(nèi)并行完成取指令、讀數(shù)據(jù)和寫數(shù)據(jù)，同時(shí)它也采用了指令流水線技術(shù)，使得信號(hào)的處理速度明顯提高。由CPU電源模塊提供兩路供電，一路為1.9V內(nèi)核電源，一路為3.3VI/0供電電源。TMS320F28335數(shù)字信號(hào)處理器是TI公司最新推出的32位浮點(diǎn)DSP控制器。與TMS320F2812定點(diǎn)DSP相比，F(xiàn)28335增加了單精度浮點(diǎn)運(yùn)算單元(FPU)和高精度PWM，且Flash增加了一倍(256KX 16Bit)，同時(shí)增加了 DMA功能等。
[0018]依據(jù)上述所說(shuō)的內(nèi)部通信模塊通訊模塊總共由45根線組成，包括16位數(shù)據(jù)線，24位地址線，5位內(nèi)部時(shí)鐘控制線。內(nèi)部通信模塊是連接主控可編程邏輯器件模塊和數(shù)字信號(hào)處理器模塊的橋梁，由FPGA控制的DSP時(shí)序，通過(guò)5位內(nèi)部時(shí)鐘控制線來(lái)完成。16位數(shù)據(jù)線和24位地址線實(shí)現(xiàn)兩芯片間的數(shù)據(jù)交換。
[0019]依據(jù)上述所說(shuō)的采用了基于MAX1481在RS485通訊模式，其中控制信號(hào)與“地”信號(hào)的“異或”操作控制MAX1481的使能管腳“DE”。當(dāng)控制信號(hào)為高電平時(shí)“，DE”也為高電平，使能MAX1481工作，“A”和“B”的狀態(tài)有“DI”控制；否則腳“A”和“B”處于高阻抗?fàn)顟B(tài)。“TXD”為控制器的發(fā)送信號(hào)，當(dāng)“TXD”為高電平時(shí)“DI ”為高電平，則“A”為高電平，“B”為低電平；否則“A”為低電平，“B”為高電平。當(dāng)“DI”為低電平時(shí)，MAX1480處于接受狀態(tài)。當(dāng)“A”比“B”高時(shí)，“/R0”為低電平，通過(guò)一個(gè)異或門時(shí)得信號(hào)“RXD”變?yōu)楦唠娖?，這樣就可以與外部傳送過(guò)來(lái)的信號(hào)保持一致。
[0020]依據(jù)上述所說(shuō)的底層驅(qū)動(dòng)模塊以驅(qū)動(dòng)控制板形式存在，通過(guò)光纖接口接受SPWM控制信號(hào)，并進(jìn)行反相后生成兩路控制信號(hào)，反相后得到兩路對(duì)稱的SPWM控制信號(hào)。IGBT的驅(qū)動(dòng)模塊選擇2SD315A，該模塊可驅(qū)動(dòng)1700V，1200A以下的IGBT，該IGBT驅(qū)動(dòng)模塊的隔離性能好，保護(hù)功能強(qiáng)，抗干擾能力強(qiáng)，使用簡(jiǎn)單。為了監(jiān)控每個(gè)功率模塊，在每個(gè)功率模塊的驅(qū)動(dòng)板上均設(shè)有單片機(jī)AT89C51控制器，以方便進(jìn)行集中控制，其中輸入信號(hào)“DRST”是上位DSP控制器經(jīng)光纖傳送過(guò)來(lái)的控制信號(hào)，用來(lái)啟動(dòng)該功率單元；P1 口的輸出信號(hào)經(jīng)74HC14后發(fā)送控制信號(hào)，用來(lái)控制主電路的旁路經(jīng)晶閘管、充電晶閘管、放電晶閘管等；P2口通過(guò)對(duì)發(fā)光二極管的控制，顯示該功率模塊的工作狀態(tài)。
[0021]有益效果:1.本發(fā)明采用的的兩塊主要控制芯片:EP1C6Q240C8N以及TMS320F28335應(yīng)用廣泛，可靠性高。處理速度快，勝任大型復(fù)雜控制系統(tǒng)；2.由于功率器件串聯(lián)使用，單個(gè)器件耐壓降低，可以安全地提升整個(gè)系統(tǒng)輸出功率；3.單個(gè)器件耐壓降低使輸出dv/dt減?。?.多個(gè)電平的輸出合成的正弦波中諧波成分減少。
(四)【專利附圖】

【附圖說(shuō)明】:
[0022]圖1為本發(fā)明的結(jié)構(gòu)示意圖，即一種基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)示意圖。I為主控可編程邏輯器件模塊，2為數(shù)字信號(hào)處理器模塊，3為人機(jī)交互界面，4為CPU電源模塊，5為內(nèi)部通信模塊，6為外部通訊模塊，7為底層驅(qū)動(dòng)模塊，8為H橋逆變單元模塊。
(五)【具體實(shí)施方式】:
[0023]實(shí)施例:一種基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)，其特征在于系統(tǒng)由:主控可編程邏輯器件模塊1，數(shù)字信號(hào)處理器模塊2，人機(jī)交互界面3，CPU電源模塊4，內(nèi)部通信模塊5，外部通訊模塊6，底層驅(qū)動(dòng)模塊，7，H橋逆變單元模塊等模塊8組成。
[0024]依據(jù)上述所說(shuō)的基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)，其連接關(guān)系為:數(shù)字信號(hào)處理器模塊通過(guò)內(nèi)部通信模塊與可編程邏輯器件模塊連接，且與CPU電源模塊以及人機(jī)交互模塊等模塊相連接?？删幊踢壿嬈骷K分別與內(nèi)部通信模塊，CPU電源模塊等模塊相連。外部通訊模塊與人機(jī)交互界面相連。底層驅(qū)動(dòng)模塊與H橋逆變單元模塊相連。
[0025]依據(jù)上述所說(shuō)的主控可編程邏輯器件模塊采用以由Altera公司出品的Cyclne系列FPGA為主芯片，型號(hào)為EP1C6Q240C8N。該款FPGA引腳為240腳，I/O 口超過(guò)100個(gè)，能充分地與外界進(jìn)行交互?？删幊踢壿嬈骷K由CPU電源模塊提供兩路供電，一路為1.5V內(nèi)核電源，一路為3.3VI/0供電電源。在芯片本身的I/O資源中，約分配36個(gè)I/O 口來(lái)產(chǎn)生PWM控制信號(hào)。
[0026]依據(jù)上述所說(shuō)的數(shù)字信號(hào)處理器模塊以TI公司出品TMS320F28335為主芯片，最高主頻150MHz，保證了處理信號(hào)的快速性和實(shí)時(shí)性，高速的信號(hào)可以提供實(shí)時(shí)的位置信息，保證控制信號(hào)響應(yīng)的快速性。TMS320F28335采用經(jīng)典的哈佛總線結(jié)構(gòu)，利用多總線在存儲(chǔ)器、外圍模塊和CPU之間轉(zhuǎn)移數(shù)據(jù)。程序讀總線有22根地址線和32根數(shù)據(jù)線，數(shù)據(jù)讀寫數(shù)據(jù)線都是32位，這種多總線結(jié)構(gòu)使得它可以在一個(gè)周期內(nèi)并行完成取指令、讀數(shù)據(jù)和寫數(shù)據(jù)，同時(shí)它也采用了指令流水線技術(shù)，使得信號(hào)的處理速度明顯提高。由CPU電源模塊提供兩路供電，一路為1.9V內(nèi)核電源，一路為3.3VI/0供電電源。TMS320F28335數(shù)字信號(hào)處理器是TI公司最新推出的32位浮點(diǎn)DSP控制器。與TMS320F2812定點(diǎn)DSP相比，F(xiàn)28335增加了單精度浮點(diǎn)運(yùn)算單元(FPU)和高精度PWM，且Flash增加了一倍(256KX 16Bit)，同時(shí)增加了 DMA功能等。
[0027]依據(jù)上述所說(shuō)的內(nèi)部通信模塊通訊模塊總共由45根線組成，包括16位數(shù)據(jù)線，24位地址線，5位內(nèi)部時(shí)鐘控制線。內(nèi)部通信模塊是連接主控可編程邏輯器件模塊和數(shù)字信號(hào)處理器模塊的橋梁，由FPGA控制的DSP時(shí)序，通過(guò)5位內(nèi)部時(shí)鐘控制線來(lái)完成。16位數(shù)據(jù)線和24位地址線實(shí)現(xiàn)兩芯片間的數(shù)據(jù)交換。
[0028]依據(jù)上述所說(shuō)的采用了基于MAX1481在RS485通訊模式，其中控制信號(hào)與“地”信號(hào)的“異或”操作控制MAX1481的使能管腳“DE”。當(dāng)控制信號(hào)為高電平時(shí)“，DE”也為高電平，使能MAX1481工作，“A”和“B”的狀態(tài)有“DI”控制；否則腳“A”和“B”處于高阻抗?fàn)顟B(tài)。“TXD”為控制器的發(fā)送信號(hào)，當(dāng)“TXD”為高電平時(shí)“DI ”為高電平，則“A”為高電平，“B”為低電平；否則“A”為低電平，“B”為高電平。當(dāng)“DI”為低電平時(shí)，MAX1480處于接受狀態(tài)。當(dāng)“A”比“B”高時(shí)，“/R0”為低電平，通過(guò)一個(gè)異或門時(shí)得信號(hào)“RXD”變?yōu)楦唠娖?，這樣就可以與外部傳送過(guò)來(lái)的信號(hào)保持一致。
[0029]依據(jù)上述所說(shuō)的底層驅(qū)動(dòng)模塊以驅(qū)動(dòng)控制板形式存在，通過(guò)光纖接口接受SPWM控制信號(hào)，并進(jìn)行反相后生成兩路控制信號(hào)，反相后得到兩路對(duì)稱的SPWM控制信號(hào)。IGBT的驅(qū)動(dòng)模塊選擇2SD315B，該模塊可驅(qū)動(dòng)1700V，1200A以下的IGBT，該IGBT驅(qū)動(dòng)模塊的隔離性能好，保護(hù)功能強(qiáng)，抗干擾能力強(qiáng)，使用簡(jiǎn)單。為了監(jiān)控每個(gè)功率模塊，在每個(gè)功率模塊的驅(qū)動(dòng)板上均設(shè)有單片機(jī)AT89C51控制器，以方便進(jìn)行集中控制，其中輸入信號(hào)“DRST”是上位DSP控制器經(jīng)光纖傳送過(guò)來(lái)的控制信號(hào)，用來(lái)啟動(dòng)該功率單元；P1 口的輸出信號(hào)經(jīng)74HC14后發(fā)送控制信號(hào)，用來(lái)控制主電路的旁路經(jīng)晶閘管、充電晶閘管、放電晶閘管等；P2口通過(guò)對(duì)發(fā)光二極管的控制，顯示該功率模塊的工作狀態(tài)。
[0030]本發(fā)明的工作過(guò)程:在系統(tǒng)上電后，數(shù)字信號(hào)控制器(DSP)首先先通過(guò)連接人機(jī)交互界面獲得系統(tǒng)的啟停時(shí)間、運(yùn)行頻率等參數(shù)。當(dāng)系統(tǒng)接收收到系統(tǒng)啟動(dòng)指令后，程序進(jìn)入下一步運(yùn)行。主程序初始化之后，給每個(gè)功率單元的控制器AT89C51發(fā)出啟動(dòng)準(zhǔn)備指令。在確認(rèn)所有功率單元完成啟動(dòng)準(zhǔn)備工作后，啟動(dòng)SPWM計(jì)算程序，開啟計(jì)數(shù)器中斷，程序進(jìn)入循環(huán)工作狀態(tài)，等待中斷的發(fā)生。同時(shí)讀取其它單元(如電壓，電流單元)的狀態(tài)，進(jìn)行實(shí)時(shí)顯示。
[0031]在計(jì)數(shù)器中斷程序中，數(shù)字信號(hào)控制器完成SPWM算法的數(shù)值計(jì)算，針對(duì)各種不同的功率單元，計(jì)算它們的控制信號(hào)的導(dǎo)通時(shí)刻和關(guān)斷時(shí)刻，然后將信號(hào)送給FPGA。FPGA從DSP獲得導(dǎo)通和關(guān)斷時(shí)間后，將該時(shí)間加上當(dāng)時(shí)的計(jì)數(shù)器的數(shù)值后，存入相應(yīng)的寄存器。FPGA內(nèi)部的比較模塊將計(jì)數(shù)器的當(dāng)前計(jì)數(shù)值不斷與寄存器的值進(jìn)行比較，從而實(shí)現(xiàn)對(duì)應(yīng)管腳高低電平狀態(tài)的控制，產(chǎn)生H橋IGBT模塊的SPWM控制信號(hào)。
【權(quán)利要求】
1.一種基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)，其特征在于系統(tǒng)由:主控可編程邏輯器件模塊1，數(shù)字信號(hào)處理器模塊2，人機(jī)交互界面3，CPU電源模塊4，內(nèi)部通信模塊5，外部通訊模塊6，底層驅(qū)動(dòng)模塊，7，H橋逆變單元模塊等模塊8組成。
2.依據(jù)權(quán)利要求1所述的基于DSP和FPGA的級(jí)聯(lián)式多電平變頻器控制系統(tǒng)，其連接關(guān)系為:數(shù)字信號(hào)處理器模塊通過(guò)內(nèi)部通信模塊與可編程邏輯器件模塊連接，且與CPU電源模塊以及人機(jī)交互模塊等模塊相連接?？删幊踢壿嬈骷K分別與內(nèi)部通信模塊，CPU電源模塊等模塊相連。外部通訊模塊與人機(jī)交互界面相連。底層驅(qū)動(dòng)模塊與H橋逆變單元模塊相連。
3.依據(jù)權(quán)利要求1所述的主控可編程邏輯器件模塊采用以由Altera公司出品的Cyclne系列FPGA為主芯片，型號(hào)為EP1C6Q240C8N。該款FPGA引腳為240腳，I/O 口超過(guò)100個(gè)，能充分地與外界進(jìn)行交互?？删幊踢壿嬈骷K由CPU電源模塊提供兩路供電，一路為1.5V內(nèi)核電源，一路為3.3VI/0供電電源。在芯片本身的I/O資源中，約分配36個(gè)I/O 口來(lái)產(chǎn)生PWM控制信號(hào)。
4.依據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理器模塊以TI公司出品TMS320F28335為主芯片，最高主頻150MHz，保證了處理信號(hào)的快速性和實(shí)時(shí)性，高速的信號(hào)可以提供實(shí)時(shí)的位置信息，保證控制信號(hào)響應(yīng)的快速性。TMS320F2812采用經(jīng)典的哈佛總線結(jié)構(gòu)，利用多總線在存儲(chǔ)器、外圍模塊和CPU之間轉(zhuǎn)移數(shù)據(jù)。程序讀總線有22根地址線和32根數(shù)據(jù)線，數(shù)據(jù)讀寫數(shù)據(jù)線都是32位，這種多總線結(jié)構(gòu)使得它可以在一個(gè)周期內(nèi)并行完成取指令、讀數(shù)據(jù)和寫數(shù)據(jù)，同時(shí)它也采用了指令流水線技術(shù)，使得信號(hào)的處理速度明顯提高。由CPU電源模塊提供兩路供電，一路為1.9V內(nèi)核電源，一路為3.3VI/0供電電源。TMS320F28335數(shù)字信號(hào)處理器是TI公司最新推出的32位浮點(diǎn)DSP控制器。與TMS320F2812定點(diǎn)DSP相比，F(xiàn)28335增加了單精度浮點(diǎn)運(yùn)算單元(FPU)和高精度PWM，且Flash增加了一倍(256KX 16Bit)，同時(shí)增加了 DMA功能等。
5. 依據(jù)權(quán)利要求1所述的內(nèi)部通信模塊通訊模塊總共由45根線組成，包括16位數(shù)據(jù)線，24位地址線，5位內(nèi)部時(shí)鐘控制線。內(nèi)部通信模塊是連接主控可編程邏輯器件模塊和數(shù)字信號(hào)處理器模塊的橋梁，由FPGA控制的DSP時(shí)序，通過(guò)5位內(nèi)部時(shí)鐘控制線來(lái)完成。16位數(shù)據(jù)線和24位地址線實(shí)現(xiàn)兩芯片間的數(shù)據(jù)交換。
6.依據(jù)權(quán)利要求1所述的采用了基于MAX1481在RS485通訊模式，其中控制信號(hào)與“地”信號(hào)的“異或”操作控制MAX1481的使能管腳“DE”。當(dāng)控制信號(hào)為高電平時(shí)“，DE”也為高電平，使能MAX1481工作，“A”和“B”的狀態(tài)有“DI”控制；否則腳“A”和“B”處于高阻抗?fàn)顟B(tài)?！癟XD”為控制器的發(fā)送信號(hào)，當(dāng)“TXD”為高電平時(shí)“DI”為高電平，則“A”為高電平，“B”為低電平；否則“A”為低電平，“B”為高電平。當(dāng)“DI”為低電平時(shí)，MAX1480處于接受狀態(tài)。當(dāng)“A”比“B”高時(shí)，“/RO”為低電平，通過(guò)一個(gè)異或門時(shí)得信號(hào)“RXD”變?yōu)楦唠娖?，這樣就可以與外部傳送過(guò)來(lái)的信號(hào)保持一致。
7.依據(jù)權(quán)利要求1所述的底層驅(qū)動(dòng)模塊以驅(qū)動(dòng)控制板形式存在，通過(guò)光纖接口接受SPWM控制信號(hào)，并進(jìn)行反相后生成兩路控制信號(hào)，反相后得到兩路對(duì)稱的SPWM控制信號(hào)。IGBT的驅(qū)動(dòng)模塊選擇2SD315B，該模塊可驅(qū)動(dòng)1700V，1200A以下的IGBT，該IGBT驅(qū)動(dòng)模塊的隔離性能好，保護(hù)功能強(qiáng)，抗干擾能力強(qiáng)，使用簡(jiǎn)單。為了監(jiān)控每個(gè)功率模塊，在每個(gè)功率模塊的驅(qū)動(dòng)板上均設(shè)有單片機(jī)AT89C52控制器，以方便進(jìn)行集中控制，其中輸入信號(hào)“DRST”是DSP控制器經(jīng)光纖傳送過(guò)來(lái)的控制信號(hào)，用來(lái)啟動(dòng)該功率單元；P1 口的輸出信號(hào)經(jīng)74HC14后發(fā)送控制信號(hào)，用來(lái)控制主電路的旁路經(jīng)晶閘管、充電晶閘管、放電晶閘管等；P2 口通過(guò)對(duì)發(fā)光二極 管的控制，顯示該功率模塊的工作狀態(tài)。
【文檔編號(hào)】H02M5/00GK103457478SQ201210182726
【公開日】2013年12月18日 申請(qǐng)日期:2012年6月5日 優(yōu)先權(quán)日:2012年6月5日
【發(fā)明者】林桂, 張洋, 傅洋, 鄭耀 申請(qǐng)人:林桂