專利名稱：：Dc/dc轉(zhuǎn)換器的制作方法DC/DC轉(zhuǎn)換器相關(guān)申請交叉引用于2011年9月21日提交的日本專利申請No.2011-205708的公開內(nèi)容，包括說明書、附圖和摘要，通過引用其整體合并于此。
背景技術(shù)：
：本發(fā)明涉及一種將dc電壓轉(zhuǎn)換為另一dc電壓的開關(guān)型DC/DC轉(zhuǎn)換器。在每個均用于開關(guān)型DC/DC轉(zhuǎn)換器的控制系統(tǒng)中，最常使用反饋型PWM(脈沖寬度調(diào)制)控制。通過充分利用反饋功能，可以根據(jù)輸入電壓的值自動確定開關(guān)元件的開關(guān)時間t匕。因此使得輸出電壓與預(yù)期值精確地一致。然而，由于反饋控制需要使用高增益的放大器，這就給出了振蕩的可能性。由于振蕩條件取決于輸出負(fù)載電流、輸出負(fù)載電容等而改變，所以需要根據(jù)使用的條件謹(jǐn)慎地增加振蕩防止電路。這對于不熟悉振蕩防止的用戶來說很難使用。另一個問題，有一點，由于通過反饋來設(shè)置輸出電壓，到導(dǎo)通時間和截止時間之比達(dá)到優(yōu)化值需要時間。因此當(dāng)輸入電壓和輸出電壓變化時，達(dá)到穩(wěn)定狀態(tài)需要時間。基于前饋系統(tǒng)而沒有反饋的PFM(脈沖頻率調(diào)制)控制也被廣泛用于提高靈敏度。例如在日本未審專利公開No.2005-218166中描述的DC/DC轉(zhuǎn)換器中，在輸出電壓超過預(yù)定目標(biāo)電壓的時段不驅(qū)動開關(guān)元件。當(dāng)輸出電壓變?yōu)榈陀谀繕?biāo)電壓時，使得開關(guān)元件進(jìn)入導(dǎo)通狀態(tài)。當(dāng)開關(guān)元件在導(dǎo)通狀態(tài)時，能量儲存在電感器中。當(dāng)流過電感器的電流隨時間超過上限值時，使得該開關(guān)元件進(jìn)入截止?fàn)顟B(tài)持續(xù)規(guī)定的時間。前饋系統(tǒng)的問題在于在輕負(fù)載的情況紋波電壓變得較大且功率轉(zhuǎn)換效率因此降低。為了應(yīng)對這一問題，在日本未審專利公開No.2005-218166中描述的DC/DC轉(zhuǎn)換器將電感器電流的上限值改變?yōu)榕c開關(guān)元件的開關(guān)周期成反比。甚至在其它文件中也公開了具有與日本未審專利公開No.2005-218166相同目的的改變電感器電流上限值的技術(shù)。在例如日本未審專利公開No.2005-218167描述的DC/DC轉(zhuǎn)換器中，當(dāng)負(fù)載系統(tǒng)的數(shù)量增加時使電感器電流的上限值高，而當(dāng)負(fù)載系統(tǒng)的數(shù)量減小時使電感器電流的上限值低。在H.M.Chen等公開的DC/DC轉(zhuǎn)換器中，電感器電流的上限值根據(jù)輸出電壓的改變而改變(參考aM.Chen,D.D.Jiang和R.C.Chang的“AMonolithicBoostConverterwithanAdaptableCurrent-LimitedPFMScheme，，，2006IEEEAsiaPacificConferenceonCircuitsandSystems(APCCAS)，2006年12月，第662-665頁，以及H.M.Chen,R.C.Chang和P.S.Lei的“AnExact,High-EfficiencyPFMDC-DCBoostConverterwithDynamicStoredEnergy，，，Proceedingsofthe15thIEEEInternationalConferenceonElectronics,CircuitsandSystems(ICECS)，2008年8-9月，第622-625頁)。
發(fā)明內(nèi)容在上面涉及的每個現(xiàn)有技術(shù)中，可根據(jù)開關(guān)頻率、負(fù)載系統(tǒng)的數(shù)量或輸出電壓的變化來調(diào)節(jié)電感器電流的上限值，由此防止功率轉(zhuǎn)換效率降低。然而，很難說通過這些現(xiàn)有技術(shù)充分提高了功率轉(zhuǎn)換效率。本申請的發(fā)明人研究了比相關(guān)技術(shù)中更能提高功率轉(zhuǎn)化效率的控制電路的構(gòu)造，由此導(dǎo)致完成了本發(fā)明。本發(fā)明的一個目的是相比于現(xiàn)有技術(shù)提高前饋控制系統(tǒng)的DC/DC轉(zhuǎn)換器的功率轉(zhuǎn)換效率。根據(jù)本發(fā)明的一實施例的DC/DC轉(zhuǎn)換器裝備有轉(zhuǎn)換器電路、電感器電流檢測器、負(fù)載電流檢測器和控制電路。該轉(zhuǎn)換器電路包括電感器和耦合至電感器的開關(guān)元件，并且根據(jù)開關(guān)元件的導(dǎo)通/截止來改變流過電感器的電感器電流由此將輸入dc電壓轉(zhuǎn)換為具有對應(yīng)于開關(guān)元件的導(dǎo)通時間和截止時間的每個的量值的輸出dc電壓，并將轉(zhuǎn)換的輸出dc電壓供應(yīng)給負(fù)載。在開關(guān)元件處于導(dǎo)通狀態(tài)時，電感器電流檢測器檢測電感器電流。負(fù)載電流檢測器檢測從轉(zhuǎn)換器電路流過負(fù)載的負(fù)載電流?；谪?fù)載電流和輸入dc電壓，控制電路確定電感器電流的上限值，并以檢測到的電感器電流不超過上限值的方式來改變開關(guān)元件的導(dǎo)通時間和截止時間的至少一個。根據(jù)上述實施例，由于控制電感器電流以使得不超過基于負(fù)載電流和輸入dc電壓確定的上限值，因此相比于現(xiàn)有技術(shù)可以提高功率轉(zhuǎn)換效率。圖1是示出了應(yīng)用本發(fā)明的DC/DC轉(zhuǎn)換器I的系統(tǒng)的總體構(gòu)造的框圖；圖2是示出了根據(jù)本發(fā)明的第一實施例的DC/DC轉(zhuǎn)換器I的構(gòu)造的電路圖；圖3是描述了作為圖2的修改的同步整流型DC/DC轉(zhuǎn)換器2的構(gòu)造的電路圖；圖4是流過圖2和3的每一個中所示的電感器11的電感器電流IL的波形圖；圖5是用于分析圖2和3的每一個中所示的轉(zhuǎn)換器電路10的操作的等效電路圖；圖6是示出了圖2所示第一監(jiān)控電壓產(chǎn)生單元40和第二監(jiān)控電壓產(chǎn)生單元50的具體構(gòu)造的電路圖；圖7是示出了圖2所示電感器電流檢測單元60和負(fù)載電流檢測單元70的構(gòu)造電路圖；圖8是描述了圖2中示出的脈沖發(fā)生器30的構(gòu)造的一個示例的框圖；圖9A和9B是用來描述裝備了具有圖8所示構(gòu)造的脈沖發(fā)生器30的DC/DC轉(zhuǎn)換器I的操作的時序圖；圖10是示出了圖8所示單觸發(fā)脈沖發(fā)生器33和34的構(gòu)造的一個示例的電路圖；圖11是描述了圖10中示出的延遲電路81的構(gòu)造的一個示例的電路圖；圖12是示出了圖10中相應(yīng)部分的電壓波形的時序圖；圖13是示出了作為圖2的DC/DC轉(zhuǎn)換器I的比較例而示出的DC/DC轉(zhuǎn)換器901的構(gòu)造的電路圖；圖14是圖13中示出的DC/DC轉(zhuǎn)換器901的相應(yīng)部分的波形圖；圖15是示出了作為圖8所示脈沖發(fā)生器30的修改而示出的脈沖發(fā)生器30A的構(gòu)造的電路圖；圖16A和16B是用來描述裝備了具有圖15所示構(gòu)造的脈沖發(fā)生器30A的DC/DC轉(zhuǎn)換器I的操作的時序圖17是描述了應(yīng)用到根據(jù)本發(fā)明的第二實施例的DC/DC轉(zhuǎn)換器的監(jiān)控電壓產(chǎn)生單元100的構(gòu)造的電路圖；圖18是示出了圖17所示監(jiān)控電壓產(chǎn)生單元100的相應(yīng)部分的電壓波形的圖；圖19是示出了應(yīng)用到根據(jù)本發(fā)明的第二實施例的DC/DC轉(zhuǎn)換器的監(jiān)控電壓產(chǎn)生單元50A的構(gòu)造的電路圖；圖20是描述了應(yīng)用到根據(jù)本發(fā)明的第三實施例的DC/DC轉(zhuǎn)換器的監(jiān)控電壓產(chǎn)生單元50B的構(gòu)造的電路圖；以及圖21是示出了圖20所示0TA120的構(gòu)造的一個示例的電路圖。具體實施例方式下文將參考附圖詳細(xì)描述本發(fā)明的優(yōu)選實施例。順便提一句，相同或相應(yīng)的部分被分配了相同的附圖標(biāo)記，并且將會重復(fù)描述它們。第一實施例[系統(tǒng)的總體構(gòu)造]圖1是示出了應(yīng)用本發(fā)明的DC/DC轉(zhuǎn)換器I的系統(tǒng)的總體構(gòu)造的框圖。諸如電動剃須刀、電動牙刷、MP3(MPEG音頻第三層)播放器等的電池驅(qū)動產(chǎn)品近年來一直在增加。這種便攜裝置要求輕且小。因而希望它們可以由一個電池來驅(qū)動。圖1中示出了這種電池驅(qū)動系統(tǒng)的構(gòu)造示例。圖1中示出的系統(tǒng)包括電池9、均由電池9驅(qū)動的電動機(jī)201和發(fā)光二極管(LED)202，以及微計算機(jī)芯片(半導(dǎo)體器件)200。當(dāng)電池9是干電池時，電池9的額定輸出電壓時1.5V。當(dāng)電池9是鎳-金屬氫化物二次電池時，其額定輸出電壓時1.2V。微計算機(jī)芯片200裝備有用于控制電動機(jī)201和LED202、非易失性存儲器204和模擬電路203等的控制器206。由于需要3V電源來驅(qū)動非易失性存儲器204和模擬電路203，微計算機(jī)芯片200進(jìn)一步配備有DC/DC轉(zhuǎn)換器I用來將電池電壓升壓到3V。DC/DC轉(zhuǎn)換器I包括外部電感器11和包含在微計算機(jī)芯片200中的電路部分1A。DC/DC轉(zhuǎn)換器I的輸出電壓由LDO(低壓差)穩(wěn)壓器205來穩(wěn)定并被供應(yīng)給控制器206。電動機(jī)201耦合至DC/DC轉(zhuǎn)換器I的輸入節(jié)點15，并且LED202耦合至DC/DC轉(zhuǎn)換器I的輸出節(jié)點16。由于驅(qū)動電動機(jī)201時流過大電流，因此電池9的輸出電壓大幅下降。當(dāng)驅(qū)動LED202時，DC/DC轉(zhuǎn)換器I的輸出負(fù)載電流極大增加以使輸出電壓大幅降低。DC/DC轉(zhuǎn)換器I配備有用于相對于輸入/輸出條件的改變而保持輸出電壓恒定的機(jī)構(gòu)。[DC/DC轉(zhuǎn)換器I的構(gòu)造]圖2是示出了根據(jù)本發(fā)明的第一實施例的DC/DC轉(zhuǎn)換器I的構(gòu)造的電路圖。DC/DC轉(zhuǎn)換器I是升壓轉(zhuǎn)換器，其使輸入至輸入節(jié)點15的dc電壓Vin(例如IV至2V)升壓并且因此從輸出節(jié)點16輸出升壓的電壓Vout(例如3V)。如圖2所示，DC/DC轉(zhuǎn)換器I包括轉(zhuǎn)換器電路(升壓斬波器)10、控制電路20、通過電阻元件21A和21B分配輸出節(jié)點16的電壓Vout的分壓器21、檢測流過電感器11的電感器電流IL的電感器電流檢測單元60，以及檢測負(fù)載電流Iload的負(fù)載電流檢測單元70。諸如電池的dc電源9耦合至輸入節(jié)點15。輸出節(jié)點16通過用作電力開關(guān)的PMOS(正溝道金屬氧化物半導(dǎo)體)晶體管PPS耦合至負(fù)載(負(fù)載電流Iload)。從輸出節(jié)點16(下文還稱作“電源節(jié)點VDD”)供應(yīng)用于驅(qū)動控制電路20的電源電壓。[轉(zhuǎn)換器電路10的構(gòu)造和操作]轉(zhuǎn)換器電路10包括電感器11、二極管12、用作開關(guān)元件的NMOS(負(fù)溝道金屬氧化物半導(dǎo)體)晶體管n_dr，以及電容器13。電感器11和二極管12按此順序串聯(lián)耦合在輸入節(jié)點15和輸出節(jié)點16之間。在電感器11和二極管12的耦合節(jié)點14與接地節(jié)點GND之間提供NMOS晶體管n_dr。從控制電路20向NMOS晶體管n_dr的柵極輸入時鐘信號(還稱作控制信號)Clk0根據(jù)時鐘信號elk的邏輯電平，NMOS晶體管n_dr轉(zhuǎn)換至導(dǎo)通和截止?fàn)顟B(tài)。電容器13耦合在輸出節(jié)點16和接地節(jié)點GND之間。為了使輸出電壓Vout高于輸入電壓Vin，將電感器11的電流供應(yīng)給輸出節(jié)點16，同時需要防止電流從輸出節(jié)點16回流至電感器11。作為其整流系統(tǒng)，存在二極管整流和同步整流兩種類型。圖1中示出了二極管整流系統(tǒng)的構(gòu)造示例。耦合二極管12以使得假設(shè)從耦合節(jié)點14至輸出節(jié)點16的電流方向為向前的方向。因此防止電流回流。圖3是示出了基于作為圖2的修改的同步整流系統(tǒng)的DC/DC轉(zhuǎn)換器2的構(gòu)造的電路圖。在圖3示出的DC/DC轉(zhuǎn)換器2中，提供用于同步整流的PMOS晶體管p_sw取代圖1的二極管12。使用同步整流使得進(jìn)一步降低損耗。DC/DC轉(zhuǎn)換器的升壓操作如下表示當(dāng)時鐘信號elk處于高電平(H電平)時，NMOS晶體管n_dr導(dǎo)通以在電感器11中儲存電流。當(dāng)帶有圖2的二極管整流系統(tǒng)時，在接下來的時鐘信號elk變?yōu)榈碗娖?L電平)的截止時段期間，通過二極管12將儲存的電流供應(yīng)給輸出節(jié)點16。NMOS晶體管n_dr反復(fù)導(dǎo)通和截止以使通過將輸入dc電壓Vin升壓得到的電壓供應(yīng)給負(fù)載。在圖3的同步整流系統(tǒng)中，在NMOS晶體管n_dr截止時段期間，PMOS晶體管p_sw導(dǎo)通。如果在NMOS晶體管n_dr截止之前，存在PMOS晶體管p_sw導(dǎo)通的重疊的時段，那么會流過大的電流。因此，通過不重疊電路22來控制NMOS晶體管n_dr的導(dǎo)通時段和PMOS晶體管p_sw的導(dǎo)通時段以使它們相互不重疊。圖4是流過圖2和3的每一個中所示的電感器11的電感器電流IL的波形圖。如果假設(shè)導(dǎo)通時間為Ton，假設(shè)截止時間是Toff，并假設(shè)關(guān)于圖2、3和4電感器11的電感是L，那么在NMOS晶體管n_dr導(dǎo)通的時段期間流過電感器11的電流的增加AIon表示為AIon=VinTon/L…⑴。在NMOS晶體管n_dr截止的時段期間流過電感器11的電流的減少AIoff表示為AIoff=(Vout-Vin)Toff/L…(2)。然而,在上述等式(I)和(2)中，同步元件(二極管12或PMOS晶體管p_sw)的正向壓降和由于其寄生電阻而產(chǎn)生的壓降被忽略了。在穩(wěn)定狀態(tài)下，在導(dǎo)通時段期間增加的電感器電流AIon被截止時段期間的減小AIoff抵消了。即，由于AIon=AIoff,導(dǎo)通時間和截止時間之間的比例(下文稱作“Ton/Toff比”)通過Ton/Toff=Vout/Vin-1…(3)的比例而穩(wěn)定化。使用輸出電流Iout的平均值，電感器電流IL的平均值Iav由Iav=(Ton/Toff+l)Iout…(4)給出。[確定電感器電流IL的上限值ILmax的方法]接下來將要解釋確定電感器電流IL的上限值ILmax的方法，這是本發(fā)明的一個特征。圖5是用于進(jìn)一步詳細(xì)分析圖2和3的每一個中所示的轉(zhuǎn)換器電路10的操作的等效電路圖。參考圖5，假設(shè)圖2和3的每一個中示出的NMOS晶體管n_dr的導(dǎo)通電阻為Rn，并且假設(shè)其寄生電阻是Rnm。假設(shè)電感器11的寄生電阻是Ri，并且假設(shè)電感器11兩端的電位差是VL。假設(shè)同步元件(二極管12或PMOS晶體管p_sw)的寄生電阻是Rdm，并且假設(shè)其正向壓降是Vd。假設(shè)PMOS晶體管pps的導(dǎo)通電阻是Rp。假設(shè)實際輸出電壓(節(jié)點14的電壓)是VM，通過(Ton/Toff)eff=VM/VL-l…(5)來定義有效Ton/Toff比(描述為(Ton/Toff)eff)0如圖4所示，當(dāng)NMOS晶體管n_dr處于導(dǎo)通狀態(tài)時，流經(jīng)電感器11的電感器電流IL逐漸增加，并且在NMOS晶體管n_dr從導(dǎo)通改變?yōu)榻刂範(fàn)顟B(tài)的時刻達(dá)到最大值ILmax。此時在電感器11兩端的電位差VL由VL=Vin-1Lmax(Ri+Rn+Rnm)…(6)給出，并且輸出電壓VM由VM=Vout+Vd+1Lmax(Rdm+Rp)...(7)給出。功率轉(zhuǎn)換效率rI表達(dá)為n=(Vout/Vin)/(VM/VL)=(Vout/Vin)/[(Ton/Toff)eff+l]…(8)。從上述等式(6)至⑶可以理解，如果ILmax被設(shè)置得低，則功率轉(zhuǎn)換效率n被提高。然而，如果ILmax被設(shè)置得太低,則不能供應(yīng)負(fù)載電流Iload。對ILmax提供了最優(yōu)值。當(dāng)ILmax、輸入電壓Vin、負(fù)載電流Iload和輸出電壓Vout滿足ILmaxVin=IloadVout…(9)的關(guān)系時，給出最優(yōu)值。由于在這種情況下n=l，從上述等式⑶和(9)，ILmax表示為ILmax=Iload(Vout/Vin)=Iload[(Ton/Toff)eff+l]=IloadVM/VL…(10)。將等式(6)和(7)代入等式(10),近似地產(chǎn)生了ILmax=Iload(Vout+Vd)/VinIload/Vin…(11)。如等式(11)所示，由于正向壓降Vd和輸出電壓Vout可以分別被認(rèn)為是固定值，為了提高功率轉(zhuǎn)換效率n，ILmax可以被設(shè)置為與Iload/Vin成比例。因此，圖2和3中示出的控制電路20和20A以與Iload/Vin的值成比例的方式分別確定電感器電流IL的上限值(即，ILmax)。[控制電路20的構(gòu)造和操作]如上所述，基于由負(fù)載電流檢測單元70檢測到的負(fù)載電流Iload和輸入dc電壓Vin,圖2的控制電路20以與Iload/Vin的值成比例的方式確定電感器電流IL的上限值。接著，控制電路20以由電感器電流檢測單元60檢測到的電感器電流IL不超過上述上限值的方式來改變NMOS晶體管n_dr的導(dǎo)通時間和截止時間的至少一個。因此相比于現(xiàn)有技術(shù)能夠提高功率轉(zhuǎn)換效率n。下文將進(jìn)一步詳細(xì)解釋控制電路20的構(gòu)造和操作。順便提一句，由于圖3的控制電路20A除了還包括不重疊電路22之外與控制電路20相同，下文將作為典型來描述控制電路20。(控制電路20的示意構(gòu)造)將首先參考圖2來解釋控制電路20的示意構(gòu)造。控制電路20包括第一監(jiān)控電壓產(chǎn)生單元40和第二監(jiān)控電壓產(chǎn)生單元50、比較器CMPl和CMP2以及脈沖發(fā)生器(控制信號產(chǎn)生單元)30?；谟韶?fù)載電流檢測單元70檢測到的負(fù)載電流Iload和輸入dc電壓Vin,監(jiān)控電壓產(chǎn)生單元40產(chǎn)生對應(yīng)于上述上限值的監(jiān)控電壓Vml?；谟呻姼衅麟娏鳈z測單元60檢測到的電感器電流IL，監(jiān)控電壓產(chǎn)生單元50產(chǎn)生監(jiān)控電壓Vm2。比較器CMPl比較分壓器21的輸出電壓Vout2(也稱作分壓Vout2)和參考電壓Vref。假設(shè)構(gòu)成分壓器21的電阻元件2IA和2IB的電阻值分別是Rl和R2，分壓Vout2由Vout2=VoutXRl/(Rl+R2)…(12)給出。當(dāng)分壓Vout2超過參考電壓Vref時，比較器CMPl輸出達(dá)到L電平的信號。比較器CMP2比較監(jiān)控電壓Vml和監(jiān)控電壓Vm2。當(dāng)監(jiān)控電壓Vm2超過監(jiān)控電壓Vml時，比較器CMP2輸出達(dá)到L電平的信號。脈沖發(fā)生器30產(chǎn)生用于驅(qū)動NMOS晶體管n_dr的柵極的時鐘信號elk。當(dāng)比較器CMPl和CMP2的輸出信號的至少一個是L電平時，脈沖發(fā)生器30將時鐘信號elk的邏輯電平固定在L電平，由此使NMOS晶體管n_dr進(jìn)入截止?fàn)顟B(tài)。下面將詳細(xì)說明各個元件。(監(jiān)控電壓產(chǎn)生單元40和50的構(gòu)造和操作)圖6是示出了圖2所示第一監(jiān)控電壓產(chǎn)生單元40和第二監(jiān)控電壓產(chǎn)生單元50的·具體構(gòu)造的電路圖。參考圖6，第一監(jiān)控電壓產(chǎn)生單元40包括PMOS晶體管41、NM0S晶體管nl、通過電阻元件42A和42B分配輸入dc電壓Vin的分壓器42，以及差分放大器AMPl。PMOS晶體管41和NMOS晶體管nl按此順序串聯(lián)耦合在電源節(jié)點VDD和接地節(jié)點GND之間。PMOS晶體管41與在負(fù)載電流檢測單元70中提供的PMOS晶體管構(gòu)成電流鏡。因此，與負(fù)載電流Iload成比例的電流klIload流過PMOS晶體管41。差分放大器AMPl放大了通過分壓器42分配輸入dc電壓Vin得到的電壓k2Win(這里k2:分配比)和施加在NMOS晶體管nl的漏和源之間的電壓之間的電壓差。差分放大器AMPl的輸出電壓被輸入到NMOS晶體管nl的柵極并且作為監(jiān)控電壓Vml輸入到比較器CMP2的非反相輸入端子。具體如圖6所示，差分放大器AMPl的非反相輸入端子耦合至構(gòu)成分壓器42的電阻元件42A和42B的耦合節(jié)點。差分放大器AMPl的反相輸入端子耦合到晶體管41和nl的耦合節(jié)點43。差分放大器AMPl的輸出端子耦合至NMOS晶體管nl的柵極并耦合至比較器CMP2的非反相輸入端子。以NMOS晶體管nl在線性區(qū)域(還稱作非飽和區(qū)域或歐姆區(qū)域)操作的方式來設(shè)置分壓器42的分配比k2。在這種情況下，使用NMOS晶體管nl的柵極電壓VG及其閾值電壓Vth,NMOS晶體管nl的導(dǎo)通電阻Ron(nl)由Ron(nl)=1/[旦(VG-Vth)]=Vin/[kIload]...(13)給出。在等式(13)中，P表示跨導(dǎo)，并且k等于kl/k2。由等式(13)，柵極電壓VG表示為VG=kIload/(0.VinhVttr--(M)lj由上述等式(14)給出的柵極電壓VG等于監(jiān)控電壓Vml并輸入給比較器CMP2的非反相輸入端子。第二監(jiān)控電壓產(chǎn)生單元50包括PMOS晶體管51、電阻元件53(其電阻值Rmax)和恒定電流源52。PMOS晶體管51和電阻元件53按此順序耦合到電源節(jié)點VDD和接地節(jié)點GND之間。PMOS晶體管51與在電感器電流檢測單元60中提供的PMOS晶體管構(gòu)成電流鏡。因此，與電感器電流IL成比例的電流k3IL流經(jīng)PMOS晶體管51(其中k3是預(yù)定的比例常數(shù)，例如k3=l/1000)。恒定電流源52向PMOS晶體管51和電阻元件53的耦合節(jié)點54注入預(yù)定的恒定電流Ics。因此，由于通過電流k3IL和恒定的電流Ics相加獲得的電流流經(jīng)電阻元件53，因而耦合節(jié)點54的電壓(電阻元件53兩端的電壓差)Vm2與如此相加的電流成比例，并表示為Vm2=(k3IL+Ics)Rmax-(15)。耦合節(jié)點54的電壓作為監(jiān)控電壓Vm2被輸入到比較器CMP2反相輸入端子。由于通過比較器CMP2比較等式(14)的電壓VG(=Vml)和等式(15)的電壓Vm2，因此如果Ics設(shè)定為Ics^Rmax=Vttr"(16),那么可以將電感器電流IL的上限值ILmax定義為ILmaxc^cIload/Vin…(17)。(電感器電流檢測單元60和負(fù)載電流檢測單元70的構(gòu)造和操作)圖7是示出了圖2所示電感器電流檢測單元60和負(fù)載電流檢測單元70的構(gòu)造電路圖。將首先解釋電感器電流檢測單元60的構(gòu)造和操作。電感器電流檢測單元60包括PMOS晶體管61和62，以及NMOS晶體管63、64和nmon。PMOS晶體管61和NMOS晶體管63和nmon按此順序串聯(lián)耦合在電源節(jié)點VDD和接地節(jié)點GND之間。PMOS晶體管62和NMOS晶體管64按此順序串聯(lián)耦合在電源節(jié)點VDD和耦合節(jié)點14之間。PMOS晶體管61的柵極耦合至其自身的漏極且耦合至PMOS晶體管62的柵極和構(gòu)成監(jiān)控電壓產(chǎn)生單元50的PMOS晶體管51的柵極。因此，PMOS晶體管61、62和51構(gòu)成電流鏡，并且在量值上相等的電流Ib流過晶體管61、62和51。此外，NMOS晶體管63的柵極耦合至NMOS晶體管64的柵極和漏極。由于在量值上相等的電流Ib流過晶體管63、64，所以NMOS晶體管63的源極電位變?yōu)榈扔贜MOS晶體管64的源極電位(耦合節(jié)點14的電位)。SP，NMOS晶體管n_dr的漏極電壓和NMOS晶體管nmon的漏極電壓變成彼此相等。提供NMOS晶體管nmon以監(jiān)控電感器電流IL。NMOS晶體管n_dr共用的時鐘信號elk被輸入至NMOS晶體管nmon的柵極。此外，如上所述，由于NMOS晶體管n_dr的漏極電壓和NMOS晶體管nmon的漏極電壓彼此相等，所以流經(jīng)NMOS晶體管n_dr的電流Ia(當(dāng)處于其導(dǎo)通狀態(tài)時，等于電感器電流IL)，以及流經(jīng)NMOS晶體管nmon電流Ib分別假設(shè)與各自的柵極尺寸W/LOi極寬度W和柵極長度L之間的比值)的大小成比例的量值。例如當(dāng)監(jiān)控NMOS晶體管nmon的柵極尺寸W/L設(shè)置為是NMOS晶體管n_dr的柵極尺寸W/L的1/1000時，Ib=Ia/1000=IL/1000。因此，利用NMOS晶體管nmon，電感器電流檢測單元60檢測與電感器電流IL成比例的電流Ib(=IL/1000)。檢測的電流Ib被電流鏡復(fù)制，并因此作為構(gòu)成監(jiān)控電壓產(chǎn)生單元50的PMOS晶體管51的漏極電流流過電阻元件53。接下來將解釋負(fù)載電流檢測單元70的構(gòu)造和操作。負(fù)載電流檢測單元70包括PMOS晶體管pmon和71至73，以及NMOS晶體管74至76。PMOS晶體管pmon和72以及NMOS晶體管75按此順序串聯(lián)耦合在輸出節(jié)點16和接地節(jié)點GND之間。PMOS晶體管71和NMOS晶體管74串聯(lián)耦合在PMOS晶體管pps的負(fù)載側(cè)上的節(jié)點17和接地節(jié)點GND之間。PMOS晶體管73和NMOS晶體管76按此順序串聯(lián)耦合在電源節(jié)點VDD和接地節(jié)點GND之間。NMOS晶體管75的柵極耦合至其自身的漏極并且耦合至NMOS晶體管74至76的相應(yīng)的柵極。因此，NMOS晶體管75、74和76構(gòu)成了電流鏡，并且在量值上相等的電流Ic流經(jīng)各個晶體管75、74和76。此外，PMOS晶體管72的柵極耦合至PMOS晶體管71的柵極和漏極。由于此時在量值上相等的電流Ic流經(jīng)PMOS晶體管71和72，所以PMOS晶體管72的源極電位變?yōu)榈扔赑MOS晶體管71的源極電位(節(jié)點17的電位)。S卩，PMOS晶體管pps的漏極電壓變?yōu)榈扔赑MOS晶體管pmon的漏極電壓。提供PMOS晶體管pmon以監(jiān)控負(fù)載電流Iload。將與PMOS晶體管pps共用的控制電壓Vpg施加給PMOS晶體管pmon的柵極。此外，如上所述，PMOS晶體管pps的漏極電壓和PMOS晶體管pmon的漏極電壓彼此相等,并且PMOS晶體管pps和pmon的源極稱合至公共輸出節(jié)點16。因此，流過PMOS晶體管pps的負(fù)載電流Iload和流過PMOS晶體管pmon的電流Ic之間的比值變?yōu)榕c每個柵極尺寸W/L(柵極寬度W和柵極長度L之間的比值)成比例的大小。假設(shè)，例如監(jiān)控PMOS晶體管pmos的柵極尺寸W/L設(shè)置為PMOS晶體管pps的柵極尺寸W/L的1/1000，則Ic=Iload/1000。因而，在負(fù)載電流檢測單元70中，通過PMOS晶體管pmon檢測與負(fù)載電流Iload成比例的電流Ic。檢測的電流Ic被電流鏡像復(fù)制為PMOS晶體管73的漏極電流。由于在這里構(gòu)成監(jiān)控電壓產(chǎn)生單元40的PMOS晶體管41的柵極耦合至PMOS晶體管73的柵極和漏極，因此PMOS晶體管73和41構(gòu)成電流鏡。因而，由PMOS晶體管pmon檢測的電流ICCocIload)最終被復(fù)制為構(gòu)成監(jiān)控電壓產(chǎn)生單元40的NMOS晶體管nl的漏極電流。(脈沖發(fā)生器30的構(gòu)造和操作)圖8是示出了圖2所示脈沖發(fā)生器30的構(gòu)造的一個示例的框圖。參考圖8，脈沖發(fā)生器30包括延遲電路31和32、單觸發(fā)脈沖發(fā)生器33和34、RS鎖存電路35和38、與門36和反相器37和39。之后將參考附圖9A至11來解釋單觸發(fā)脈沖發(fā)生器33和34的構(gòu)造示例。在圖8中，從RS鎖存電路35的反相輸出端QB輸出的信號被延遲電路31延遲，隨后輸入到單觸發(fā)脈沖發(fā)生器33。當(dāng)輸入信號由L電平變?yōu)镠電平時，在預(yù)定時間期間(例如IOns)從單觸發(fā)脈沖發(fā)生器33中產(chǎn)生H電平脈沖。所產(chǎn)生的單觸發(fā)脈沖輸入至RS鎖存電路35的置位端S并輸入至RS鎖存電路38的復(fù)位端R。從RS鎖存電路35的非反相輸出端Q輸出的信號被延遲電路32延遲,隨后輸入到單觸發(fā)脈沖發(fā)生器34。當(dāng)輸入信號從L電平轉(zhuǎn)換為H電平時，從單觸發(fā)脈沖發(fā)生器34產(chǎn)生脈沖。所產(chǎn)生的單觸發(fā)脈沖輸入至RS鎖存電路35的復(fù)位端R。由于上述構(gòu)造,從RS鎖存電路35的非反相輸出端Q輸出時鐘信號clkO,鐘信號clkO具有與延遲電路31和32的每一個的延遲時間相對應(yīng)的預(yù)定周期。期間時鐘信號clkO變?yōu)長電平的時段等于延遲時間(對應(yīng)于NMOS晶體管n_dr的截止時段)。期間時鐘信號clkO變?yōu)镠電平的時段等于延遲電路32的延遲時間(對應(yīng)于NMOS晶體管n_dr的導(dǎo)通時間)。通過反相器37，比較器CMP2的輸出信號輸入至RS鎖存電路38的置位端S。與門36接收比較器CMPl的輸出信號，經(jīng)由反相器39而從RS鎖存電路38的非反相輸出端Q輸出的信號cmp2，以及從RS鎖存電路35的非反相輸出端Q輸出的時鐘信號clkO。當(dāng)比較器CMPl的輸出信號和信號cmp2都是H電平時，從RS鎖存電路35的非反相輸出端Q輸出的時鐘信號clkO作為時鐘信號elk從與門36輸出，并輸入至它對應(yīng)的NMOS晶體管n_dr的柵極。NMOS晶體管n_dr根據(jù)時鐘信號elk反復(fù)導(dǎo)通和截止。當(dāng)比較器CMPl的輸出信號或信號cmp2變?yōu)長電平時，從與門36輸出的時鐘信號elk固定為L電平。結(jié)果，使NMOS晶體管n_dr進(jìn)入截止?fàn)顟B(tài)。圖9A和9B是用來描述裝備了具有圖8所示構(gòu)造的脈沖發(fā)生器30的DC/DC轉(zhuǎn)換器I的操作的時序圖。圖9A和9B所示波形按照從上開始的順序分別示出了圖2中的比較器CMPl和CMP2的輸出信號，時鐘信號elk和電感器電流IL。圖9A示出了圖2的比較器CMPl和CMP2各自的輸出信號為H電平的情況。圖9B示出了比較器CMP2的輸出信號由于Iload/Vin達(dá)到上限值而暫時進(jìn)入L電平的情況。參考圖9A，在tl時刻時鐘信號elk變?yōu)镠電平，使得圖2的NMOS晶體管n_dr轉(zhuǎn)換為導(dǎo)通狀態(tài)。結(jié)果,在tl時刻之后電感器電流IL逐漸增加。由于在從時刻tl開始經(jīng)過了圖8的延遲電路32的延遲時間的時刻t3，RS鎖存電路35進(jìn)入復(fù)位狀態(tài)，因而時鐘信號elk轉(zhuǎn)換為L電平。因而，由于NMOS晶體管n_dr進(jìn)入截止?fàn)顟B(tài)，所以在t3時刻之后電感器電流IL逐漸減小。由于在從時刻t3開始經(jīng)過了圖8的延遲電路31的延遲時間的時刻t4，RS鎖存電路35進(jìn)入置位狀態(tài)，因此時鐘信號elk轉(zhuǎn)換為H電平。因而，由于NMOS晶體管n_dr恢復(fù)為導(dǎo)通狀態(tài)，在t4時刻之后電感器電流IL逐漸增加。下面以類似的方式重復(fù)上述過程。時刻tl至t3的時段等同于NMOS晶體管n_dr的導(dǎo)通時間Toni。時刻t3至t4的時段等同于NMOS晶體管n_dr的截止時間Toffl。導(dǎo)通時間Tonl和截止時間Toffl的和成為時鐘信號elk的周期Tclk。接下來，參考圖9B，如同圖9A的情況，在時刻tl，時鐘信號elk轉(zhuǎn)換為H電平，使得NMOS晶體管n_dr轉(zhuǎn)變?yōu)閷?dǎo)通狀態(tài)。結(jié)果，在時刻tl之后電感器電流IL逐漸增加。在接下來的時刻t2，即在時刻t3之前經(jīng)過了圖8的延遲電路32的延遲時間的時亥IJ，由于Iload/Vin超過了上限值，比較器CMP2的輸出信號轉(zhuǎn)換為L電平。因此，RS鎖存電路38進(jìn)入置位狀態(tài)以使信號cmp2轉(zhuǎn)換為L電平。因而，由于時鐘信號elk轉(zhuǎn)換為L電平，所以NMOS晶體管n_dr進(jìn)入截止?fàn)顟B(tài)。結(jié)果，在時刻t2之后電感器電流IL逐漸減小。在接下來的時刻t3，經(jīng)歷了圖8所示的延遲電路32的延遲時間，RS鎖存電路35進(jìn)入復(fù)位狀態(tài)，使得RS鎖存電路的輸出信號clkO達(dá)到L電平。因為從時刻t2開始時鐘信號elk已經(jīng)達(dá)到了L電平，因而時鐘信號elk保持不變。在接下來的時刻t4，經(jīng)歷了圖8所示的延遲電路31的延遲時間，RS鎖存電路35進(jìn)入置位狀態(tài)，使得RS鎖存電路35的輸出信號clkO轉(zhuǎn)換為H電平。在此時，比較器CMP2的輸出已經(jīng)返回至H電平，并且因此RS鎖存電路38假設(shè)為復(fù)位狀態(tài)。因而，信號cmp2轉(zhuǎn)換為H電平，并且時鐘信號elk轉(zhuǎn)換為H電平。當(dāng)在圖9A和9B之間作比較時，圖9B的導(dǎo)通時間Ton2(時刻tl和t2之間)比圖9A的導(dǎo)通時間Tonl(時刻tl和t3之間)短。另一方面，圖9B的Toff2(時刻t2和t4之間)比圖9A的截止時間Toffl(時刻t3和t4之間)長。因而，在其中Iload/Vin達(dá)到了上限值的圖9B情況中，與圖9A相比，導(dǎo)通時間降低了而截止時間增加了，使得電感器電流IL的增加受到抑制，因而使得能夠降低不必要的功耗。關(guān)于時鐘信號elk的周期，圖9B中的時鐘信號elk的周期等于圖9A中的時鐘信號elk的周期Tclk。因而，在裝備了圖8的脈沖發(fā)生器30的DC/DC轉(zhuǎn)換器I中，實現(xiàn)了前饋系統(tǒng)的PWM控制，其中占空比Ton/(Ton+Toff)根據(jù)Iload/Vin的量值而改變。(單觸發(fā)脈沖發(fā)生器33和34的構(gòu)造的一個示例)圖10是示出了圖8所示單觸發(fā)脈沖發(fā)生器33和34的構(gòu)造的一個示例的電路圖。參考圖10，單觸發(fā)脈沖發(fā)生器33和34的每個都包括延遲電路81、反相器82和與門83。來自輸入節(jié)點INl的信號輸入至與門83的第一輸入端子并依次通過延遲電路81和反相器82，隨后輸入至與門83的第二輸入端子。圖11是示出了圖10所示延遲電路81的構(gòu)造的一個示例的電路圖。參考圖11，延遲電路81包括在輸入節(jié)點IN2和輸出節(jié)點0UT2之間串聯(lián)耦合的反相器84A、84B、84C和84D,以及耦合在這些反相器的耦合節(jié)點和接地節(jié)點GND之間的電容器85A、85B和85C。圖12是示出了圖10所示的相應(yīng)部分的電壓波形的時序圖。圖12的時序圖按從上開始的順序示出了單觸發(fā)脈沖發(fā)生器的輸入節(jié)點INl的電壓波形、反相器82的輸出節(jié)點IN_d的電壓波形和單觸發(fā)脈沖發(fā)生器的輸出節(jié)點OUTl的電壓波形。如圖12所示，與上升時刻tl輸入節(jié)點INl的電壓相比，在延遲了延遲電路81的延遲時間的時刻t2，反相器82的輸出節(jié)點IN_d的電壓下降了。與下降時刻t3輸入節(jié)點INl的電壓相比，在延遲了延遲電路81的延遲時間的時刻t4，反相器82的輸出節(jié)點IN_d的電壓上升了。結(jié)果，在時刻tl和t2之間，在單觸發(fā)脈沖發(fā)生器的輸出節(jié)點OUTl處產(chǎn)生處于H電平的脈沖。因而，由單觸發(fā)脈沖發(fā)生器33和34的每個產(chǎn)生的脈沖的脈沖寬度可由延遲電路81的延遲值來確定。[根據(jù)第一實施例DC/DC轉(zhuǎn)換器I和2的有益效果]根據(jù)上述的第一實施例的DC/DC轉(zhuǎn)換器I和2，可根據(jù)輸入dc電壓Vin和負(fù)載電流Iload的變化實時地確定電感器電流的上限值ILmax。因此能夠總是以最大功率轉(zhuǎn)換效率來操作DC/DC轉(zhuǎn)換器。下面將與作為比較例而示出的DC/DC轉(zhuǎn)換器901進(jìn)行對比來補(bǔ)充說明DC/DC轉(zhuǎn)換器I和2的有益效果。圖13是示出了作為圖2所示DC/DC轉(zhuǎn)換器I的比較例而示出的DC/DC轉(zhuǎn)換器901的構(gòu)造的電路圖。參考圖13，比較例的DC/DC轉(zhuǎn)換器901包括轉(zhuǎn)換器電路10、分壓器21、控制電路902和電流傳感器930。轉(zhuǎn)換器電路10和分壓器21在構(gòu)造上與圖2所示DC/DC轉(zhuǎn)換器I中的完全相同。在前饋控制下，控制電路920采取其中由輸入電壓Vin自動設(shè)置Ton/Toff比的電路構(gòu)造。然而，其中Ton/Toff比是固定的。具體描述，以對最差情況能夠提升輸入dc電壓Vin的方式將Ton/Toff比設(shè)置為最大值。例如，當(dāng)輸入范圍從IV至2V且輸出電位為3V時，Ton/Toff比的最大的情況變?yōu)?V/1V-1=2。當(dāng)時鐘信號elk的周期是Iys時，導(dǎo)通時間被設(shè)置為0.67iiS，而截止時間被設(shè)置為0.33iiS。當(dāng)輸出電壓Vout超過上限值Vout*或者電感器電流IL超過上限值ILmax時,控制電路920將時鐘信號elk固定在L電平。其具體電路構(gòu)造如圖13所示?？刂齐娐?20包括分壓器21、脈沖發(fā)生器30、比較器CMPl和CMP2以及過電流保護(hù)電路922。分壓器21、脈沖發(fā)生器30和比較器CMPl的構(gòu)造和操作如圖2和8所描述。過電流保護(hù)電路922包括電流保護(hù)電路923、PMOS晶體管924和925以及電阻元件926。電流保護(hù)電路923使用電流傳感器930檢測流過NMOS晶體管n_dr的電流(電感器電流IL)。電流檢測電路923的輸出電流Id通過由PMOS晶體管924和925構(gòu)成的電流鏡復(fù)制并供應(yīng)給電阻元件926(其電阻值是Rmx)。比較器CMP2比較參考電壓Vref和在過電流保護(hù)電路922中提供的電阻元件926兩端的電位差(IdRmx)。當(dāng)電阻元件926的電壓超過參考電壓Vref從而使NMOS晶體管n_dr進(jìn)入截止?fàn)顟B(tài)時，比較器CMP2輸出進(jìn)入L電平的信號。圖14是圖13的DC/DC轉(zhuǎn)換器901的相應(yīng)部分的波形圖。圖14的曲線圖按從上開始的順序示出了時鐘信號clk、DC/DC轉(zhuǎn)換器的輸出電壓Vout和電感器電流IL。參考圖14，當(dāng)輸出電壓Vout達(dá)到希望的目標(biāo)電壓Vout*時，時鐘信號elk通過圖1中的比較器CMPl的輸出來停止。因此，DC/DC轉(zhuǎn)換器的升壓操作被停止(圖14中的時刻tl)。由于需要將Ton/Toff比設(shè)置為最大值，其中Ton/Toff比是固定的，因此期間時鐘信號elk停止的時段(圖14中從時刻tl至t2)變得較長。另一方面，由于在根據(jù)第一實施例的DC/DC轉(zhuǎn)換器I和2的情況中,根據(jù)負(fù)載電流Iload和輸入電壓Vin之間的比來設(shè)置Ton/Toff比，因此時鐘信號elk的停止時段可以較短。這類似于電感器電流IL超過上限值ILmax的情況。在這種情況下，通過圖1中的比較器CMP2的輸出來停止時鐘信號elk，以防止開關(guān)元件擊穿(圖14中的時刻t3)。由于在Ton/Toff比固定的情況下Ton時段被設(shè)置得較長，因此比所需更大的電流流過電感器11。結(jié)果，在比較例的情況中，時鐘信號elk的停止時段(從時刻t3至t4)變得比根據(jù)第一實施例的DC/DC轉(zhuǎn)換器I和2的情況中的更長。[修改]圖15是示出了作為圖8的脈沖發(fā)生器30的修改而示出的脈沖發(fā)生器30A的構(gòu)造的電路圖。參考圖15，脈沖發(fā)生器30A包括延遲電路31和32、單觸發(fā)脈沖發(fā)生器33和34、RS鎖存電路35、或門92、與門91和93以及反相器94。在圖15中，與門91對于比較器CMPl的輸出信號和比較器CMP2的輸出信號執(zhí)行與操作并從中輸出與操作的結(jié)果。從RS鎖存電路35的反相輸出端QB輸出的信號被延遲電路31延遲，隨后輸入至單觸發(fā)脈沖發(fā)生器33。當(dāng)輸入信號從L電平轉(zhuǎn)換為H電平時，從單觸發(fā)脈沖發(fā)生器33產(chǎn)生脈沖并輸入至與門93的第一輸入端。與門91的輸出信號輸入至與門93的第二輸入端。與門93的輸出信號輸入至RS鎖存電路35的置位端S。從RS鎖存電路35的非反相輸出端Q輸出的信號作為時鐘信號elk輸入至NMOS晶體管n_dr的柵極并通過延遲電路32延遲，隨后輸入至單觸發(fā)脈沖發(fā)生器34。當(dāng)輸入信號從L電平轉(zhuǎn)換為H電平時，從單觸發(fā)脈沖發(fā)生器34產(chǎn)生脈沖并輸入至或門92的第一輸入端。通過反相器94將與門91的輸出信號的邏輯電平反相而得到的信號輸入至或門92的第二輸入端?；蜷T92的輸出信號輸入至RS鎖存電路35的復(fù)位端R。根據(jù)上述構(gòu)造，當(dāng)比較器CMPl和CMP2的輸出信號都是H電平時，具有由延遲電路31和32的延遲時間確定的預(yù)定周期的時鐘信號elk從RS鎖存電路35的非反相輸出端Q輸出。當(dāng)比較器CMPl和CMP2的輸出信號分別進(jìn)入L電平時，RS鎖存電路35置于復(fù)位狀態(tài)，使得時鐘信號elk固定在L電平。結(jié)果，匪OS晶體管n_dr進(jìn)入截止?fàn)顟B(tài)。圖16A和16B是用來描述裝備了具有圖15所示構(gòu)造的脈沖發(fā)生器30A的DC/DC轉(zhuǎn)換器I的操作的時序圖。圖16A和16B示出的波形按從上開始的順序分別示出了圖2中的比較器CMPl和CMP2的輸出信號、時鐘信號elk和電感器電流IL。圖16A示出了圖2的比較器CMPl和CMP2的輸出信號分別是H電平的情況。圖16B示出了因為Iload/Vin達(dá)到上限值，比較器CMP2的輸出信號暫時進(jìn)入L電平的情況。由于圖16A中各個信號的波形類似于圖9A的情況，將不再重復(fù)對它們的說明。從時刻tl至?xí)r刻t3的導(dǎo)通時間Tonl等同于圖15的延遲電路32的延遲時間。從時刻t3至?xí)r刻t5的截止時間Toffl等同于圖15的延遲電路31的延遲時間。導(dǎo)通時間Tonl和截止時間Toffl的和假設(shè)為時鐘信號elk的周期Tclk。接下來，參考圖16B，如圖16A的情況，在時刻tl，時鐘信號elk轉(zhuǎn)換為H電平，以使NMOS晶體管n_dr變?yōu)閷?dǎo)通狀態(tài)。結(jié)果，在時刻tl之后，電感器電流IL逐漸增加。在接下來的時刻t2，即時刻t3之前經(jīng)過了圖15的延遲電路32的延遲時間的時亥IJ，由于Iload/Vin超過了上限值，比較器CMP2的輸出信號轉(zhuǎn)換為L電平。因此，由于或門92的輸出轉(zhuǎn)變?yōu)镠電平，RS鎖存電路35進(jìn)入復(fù)位狀態(tài)。結(jié)果，時鐘信號elk轉(zhuǎn)換為L電平，并且因此NMOS晶體管n_dr進(jìn)入截止?fàn)顟B(tài)。在時刻t2之后電感器電流IL逐漸減小。在接下來的時刻t4，經(jīng)過了圖15的延遲電路31的延遲時間。由于比較器CMP2的輸出已經(jīng)返回至H電平，因此RS鎖存電路35進(jìn)入置位狀態(tài)。結(jié)果，RS鎖存電路35的輸出信號elk轉(zhuǎn)換為H電平。當(dāng)在圖16A和16B之間作比較時，圖16B情況下的導(dǎo)通時間Ton2(時刻tl和t2之間)比圖16A情況下的導(dǎo)通時間Tonl(時刻tl和t3之間)短。另一方面，圖16B情況下的Toff2(時亥Ijt2和t4之間)等于圖16A情況下的截止時間Toffl(時亥Ijt3和t5之間)。關(guān)于時鐘信號elk的周期，圖16B的情況的時鐘信號elk的周期(Ton2+Toff2)比圖16A的情況下時鐘信號elk的周期Tclk更短。因而，在圖15的裝備有脈沖發(fā)生器30A的DC/DC轉(zhuǎn)換器I中，實現(xiàn)了前饋系統(tǒng)的PFM(脈沖頻率調(diào)制)控制，其中根據(jù)Iload/Vin的量值來改變導(dǎo)通時間。順便提一句，與圖15、16A和16B的情況相反，通過根據(jù)Iload/Vin的量值改變截止時間，可以控制電感器電流IL以便不超過上限值ILmax。第二實施例在第二實施例中示出了第二電路示例，其將電感器電流的上限值ILmax確定為與負(fù)載電流Iload和輸入dc電壓Vin之間的比值(Iload/Vin)成比例。在根據(jù)第二實施例的DC/DC轉(zhuǎn)換器中，提供圖17中示出的監(jiān)控電壓產(chǎn)生單元100取代圖2和3中示出的第一監(jiān)控電壓產(chǎn)生單元40。提供圖19中示出的監(jiān)控電壓產(chǎn)生單元50A取代圖2和3中示出的第二監(jiān)控電壓產(chǎn)生單元50。由于當(dāng)前的DC/DC轉(zhuǎn)換器在其它構(gòu)造上與圖2和3中示出的DC/DC轉(zhuǎn)換器I和2完全相同，因此將不再重復(fù)它們的說明。[監(jiān)控電壓產(chǎn)生單元100的構(gòu)造]圖17是示出了應(yīng)用到根據(jù)本發(fā)明的第二實施例的DC/DC轉(zhuǎn)換器的監(jiān)控電壓產(chǎn)生單元100的構(gòu)造的電路圖。參考圖17，監(jiān)控電壓產(chǎn)生單元100包括電壓/電流轉(zhuǎn)換部101、單觸發(fā)脈沖發(fā)生器110、第一充電部111、比較部116、第二充電部140、采樣和保持電路150以及用作電壓跟隨器的運算放大器153。下面將詳細(xì)說明各個部件。(電壓/電流轉(zhuǎn)換部101)電壓/電流轉(zhuǎn)換部101產(chǎn)生具有與輸入dc電壓Vin成比例的電流值的轉(zhuǎn)換電流II。具體地，如圖17所示，電壓/電流轉(zhuǎn)換部101包括差分放大器AMP2、NMOS晶體管102、電阻元件103以及PMOS晶體管105和106。PMOS晶體管105、NMOS晶體管102和電阻元件103按此順序串聯(lián)耦合在電源節(jié)點VDD和接地節(jié)點GND之間。輸入dc電壓Vin輸入至差分放大器AMP2的非反相輸入端。差分放大器AMP2的反相輸入端耦合至NMOS晶體管102和電阻元件103的耦合節(jié)點104。在電源節(jié)點VDD和節(jié)點107之間提供PMOS晶體管106。PMOS晶體管106的柵極耦合至PMOS晶體管105的柵極和漏極，使得PMOS晶體管105和106構(gòu)成電流鏡。根據(jù)上述構(gòu)造，假設(shè)電阻元件103的電阻值是R3，轉(zhuǎn)換電流Il表示為Il=Vin/R3...(18)。(單觸發(fā)脈沖發(fā)生器110)·當(dāng)時鐘信號elk由L電平轉(zhuǎn)換為H電平時，單觸發(fā)脈沖發(fā)生器110產(chǎn)生處于H電平的單觸發(fā)脈沖持續(xù)預(yù)定時間(例如10ns)。單觸發(fā)脈沖發(fā)生器110具有例如圖10中描述的構(gòu)造。(第一充電部111)當(dāng)時鐘信號elk由L電平轉(zhuǎn)換為H電平時，第一充電部111被初始化。在其初始化之后，第一充電部111由轉(zhuǎn)換電流Il來充電。具體地，如圖17所示，第一充電部111包括通過轉(zhuǎn)換電流Il充電的電容器113，以及NMOS晶體管112。電容器113和NMOS晶體管112相互并聯(lián)耦合在節(jié)點107和接地節(jié)點GND之間。從單觸發(fā)脈沖發(fā)生器110產(chǎn)生的脈沖輸入至NMOS晶體管112的柵極。因此，當(dāng)時鐘信號elk由L電平轉(zhuǎn)換為H電平時，電容器113的充電電壓被放電(被初始化)。(比較部116)比較部116比較第一充電部111的充電電壓和預(yù)定的參考電壓Vref，并在第一充電部111的充電電壓超過參考電壓Vref的時段期間輸出處于激活狀態(tài)(L電平)的信號。具體地，如圖17所示，比較部116包括比較器CMP3和將比較器CMP3的輸出信號反相并將其從中輸出的反相器117。比較器CMP3將參考電壓Vref與電容器113的充電電壓進(jìn)行比較。當(dāng)電容器113的充電電壓低于參考電壓Vref時，比較器CMP3輸出H電平信號。當(dāng)其充電電壓超過參考電壓Vref時，比較器CMP3輸出L電平信號。順便提一句，為求簡化，輸入至比較器CMP3的參考電壓Vref設(shè)置為與輸入至圖2的比較器CMPl的參考電壓Vref相同，但是它們可以設(shè)置為互不相同?？筛鶕?jù)輸入至比較器CMP3的參考電壓Vref的量值來調(diào)節(jié)電阻元件103的電阻值R3和電容器113的電容Cl的至少一個。(第二充電部140)當(dāng)時鐘信號elk由L電平轉(zhuǎn)換為H電平時，第二充電部140被初始化。在其初始化之后，通過具有與比較器116的輸出信號處于激活狀態(tài)(L電平)的時段期間，即第一充電部111的充電電壓超過參考電壓Vref的時段期間的負(fù)載電流Iload成比例的量值的電流klIload對第二充電部140充電。具體地，如圖17所示，第二充電部140包括電容器142、NM0S晶體管143以及PMOS晶體管psl和141。PMOS晶體管141、PMOS晶體管psl和電容器142按此順序串聯(lián)耦合在電源節(jié)點VDD和接地節(jié)點GND之間。PMOS晶體管141的柵極耦合至構(gòu)成圖7中描述的負(fù)載電流檢測單元70的PMOS晶體管73的柵極和漏極。因此，由于PMOS晶體管141和73構(gòu)成電流鏡，因此與負(fù)載電流Iload成比例的電流klIload(其中kl:比例常數(shù)，例如，kl=l/1000)流過PMOS晶體管141。比較部116的輸出信號(即，反相器117的輸出信號)施加到PMOS晶體管psl的柵極。因此，在比較器116的輸出信號為L電平的時段期間，S卩，在第一充電部111的充電電壓超過參考電壓Vref的時段期間，PMOS晶體管psl進(jìn)入導(dǎo)通狀態(tài)。NMOS晶體管143與電容器142并聯(lián)耦合。從單觸發(fā)脈沖發(fā)生器110輸出的脈沖輸入至NMOS晶體管143的柵極。由于當(dāng)時鐘信號elk由L電平轉(zhuǎn)換為H電平時，通過單觸發(fā)脈沖，NMOS晶體管143暫時進(jìn)入導(dǎo)通狀態(tài)，因此電容器113的充電電壓被放電(被初始化)。在其初始化之后，通過與比較部116的輸出信號為L電平的時段期間的負(fù)載電流Iload成比例的電流klIload對電容器142充電。(采樣和保持電路150)當(dāng)時鐘信號elk由H電平轉(zhuǎn)換為L電平時，采樣和保持電路150保持第二充電部140(即，電容器142)的充電電壓，并且作為第一監(jiān)控電壓Vml輸出所保持的充電電壓。在采用和保持電路150和圖2的比較器CMP2的非反相輸入端之間提供電壓跟隨器(運算放大器153)以用于阻抗轉(zhuǎn)換。具體地，如圖17所示，采用和保持電路150包括PMOS晶體管151和電容器152。PMOS晶體管151的第一主電極耦合至PMOS晶體管psl和電容器142的耦合節(jié)點145。PMOS晶體管151的第二主電極耦合至用作電壓跟隨器的運算放大器153的非反相輸入端。電容器152耦合在PMOS晶體管151的第二主電極和接地節(jié)點GND之間。[監(jiān)控電壓產(chǎn)生單元100的操作]圖18是示出了圖17所示監(jiān)控電壓產(chǎn)生單元100的相應(yīng)部分的電壓波形的圖。圖18的波形圖示出了時鐘信號elk、單觸發(fā)脈沖發(fā)生器110的輸出信號、電容器113的充電電壓(節(jié)點107的電壓)V1、PMOS晶體管psl的柵極電壓VG(psl)和電容器142的充電電壓(節(jié)點145的電壓)V2。下面將參考圖17和18來說明監(jiān)控電壓產(chǎn)生單元100的操作。在時刻tl，與時鐘信號elk的上升沿同步地從單觸發(fā)脈沖發(fā)生器110中產(chǎn)生脈沖。由于在它們的柵極處接收到脈沖，在從時刻tl至t2的時段期間，NMOS晶體管112和143分別進(jìn)入導(dǎo)通狀態(tài)，以使電容器113和142的充電電壓被初始化。在時刻t2之后，通過轉(zhuǎn)換電流Il(=Vin/R3)對電容器113充電，并且通過與負(fù)載電流Iload成比例的電流klIload對電容器142充電。在接下來的時刻t3，電容器113的充電電壓Vl達(dá)到參考電壓Vref。因而，由于比較器CMP3的輸出轉(zhuǎn)換為L電平，PMOS晶體管psl的柵極電壓VG(psl)改變?yōu)镠電平。結(jié)果，因為PMOS晶體管psl進(jìn)入截止?fàn)顟B(tài)而停止對電容器142充電。此時電容器142的充電電壓V2等同于監(jiān)控電壓Vml。假設(shè)電容器113的電容是Cl，電容器113的充電時間At(從時刻t2至t3)表示為At=Vref*Cl/Il=Vref*C1*R3/Vin-(19)。假設(shè)電容器142的電容是C2，因為在充電時間At期間通過電流klIload對電容器142充電,故監(jiān)控電壓Vml由Vml=AtklIload/C2=(Vref*kl.ClR3/C2)(Iload/Vin)Iload/Vin—(20)給出。即，監(jiān)控電壓Vml與負(fù)載電流Iload和輸入dc電壓Vin之間的比(Iload/Vin)成比例。在接下來的時刻t4，時鐘信號elk從H電平降為L電平。利用該時序，采樣和保持電路150保持電容器142的充電電壓V2(即監(jiān)控電壓Vml)。由于在NMOS晶體管n_dr為導(dǎo)通的時段期間電感器11的電流IL受到限制，因此電容器142的充電電壓V2作為監(jiān)控電壓Vml保持在電容器152中，并且在時鐘信號elk處于L電平的時段期間供應(yīng)給比較器CMP2的非反相輸入端。[監(jiān)控電壓產(chǎn)生單元50A的構(gòu)造]圖19是示出了應(yīng)用到根據(jù)本發(fā)明的第二實施例的DC/DC轉(zhuǎn)換器的監(jiān)控電壓產(chǎn)生單元50A的構(gòu)造的電路圖。圖19中所示的監(jiān)控電壓產(chǎn)生單元50A與圖6的監(jiān)控電壓產(chǎn)生單元50的不同之處在于不包括恒定電流源52。因而，與電感器電流IL成比例的電流k3ILmax流過電阻元件53。耦合節(jié)點54的電壓(電阻元件53兩端的電位差)Vm2由Vm2=k3-1L-Rmax-(21)給出，并且與電感器電流IL成比例。電壓Vm2作為監(jiān)控電壓Vm2輸入至其對應(yīng)的比較器CMP2的反相輸入端。由于通過比較器CMP2比較等式(20)的監(jiān)控電壓Vml和等式(21)的監(jiān)控電壓Vm2，因而電感器電流IL的上限值ILmax可表示為ILmaxIload/Vin…(22)。[根據(jù)第二實施例的DC/DC轉(zhuǎn)換器的有益效果]根據(jù)上述的第二實施例的DC/DC轉(zhuǎn)換器，可根據(jù)輸入dc電壓Vin和負(fù)載電流Iload中的變化實時地確定電感器電流的上限值ILmax。因此能夠始終以最大功率轉(zhuǎn)換效率來操作DC/DC轉(zhuǎn)換器。特別地，不同于第一實施例的情況，第二實施例不需要NMOS晶體管nl如圖6中所描述的那樣在線性區(qū)域(不飽和區(qū)域)操作。因此優(yōu)點是不需要設(shè)置晶體管的操作區(qū)域。第三實施例在第一和第二實施例中，電感器電流IL的上限值ILmax設(shè)置為能夠供應(yīng)負(fù)載電流Iload所需要的最小值。因此，在升壓開始時和輸出電壓Vout暫時降低時，不能獲得大的負(fù)載電流Iload，并且需要時間以允許輸出電壓Vout達(dá)到設(shè)置電壓。根據(jù)第三實施例的DC/DC轉(zhuǎn)換器目的是解決上述問題，并根據(jù)與輸出值Vout的期望值的偏離來增加電感器電流IL的上限值ILmax以提高輸出電壓Vout的穩(wěn)定性。圖20是示出了應(yīng)用到根據(jù)本發(fā)明的第三實施例的DC/DC轉(zhuǎn)換器的監(jiān)控電壓產(chǎn)生單元50B的構(gòu)造的電路圖。在圖2和3中示出的DC/DC轉(zhuǎn)換器I和2中，監(jiān)控電壓產(chǎn)生單元50被圖20的監(jiān)控電壓產(chǎn)生單元50B所取代。除了監(jiān)控電壓產(chǎn)生單元50B之外，構(gòu)造與第一實施例的情況相同。參考圖20，監(jiān)控電壓產(chǎn)生單元50B與第一實施例中描述的圖6的監(jiān)控電壓產(chǎn)生單元50A的不同之處在于其進(jìn)一步包括運算跨導(dǎo)放大器(OTA)120。參考電壓Vref輸入至OTA120的反相輸入端。在圖2和3的每個中示出的分壓器21的輸出電壓Vout2輸入至OTA120的非反相輸入端。根據(jù)其輸出電壓Vout的期望值Vout*設(shè)置參考電壓Vref。如果分壓器21的分配比是a(=Rl/(R1+R2))，那么參考電壓Vref由aXVout*給出。順便提一句，輸入至OTA120的參考電壓不必與輸入至比較器CMPl的參考電壓相同。OTA120經(jīng)由耦合節(jié)點54將與參考電壓Vref和分壓器21的輸出電壓Vout2之間的電位差相對應(yīng)的修正電流Imd供應(yīng)給電阻元件53。因而，通過將恒定電流Ics和修正電流Imd加上與電感器電流IL成比例的電流k3IL而獲得的電流流過電阻元件53。耦合節(jié)點54的電壓(在電阻元件53兩端的電位差)Vm2表示為Vm2=(k3IL+Ics+Imd)Rmax-(23)，并且與所相加的電流成比例。由于當(dāng)Vref>Vout2,即輸出電壓Vout低于期望值Vout*時,修正電流Imd變?yōu)樨?fù)值，所以O(shè)TA120吸收電流。結(jié)果，因為ILmax有效地增加，所以可以使得輸出電壓Vout的升高速度較快。由于當(dāng)Vref<Vout2,即輸出電壓Vout高于期望值Vout*時,修正電流Imd變?yōu)檎?，所以O(shè)TA120輸出電流。結(jié)果，因為ILmax有效地減少，所以僅有少于所需量的電流供應(yīng)給負(fù)載，使得輸出電壓Vout下降。順便提一句，圖20的OTA120也可以應(yīng)用到圖19中示出的第二實施例的DC/DC轉(zhuǎn)換器中使用的監(jiān)控電壓產(chǎn)生單元50A。如圖20的情況，參考電壓Vref輸入至OTA120的反相輸入端，并且圖2和3的每一個中示出的分壓器電路21的輸出電壓Vout2輸入至OTA120的非反相輸入端。OTA120的輸出端耦合至耦合節(jié)點54。因而，通過將從OTA120輸出的修正電流Imd加上與電感器電流IL成比例的電流k3-1L而獲得的電流流過電阻元件53。圖21是示出了圖20的OTA120的構(gòu)造的一個示例的電路圖。參考圖21，0TA120包括PMOS晶體管121至124、NMOS晶體管125至128和恒定電流源130。晶體管121和125按此順序串聯(lián)耦合在電源節(jié)點VDD和接地節(jié)點GND之間。晶體管122和128按此順序串聯(lián)耦合在電源節(jié)點VDD和接地節(jié)點GND之間。晶體管123和126按此順序串聯(lián)耦合在節(jié)點129和接地節(jié)點GND之間。晶體管124和127按此順序串聯(lián)耦合在節(jié)點129和接地節(jié)點GND之間。恒定電流源130耦合在電源節(jié)點VDD和節(jié)點129之間。PMOS晶體管121的柵極耦合至其漏極并耦合至PMOS晶體管122的柵極。S卩，PMOS晶體管121和122構(gòu)成電流鏡。NMOS晶體管126的柵極耦合至其漏極并耦合至NMOS晶體管125的柵極。S卩，NMOS晶體管125和126構(gòu)成電流鏡。NMOS晶體管127的柵極耦合至其漏極并耦合至NMOS晶體管128的柵極。S卩，匪OS晶體管127和128構(gòu)成電流鏡。在具有上述構(gòu)造的OTA120中，PMOS晶體管124的柵極用作OTA120的非反相輸入端INp。PMOS晶體管123的柵極用作OTA120的反相輸入端INn。晶體管122和128的耦合節(jié)點131用作OTA120的輸出節(jié)點0UT3。因而，如果非反相輸入端INp的電壓增加超過反相輸入端INn的電壓，那么流過晶體管124、127和128的每一個的電流會根據(jù)非反相輸入端INp的電壓的增加量而降低，并且因此流過晶體管123、126、125、121和122的每一個的電流將增加。結(jié)果，從輸出節(jié)點0UT3向外流出的電流將增加。反過來，如果非反相輸入端INp的電壓減小超過反相輸入端INn的電壓，那么流過晶體管124、127和128的每一個的電流會根據(jù)非反相輸入端INp的電壓的減小量而增加，并且因此流過晶體管123、126、125、121和122的每一個的電流將減小。結(jié)果，從外面流進(jìn)輸出節(jié)點0UT3的電流將增加。本次所公開的實施例在所有方面都被認(rèn)為是說明性的而非限制性的。通過所附權(quán)利要求而不是在前的描述來指示本發(fā)明的范圍，并且旨在包含落入權(quán)利要求及其等價物的含義和范圍內(nèi)的所有改變。權(quán)利要求1.一種DC/DC轉(zhuǎn)換器包括轉(zhuǎn)換器電路，所述轉(zhuǎn)換器電路包括電感器和耦合至所述電感器的開關(guān)元件，所述轉(zhuǎn)換器電路根據(jù)所述開關(guān)元件的導(dǎo)通/截止來改變流過所述電感器的電感器電流，由此將輸入dc電壓轉(zhuǎn)換為具有與所述開關(guān)元件的導(dǎo)通時間和截止時間的每一個相對應(yīng)的量值的輸出dc電壓，并將轉(zhuǎn)換的輸出dc電壓供應(yīng)給負(fù)載；電感器電流檢測單元，所述電感器電流檢測單元在所述開關(guān)元件處于導(dǎo)通狀態(tài)時檢測所述電感器電流；負(fù)載電流檢測單元，所述負(fù)載電流檢測單元檢測從所述轉(zhuǎn)換器電路流過所述負(fù)載的負(fù)載電流；以及控制電路，所述控制電路基于所述負(fù)載電流和所述輸入dc電壓確定所述電感器電流的上限值，并以檢測到的電感器電流不超過所述上限值的方式來改變所述開關(guān)元件的導(dǎo)通時間和截止時間中的至少一個。2.根據(jù)權(quán)利要求1所述的DC/DC轉(zhuǎn)換器，其中所述控制電路基于所述負(fù)載電流和所述輸入dc電壓之間的比值來確定所述電感器電流的所述上限值。3.根據(jù)權(quán)利要求2所述的DC/DC轉(zhuǎn)換器，其中，所述開關(guān)元件包括輸入有控制信號的控制端，并根據(jù)所述控制信號的邏輯電平切換為導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)，其中，所述控制電路包括第一監(jiān)控電壓產(chǎn)生單元，所述第一監(jiān)控電壓產(chǎn)生單元基于所述負(fù)載電流和所述輸入dc電壓之間的比值來產(chǎn)生對應(yīng)于所述上限值的第一監(jiān)控電壓；第二監(jiān)控電壓產(chǎn)生單元，所述第二監(jiān)控電壓產(chǎn)生單元基于所述電感器電流產(chǎn)生第二監(jiān)控電壓；第一比較部，所述第一比較部比較所述第一監(jiān)控電壓和所述第二監(jiān)控電壓的量值；以及控制信號產(chǎn)生單元，所述控制信號產(chǎn)生單元產(chǎn)生所述控制信號并將所述控制信號輸出到所述開關(guān)元件的所述控制端，并且其中，當(dāng)所述第一監(jiān)控電壓超過所述第二監(jiān)控電壓時，所述控制信號產(chǎn)生單元以使所述開關(guān)元件進(jìn)入截止?fàn)顟B(tài)的方式固定所述控制信號的邏輯電平。4.根據(jù)權(quán)利要求3所述的DC/DC轉(zhuǎn)換器，其中，所述第一監(jiān)控電壓產(chǎn)生單元包括MOS晶體管和差分放大器，其中與所述負(fù)載電流成比例的電流流過所述MOS晶體管，并且所述差分放大器將與所述輸入dc電壓成比例的電壓和施加在所述MOS晶體管的漏極和源極之間的電壓之間的差放大，并且其中，所述差分放大器的輸出被輸入至所述MOS晶體管的柵極并作為所述第一監(jiān)控電壓被輸入至所述第一比較部。5.根據(jù)權(quán)利要求4所述的DC/DC轉(zhuǎn)換器，其中，所述第二監(jiān)控電壓產(chǎn)生單元產(chǎn)生通過將具有預(yù)定量值的恒定電流加上具有與所述電感器電流成比例的量值的電流而獲得的電流，并將具有與所產(chǎn)生的電流成比例的量值的電壓作為所述第二監(jiān)控電壓輸出到所述第一比較部。6.根據(jù)權(quán)利要求4所述的DC/DC轉(zhuǎn)換器，其中，所述控制電路進(jìn)一步包括運算跨導(dǎo)放大器，所述運算跨導(dǎo)放大器產(chǎn)生修正電流，所述修正電流具有與所述電壓差成比例的量值，所述電壓差是與所述輸出dc電壓成比例的電壓和預(yù)定的參考電壓之間的電壓差，并且其中，所述第二監(jiān)控電壓產(chǎn)生單元產(chǎn)生通過將具有預(yù)定量值的恒定電流和所述修正電流加上具有與所述電感器電流成比例的量值的電流而獲得的電流，并將具有與所產(chǎn)生的電流成比例的量值的電壓作為所述第二監(jiān)控電壓輸出到所述第一比較部。7.根據(jù)權(quán)利要求3所述的DC/DC轉(zhuǎn)換器，其中，當(dāng)所述控制信號是第一邏輯電平時使所述開關(guān)元件進(jìn)入導(dǎo)通狀態(tài)，而當(dāng)所述控制信號是第二邏輯電平時使所述開關(guān)元件進(jìn)入截止?fàn)顟B(tài)，并且其中，所述第一監(jiān)控電壓產(chǎn)生單元包括電壓/電流轉(zhuǎn)換部，所述電壓/電流轉(zhuǎn)換部產(chǎn)生具有與所述輸入dc電壓成比例的電流值的轉(zhuǎn)換電流；第一充電部，所述第一充電部在所述控制信號由所述第二邏輯電平切換為所述第一邏輯電平時被初始化，并且在其初始化之后，被所述轉(zhuǎn)換電流充電；第二比較部，所述第二比較部將所述第一充電部的充電電壓與預(yù)定的第一參考電壓進(jìn)行比較；第二充電部，所述第二充電部在所述控制信號由所述第二邏輯電平切換為所述第一邏輯電平時被初始化，并且在其初始化之后，在所述第一充電部的充電電壓超過所述第一參考電壓的時段期間，被具有與所述負(fù)載電流成比例的量值的電流充電；以及采樣和保持電路，當(dāng)所述控制信號由所述第一邏輯電平切換為所述第二邏輯電平時，所述采樣和保持電路保持所述第二充電部的充電電壓，并將所保持的充電電壓作為所述第一監(jiān)控電壓輸出到所述第二比較部。8.根據(jù)權(quán)利要求7所述的DC/DC轉(zhuǎn)換器，其中，所述第二監(jiān)控電壓產(chǎn)生單元將具有與所述電感器電流成比例的量值的電壓作為所述第二監(jiān)控電壓輸出到所述第一比較部。9.根據(jù)權(quán)利要求7所述的DC/DC轉(zhuǎn)換器，其中，所述控制電路進(jìn)一步包括運算跨導(dǎo)放大器，所述運算跨導(dǎo)放大器產(chǎn)生修正電流，所述修正電流具有與下述電壓差成比例的量值，所述電壓差是與所述輸出dc電壓成比例的電壓和預(yù)定的第二參考電壓之間的電壓差，并且其中，所述第二監(jiān)控電壓產(chǎn)生單元產(chǎn)生通過將所述修正電流加上具有與所述電感器電流成比例的量值的電流而獲得的電流，并將具有與所產(chǎn)生的電流成比例的量值的電壓作為所述第二監(jiān)控電壓輸出到所述第一比較部。全文摘要本發(fā)明涉及一種DC/DC轉(zhuǎn)換器。在DC/DC轉(zhuǎn)換器中，控制電路基于負(fù)載電流和輸入dc電壓來確定電感器電流的上限值，并且以檢測到的電感器電流不超過上限值的方式來改變開關(guān)元件的導(dǎo)通時間和截止時間的至少一個。文檔編號H02M3/155GK103023317SQ20121035679公開日2013年4月3日申請日期2012年9月21日優(yōu)先權(quán)日2011年9月21日發(fā)明者中瀨泰伸,合田透申請人:瑞薩電子株式會社