国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      電源箝制靜電放電防護(hù)電路的制作方法

      文檔序號(hào):7466457閱讀:204來(lái)源:國(guó)知局
      專利名稱:電源箝制靜電放電防護(hù)電路的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種靜電放電(Electro-static Discharge, ESD)防護(hù)電路,特別是一種電源箝制型的靜電放電防護(hù)電路(Power-rail ESD Clamp Circuit)。
      背景技術(shù)
      隨著IC產(chǎn)業(yè)的日漸蓬勃,CMOS加工技術(shù)已逐漸微小化至奈米等級(jí),伴隨而來(lái)的是晶體管的柵極氧化層(gate oxide)也因此逐漸微縮化,并薄型化至數(shù)個(gè)奈米而已。由于柵極氧化層的厚度變薄,將同時(shí)引發(fā)較大的柵極漏電流,這儼然成為近代CMOS加工技術(shù)中最常遇見(jiàn)的挑戰(zhàn)。圖1為尺寸為I μ m/Ι μ m的N型金氧半場(chǎng)效晶體管與P型金氧半場(chǎng)效晶體管分別在偏壓為I伏特、環(huán)境溫度為T(mén)=25° C下的柵極漏電流模擬結(jié)果數(shù)據(jù)圖。由圖1所示的結(jié)果可以顯示,隨著CMOS加工尺寸的微縮(例如:由90奈米降至65奈米、甚至45奈米),將使得柵極漏電流大幅地攀升,引發(fā)嚴(yán)重的漏電流問(wèn)題。由于柵極所產(chǎn)生的漏電流,是在現(xiàn)有的電源箝制靜電防護(hù)電路形成一相當(dāng)嚴(yán)重的問(wèn)題,電阻-電容式的靜電放電偵測(cè)電路(RC ESD-transient detection)中所使用到的大電容自然成為漏電流成分中的一大來(lái)源,這也是常見(jiàn)使用RC電源箝制的靜電防護(hù)電路,其應(yīng)用受到限制的一大原因。除此之外,加工面積的縮減也是在加工中必須考量到的因素之一,其原因在于元件的制作面積過(guò)大,常增加無(wú)謂的加工成本增加。換言之,由于電阻-電容式的靜電放電偵測(cè)電路中使用有較大的電子零組件(例如:電容),將同時(shí)增加此種電路的加工成本。因此,除了柵極漏電流的問(wèn)題以外,傳統(tǒng)的電源箝制靜電防護(hù)電路更具有面積過(guò)大且成本過(guò)高的問(wèn)題。圖2為現(xiàn)有技術(shù)采用娃控整流器(silicon controlled rectifier, SCR)作為主要箝制靜電防護(hù)電路的結(jié)構(gòu)示意圖。其中,在主要箝制靜電防護(hù)電路的選擇上,硅控整流器相較于金氧半場(chǎng)效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)通常為一較佳的選項(xiàng)。由晶體管MCAP與電阻R所形成的電阻電容式延遲(RCdelay)是用以偵測(cè)ESD偏壓下元件的快速暫態(tài)反應(yīng)。當(dāng)ESD偏壓加至節(jié)點(diǎn)VDD上時(shí),將使得原來(lái)為O伏特的內(nèi)接點(diǎn)VRD開(kāi)始隨著RC時(shí)間常數(shù)(RC time constant)而上升。同時(shí),在電阻R上形成的壓降將開(kāi)啟晶體管Mp,并觸發(fā)硅控整流器以將ESD電流形成放電狀態(tài)。然而,值得注意的是,在正常的操作下,晶體管MCAP所產(chǎn)生的柵極漏電流將在電阻R上形成一定的壓降,此段壓降亦將同時(shí)逐漸地開(kāi)啟晶體管Mp,并在電路中形成另一條電流路徑,進(jìn)而引發(fā)更大的漏電流問(wèn)題。圖3為另一用以減少因大電容引發(fā)漏電流問(wèn)題的現(xiàn)有技術(shù)的結(jié)構(gòu)示意圖。由圖3可見(jiàn),此種技術(shù)利用多個(gè)開(kāi)關(guān)元件(switch)以驅(qū)動(dòng)電容底部的電壓至VDD或VSS。在正常操作的情況下,電容底部的電壓值為VDD,因此在電阻電容式延遲(RC delay)上不會(huì)產(chǎn)生任何壓降,于此,可以達(dá)到減少電容漏電流的目的。然而,當(dāng)元件操作在ESD偏壓下時(shí),此時(shí)電容底部的電壓值被限制在VSS, 這時(shí)的電路即形成類似于前述現(xiàn)有的電源箝制靜電防護(hù)電路,而具有相同的問(wèn)題了。再者,圖4為又一用以減少因大電容引發(fā)漏電流問(wèn)題的現(xiàn)有技術(shù)的結(jié)構(gòu)示意圖。由圖4可見(jiàn),此種技術(shù)主要是利用多個(gè)順向?qū)ㄟB結(jié)的二極管(forward-connecteddiodes)與電阻來(lái)取代常見(jiàn)的電阻-電容式靜電放電偵測(cè)電路。如圖4所示,在ESD偏壓由VSS往上增加至VDD時(shí),VDD節(jié)點(diǎn)上的電壓值將會(huì)持續(xù)增加至二極管開(kāi)始導(dǎo)通為止。而在那之前,VA節(jié)點(diǎn)上的電壓值始終維持在零。當(dāng)二極管開(kāi)始導(dǎo)通的時(shí)候,電阻R上將產(chǎn)生一壓降,此壓降將同時(shí)開(kāi)啟晶體管Mn,以觸發(fā)硅控整流器。由于多個(gè)二極管所形成的二極管串列(diode string),其臨界電壓值設(shè)計(jì)為略高于供應(yīng)電壓,因此在正常操作下,VA節(jié)點(diǎn)上的電壓值可維持在零,且晶體管Mn為關(guān)閉狀態(tài)。在此情況下,此種電路可用以避免晶體管Mn的漏極-柵極漏電流。不過(guò),由于硅控整流器系同時(shí)連接于晶體管Mn的源極,使得元件的觸發(fā)電流會(huì)因?yàn)槠湓咫娮?substrate resistance)上的壓降而減少,而使得此種電路無(wú)法同時(shí)兼顧觸發(fā)電流與漏電流的最佳化。因此,鑒于以上,如何提供一種既可達(dá)到降低元件制作面積,且能有效解決晶體管漏電流問(wèn)題的電源箝制靜電防護(hù)電路,為熟習(xí)此項(xiàng)技術(shù)領(lǐng)域者亟需解決的問(wèn)題之一。

      發(fā)明內(nèi)容
      為解決現(xiàn)有技術(shù)存在的問(wèn)題,本發(fā)明的主要目的在于提供一種新穎的電源箝制靜電放電防護(hù)電路,其不僅可達(dá)到降低元件加工面積的目的,更可同時(shí)解決常見(jiàn)ESD電路漏電流過(guò)大的問(wèn)題。根據(jù)本發(fā)明所揭示的電源箝制靜電放電防護(hù)電路,包括有:一硅控整流器與一并聯(lián)于該硅控整流器的控制模塊,其中,硅控整流器連接于一高電壓準(zhǔn)位VDD與一低電壓準(zhǔn)位VSS之間,以用來(lái)承載一電流路徑??刂颇K電性連接于此硅控整流器的一觸發(fā)節(jié)點(diǎn)、上述的高電壓準(zhǔn)位VDD與低電壓準(zhǔn)位VSS之間。根據(jù)本發(fā)明的實(shí)施例,此一硅控整流器可以是P型基底觸發(fā)硅控整流器(P+triggered silicon controlled rectifier)。當(dāng)此一娃控整流器為P型基底觸發(fā)娃控整流器時(shí),上述的控制模塊包含有:一 P型金氧半場(chǎng)效晶體管,連接于上述的高電壓準(zhǔn)位VDD ;一 N型金氧半場(chǎng)效晶體管,連接于上述的低電壓準(zhǔn)位VSS ;至少一輸出二極管,連接于P型金氧半場(chǎng)效晶體管與N型金氧半場(chǎng)效晶體管之間,其中P型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)連接該至少一輸出二極管,且該至少一輸出二極管串聯(lián)于P型金氧半場(chǎng)效晶體管與N型金氧半場(chǎng)效晶體管;一電阻,并聯(lián)于P型基底觸發(fā)硅控整流器、P型金氧半場(chǎng)效晶體管與N型金氧半場(chǎng)效晶體管,該電阻的一端連接上述的高電壓準(zhǔn)位VDD ;以及一導(dǎo)通串列,包括至少一連接于N型金氧半場(chǎng)效晶體管的導(dǎo)通元件,其中導(dǎo)通串列連接于該電阻的另一端、P型金氧半場(chǎng)效晶體管與低電壓準(zhǔn)位VSS之間。根據(jù)本發(fā)明的實(shí)施例,P型基底觸發(fā)硅控整流器包括:一 P型重?fù)诫s區(qū)、一 N型井、一 P型井、以及一 N型重?fù)诫s區(qū)。其中,P型重?fù)诫s區(qū)連接該高電壓準(zhǔn)位#型井相鄰設(shè)置于P型重?fù)诫s區(qū);P型井相鄰設(shè)置于N型井,P型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)位于P型井之內(nèi);N型重?fù)诫s區(qū)相鄰設(shè)置于P型井,并連接低電壓準(zhǔn)位。根據(jù)本發(fā)明的實(shí)施例,其中P型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)為P型重?fù)诫s部分。
      根據(jù)本發(fā)明的另一實(shí)施例,硅控整流器亦可以是N型基底觸發(fā)硅控整流器(N+triggered silicon controlled rectifier)。當(dāng)此一娃控整流器為N型基底觸發(fā)娃控整流器時(shí),上述的控制模塊則可包含有:一 P型金氧半場(chǎng)效晶體管,連接于上述的高電壓準(zhǔn)位VDD N型金氧半場(chǎng)效晶體管,連接于上述的低電壓準(zhǔn)位VSS ;至少一輸出二極管,連接于P型金氧半場(chǎng)效晶體管與N型金氧半場(chǎng)效晶體管之間,其中此一 N型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)連接該至少一輸出二極管,且該至少一輸出二極管串聯(lián)于P型金氧半場(chǎng)效晶體管與N型金氧半場(chǎng)效晶體管;一電阻,并聯(lián)于此一 N型基底觸發(fā)硅控整流器、P型金氧半場(chǎng)效晶體管與N型金氧半場(chǎng)效晶體管,該電阻的一端連接上述的低電壓準(zhǔn)位VSS ;以及一導(dǎo)通串列,包括至少一連接于P型金氧半場(chǎng)效晶體管的導(dǎo)通元件,其中導(dǎo)通串列連接于該電阻的另一端、N型金氧半場(chǎng)效晶體管與上述的高電壓準(zhǔn)位VDD之間。根據(jù)本發(fā)明的實(shí)施例,N型基底觸發(fā)硅控整流器包括:一 P型重?fù)诫s區(qū)、一 N型井、一 P型井、以及一 N型重?fù)诫s區(qū)。其中,P型重?fù)诫s區(qū)連接高電壓準(zhǔn)位;N型井相鄰設(shè)置于P型重?fù)诫s區(qū),N型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)位于N型井之內(nèi);P型井相鄰設(shè)置于N型井#型重?fù)诫s區(qū)相鄰設(shè)置于P型井,并連接低電壓準(zhǔn)位。根據(jù)本發(fā)明的實(shí)施例,其中N型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)為N型重?fù)诫s部分。 根據(jù)本發(fā)明的實(shí)施 例,上述各實(shí)施例中的導(dǎo)通元件可以為二極管、PM0S、NM0S或其他晶體管種類。與現(xiàn)有技術(shù)相比,本發(fā)明的有益效果在于:本發(fā)明揭露一種新穎的電源箝制靜電放電防護(hù)電路,可達(dá)到降低元件加工面積的目的,并同時(shí)解決常見(jiàn)ESD電路漏電流過(guò)大的問(wèn)題。藉由使用串接的二極管導(dǎo)通串列,本發(fā)明可有效率地減少ESD電路中常見(jiàn)的漏電流問(wèn)題,本發(fā)明所使用的輸出二極管更可在不影響靜電防護(hù)能力的前提下,降低硅控整流器上所產(chǎn)生的漏電流。除此之外,本發(fā)明所使用到的元件面積,相較于現(xiàn)有技術(shù)更是大幅地縮小,達(dá)到尺寸微縮化的功效。


      圖1為尺寸為I μ m/Ι μ m的N型金氧半場(chǎng)效晶體管與P型金氧半場(chǎng)效晶體管分別在偏壓為I伏特、環(huán)境溫度為T(mén)=25° C下的柵極漏電流模擬結(jié)果數(shù)據(jù)圖。圖2為現(xiàn)有技術(shù)采用電阻-電容式的控制模塊並以硅控整流器作為主要箝制靜電防護(hù)電路的結(jié)構(gòu)示意圖。圖3為現(xiàn)有技術(shù)采用多個(gè)開(kāi)關(guān)元件硅控作為控制模塊並以硅控整流器作為主要箝制靜電防護(hù)電路的結(jié)構(gòu)示意圖。圖4為現(xiàn)有技術(shù)采用多個(gè)順向?qū)ㄟB結(jié)的二極管與電阻作為控制模塊並以硅控整流器作為主要箝制靜電防護(hù)電路的結(jié)構(gòu)示意圖。圖5為根據(jù)本發(fā)明實(shí)施例的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。圖6為根據(jù)本發(fā)明一實(shí)施例使用串接的NMOS作為導(dǎo)通串列的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。圖7為根據(jù)本發(fā)明另一實(shí)施例使用串接的PMOS作為導(dǎo)通串列的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。
      圖8為根據(jù)本發(fā)明實(shí)施例具有多個(gè)輸出二極管的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)意圖。圖9為根據(jù)本發(fā)明實(shí)施例具有多個(gè)輸出二極管的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)意圖。圖10為根據(jù)本發(fā)明另一實(shí)施例的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。圖1lA為以40奈米的CMOS加工技術(shù)制成的傳統(tǒng)式電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)意圖。圖1lB為以40奈米的CMOS加工技術(shù)制成的本發(fā)明電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)意圖。圖12為圖1lA的現(xiàn)有技術(shù)的元件布局結(jié)構(gòu)示意圖。圖13為圖1lB的本發(fā)明提出的電源箝制靜電放電防護(hù)電路的元件布局結(jié)構(gòu)示意圖。附圖標(biāo)記說(shuō)明:l,la _電源箝制靜電放電防護(hù)電路;10,IOa-硅控整流器;20,20a-控制模塊;102,102a_P 型重?fù)诫s區(qū);104,104a_N 型井;106,106a_P 型井;108,108a-N型重?fù)诫s區(qū);IIO-P型重?fù)诫s部;IIOa-N型重?fù)诫s部;210,210a_導(dǎo)通串列;1002,1002a-二極管;1004_NM0S ;1006_PM0S。
      具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖,對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例,而不是全部的實(shí)施例?;诒景l(fā)明中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒(méi)有付出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例,都屬于本發(fā)明保護(hù)的范圍。為了達(dá)到降低元件加工面積以及消弭常見(jiàn)ESD電路漏電流過(guò)大的功效,本發(fā)明提供一種新穎的電源箝制靜電放電防護(hù)電路,利用一特殊的控制電路來(lái)減少或?qū)б隽鹘?jīng)ESD電路中硅控整流器上的電流,以藉此達(dá)到漏電流最小化以及元件加工面積縮小的目的。根據(jù)本發(fā)明的實(shí)施例,本發(fā)明所揭示的電源箝制靜電放電防護(hù)電路,其無(wú)須使用到常見(jiàn)電阻-電容式的靜電放電偵測(cè)電路(RC ESD-transient detection)中必須使用到的大電容(如先前技術(shù)所述),因此,本發(fā)明揭露的是一種創(chuàng)新的電路結(jié)構(gòu),其可用以有效地大幅降低常見(jiàn)漏電流的問(wèn)題。除此之外,由于本發(fā)明無(wú)須使用到大電容等電子零組件,因此亦在無(wú)形中節(jié)省了大量的元件加工面積,以省卻不必要的加工成本。根據(jù)本發(fā)明的一實(shí)施例,本發(fā)明所揭示的電路結(jié)構(gòu),其元件面積僅有5 μ m*20 μ m,為傳統(tǒng)靜電放電防護(hù)電路面積的六分之一而已。首先,請(qǐng)參閱圖5,為根據(jù)本發(fā)明實(shí)施例的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。根據(jù)本發(fā)明實(shí)施例所提出的電源箝制靜電放電防護(hù)電路1,其主要包括有:一硅控整流器10以及一控制模塊20。其中,控制模塊20并聯(lián)于硅控整流器10。硅控整流器10連接于一高電壓準(zhǔn)位VDD與一低電壓準(zhǔn)位VSS之間,并用以承載一電流路徑??刂颇K20連接于該高電壓準(zhǔn)位VDD與該低電壓準(zhǔn)位VSS之間,以用以控制并減緩流經(jīng)硅控整流器10上的該電流??刂颇K20連接于娃控整流器10的一觸發(fā)節(jié)點(diǎn)(trigger node)。根據(jù)本發(fā)明的一實(shí)施例,硅控整流器10可以是一 P型基底觸發(fā)硅控整流器或一 N型基底觸發(fā)硅控整流器。其中,當(dāng)硅控整流器10為P型基底觸發(fā)硅控整流器時(shí),其觸發(fā)節(jié)點(diǎn)為一 P型的重?fù)诫s部分。至于,當(dāng)硅控整流器10為N型基底觸發(fā)硅控整流器時(shí),其觸發(fā)節(jié)點(diǎn)則為一 N型的重?fù)诫s部分。關(guān)于此二種不同的實(shí)施態(tài)樣,本發(fā)明將依序說(shuō)明如下。詳細(xì)而言,如圖5所示,當(dāng)硅控整流器10為P型基底觸發(fā)硅控整流器時(shí),在此實(shí)施例中,此一 P型基底觸發(fā)硅控整流器包含一 P/N/P/N的四層結(jié)構(gòu)。其中,一 P型重?fù)诫s區(qū)102連接于高電壓準(zhǔn)位VDD N型井104相鄰設(shè)置于該P(yáng)型重?fù)诫s區(qū)102 P型井106相鄰設(shè)置于該N型井104,且P型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)(即一 P型重?fù)诫s部分110)位于該P(yáng)型井106之內(nèi);以及,一 N型重?fù)诫s區(qū)108相鄰設(shè)置于該P(yáng)型井106,并連接低電壓準(zhǔn)位VSS。在此實(shí)施例中,控制模塊20包含有:一P型金氧半場(chǎng)效晶體管Mp、一N型金氧半場(chǎng)效晶體管Mn、至少一輸出二極管Do、一電阻R、以及一導(dǎo)通串列(conducting string) 210。其中,P型金氧半場(chǎng)效晶體管Mp的源極連接于高電壓準(zhǔn)位VDD,N型金氧半場(chǎng)效晶體管Mn的源極連接于低電壓準(zhǔn)位VSS。輸出二極管Do連接于P型金氧半場(chǎng)效晶體管Mp的漏極與N型金氧半場(chǎng)效晶體管Mn的漏極之間,使得P型金氧半場(chǎng)效晶體管Mp、N型金氧半場(chǎng)效晶體管Mn、與輸出二極管Do成串聯(lián)關(guān)系。其中,P型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)(即上述所言的P型重?fù)诫s部分110)更電性連接于輸出二極管Do。電阻R的一第一端連接于高電壓準(zhǔn)位VDD,且電阻R并聯(lián)于此P型基底觸發(fā)硅控整流器10、P型金氧半場(chǎng)效晶體管Mp、N型金氧半場(chǎng)效晶體管Mn與上述的輸出二極管Do。導(dǎo)通串列210包括至少一導(dǎo)通元件(conducting element)。其中,該至少一導(dǎo)通元件連接于N型金氧半場(chǎng)效晶體管Mn的柵極,導(dǎo)通串列210的一端電性連接于電阻R與P型金氧半場(chǎng)效晶體管Mp的柵極;導(dǎo)通串列210的另一端則電性連接至低電壓準(zhǔn)位VSS。根據(jù)圖5所示的實(shí)施例,可以看見(jiàn)此實(shí)施例中所示的導(dǎo)通元件為一二極管1002,使得導(dǎo)通串列210由一個(gè)或一個(gè)以上的二極管1002串接而形成。一般而言,導(dǎo)通串列210所包含的二極管1002的數(shù)目依據(jù)不同電路所需的規(guī)格(例如:臨界電壓值)等來(lái)決定的。因此,其數(shù)量并非用以限定本發(fā)明的發(fā)明范圍。詳細(xì)而言,在正常操作下,P型金氧半場(chǎng)效晶體管Mp用以觸發(fā)硅控整流器10。N型金氧半場(chǎng)效晶體管Mn用以維持硅控整流器10其觸發(fā)節(jié)點(diǎn)的電壓維持在VSS。N型金氧半場(chǎng)效晶體管Mn的柵極可選擇性地電性連接至接點(diǎn)VA或?qū)ù?10中的任一導(dǎo)通元件,以降低晶體管中的柵極漏電流。其次,根據(jù)本發(fā)明的實(shí)施例,用以組成導(dǎo)通串列210的導(dǎo)通元件可以是串接的二極管、P+/NW結(jié)構(gòu)、或其他二極管種類。舉例而言,圖6為根據(jù)本發(fā)明一實(shí)施例使用串接的NMOS作為導(dǎo)通串列的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。圖7為根據(jù)本發(fā)明另一實(shí)施例使用串接的PMOS作為導(dǎo)通串列的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。如圖6及圖7所示,可以看出,本發(fā)明用以串接形成導(dǎo)通串列210的導(dǎo)通元件并不以圖5所示的二極管1002為限,亦可以為圖6所示的NMOS 1004或圖7所示的PMOS 1006。熟習(xí)此項(xiàng)技術(shù)領(lǐng)域者當(dāng)可根據(jù)本發(fā)明所揭示的技術(shù)思想,而自行決定所欲使用的導(dǎo)通元件種類,唯依本發(fā)明所揭示的精神所作的均等變化或修飾,仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
      以下,請(qǐng)參閱圖8至圖9所示,為根據(jù)本發(fā)明實(shí)施例具有多個(gè)輸出二極管的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。在圖8至圖9所示的實(shí)施例中,本發(fā)明連接多個(gè)輸出二極管于Do于P型金氧半場(chǎng)效晶體管Mp與N型金氧半場(chǎng)效晶體管Mn之間。一般而言,如圖5所示,P型金氧半場(chǎng)效晶體管Mp與N型金氧半場(chǎng)效晶體管Mn之間可電性連接有一輸出二極管Do,以用來(lái)降低P型金氧半場(chǎng)效晶體管Mp在正常操作下,其閘漏極極間所產(chǎn)生的漏電流。不過(guò),為了進(jìn)一步增強(qiáng)其降低晶體管漏電流的功效,如圖8至圖9所示,本發(fā)明更可選擇在P型金氧半場(chǎng)效晶體管Mp與N型金氧半場(chǎng)效晶體管Mn之間電性連接有多個(gè)輸出二極管Dol,Do2,以進(jìn)一步降低本發(fā)明所提出的電源箝制靜電放電防護(hù)電路的漏電流大小。根據(jù)本發(fā)明的實(shí)施例,在正常操作下,高電壓準(zhǔn)位VDD維持在輸入電壓。由于導(dǎo)通串列210的臨界電壓值設(shè)計(jì)為略高于該輸入電壓,因此將不會(huì)有任何電流流經(jīng)此一導(dǎo)通串列210,使得P型金氧半場(chǎng)效晶體管Mp呈現(xiàn)關(guān)閉狀態(tài),而N型金氧半場(chǎng)效晶體管Mn被開(kāi)啟。在此狀況之下,P型金氧半場(chǎng)效晶體管Mp的柵極與漏極極之間開(kāi)始形成漏電流。當(dāng)此一漏電流流經(jīng)輸出二極管Do時(shí),將在輸出二極管Do上產(chǎn)生一壓降(voltage drop),由于漏電流大小將與電壓差呈指數(shù)變化關(guān)系(exponential),因此當(dāng)輸出二極管Do上產(chǎn)生此一微小壓降時(shí),此壓差將進(jìn)一步使得P型金氧半場(chǎng)效晶體管Mp的柵極-漏極壓差降低,自然使得P型金氧半場(chǎng)效晶體管Mp的漏電流可大幅減小。至于,當(dāng)元件處在ESD正偏壓的情況下時(shí),高電壓準(zhǔn)位VDD的電壓值將開(kāi)始接近導(dǎo)通串列210的臨界電壓。此時(shí),導(dǎo)通串列210開(kāi)始形成導(dǎo)通,而在電阻R上形成一段壓降,進(jìn)而開(kāi)啟P型金氧半場(chǎng)效晶體管Mp,以觸發(fā)硅控整流器10。在本發(fā)明的電路中設(shè)置有輸出二極管Do的情況下,此時(shí),娃控整流器10的觸發(fā)電流(trigger current)相較于沒(méi)有設(shè)置輸出二極管Do者,將會(huì)來(lái)的比較小一些。然而,值得說(shuō)明的是,這段微小的差距并不足以影響到本發(fā)明所揭示的電路結(jié)構(gòu)的電磁防護(hù)表現(xiàn)(ESD performance)。另一方面而言,根據(jù)本發(fā)明所揭示的硅控整流器亦可以為一 N型基底觸發(fā)硅控整流器,其圖式如同圖10所示,為根據(jù)本發(fā)明另一實(shí)施例的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)示意圖。在此一實(shí)施例中,電源箝制靜電放電防護(hù)電路Ia中的電阻R與導(dǎo)通串列被反接,以使得N型金氧半場(chǎng)效晶體管Mn在ESD偏壓下時(shí)可被開(kāi)啟。電源箝制靜電放電防護(hù)電路Ia中的輸出二極管Do則設(shè)置于硅控整流器的觸發(fā)節(jié)點(diǎn)與N型金氧半場(chǎng)效晶體管Mn之間,以達(dá)到降低漏電流的目的。根據(jù)本發(fā)明的另一實(shí)施例,如圖10所示,當(dāng)硅控整流器IOa為N型基底觸發(fā)硅控整流器時(shí),在此實(shí)施例中,此一 N型基底觸發(fā)硅控整流器包含一 P/N/P/N的四層結(jié)構(gòu)。其中,一 P型重?fù)诫s區(qū)102a連接于高電壓準(zhǔn)位VDD ;—N型井104a系相鄰設(shè)置于該P(yáng)型重?fù)诫s區(qū)102a P型井106a相鄰設(shè)置于該N型井104a,且N型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)(即一 N型重?fù)诫s部分IlOa)位于該N型井104a之內(nèi);以及,一 N型重?fù)诫s區(qū)108a相鄰設(shè)置于該P(yáng)型井106a,并連接低電壓準(zhǔn)位VSS。在此實(shí)施例中,電源箝制靜電放電防護(hù)電路Ia的控制模塊20a包含有:一 P型金氧半場(chǎng)效晶體管Mp、一 N型金氧半場(chǎng)效晶體管Mn、至少一輸出二極管Do、一電阻R、以及一導(dǎo)通串列(conducting string) 210a。
      其中,P型金氧半場(chǎng)效晶體管Mp的源極連接于高電壓準(zhǔn)位VDD,N型金氧半場(chǎng)效晶體管Mn的源極連接于低電壓準(zhǔn)位VSS。輸出二極管Do連接于P型金氧半場(chǎng)效晶體管Mp的漏極極與N型金氧半場(chǎng)效晶體管Mn的漏極之間,使得P型金氧半場(chǎng)效晶體管Mp、N型金氧半場(chǎng)效晶體管Mn、與輸出二極管Do成串聯(lián)關(guān)系。其中,N型基底觸發(fā)硅控整流器的觸發(fā)節(jié)點(diǎn)(即上述所言的N型重?fù)诫s部分IlOa)更電性連接于上述的輸出二極管Do。電阻R的一第一端連接于低電壓準(zhǔn)位VSS,且電阻R并聯(lián)于此N型基底觸發(fā)硅控整流器10a、P型金氧半場(chǎng)效晶體管Mp、N型金氧半場(chǎng)效晶體管Mn與上述的輸出二極管Do。導(dǎo)通串列210a包括至少一導(dǎo)通元件(conducting element)。其中,該至少一導(dǎo)通元件連接于P型金氧半場(chǎng)效晶體管Mp的柵極,導(dǎo)通串列210a的一端電性連接于電阻R與N型金氧半場(chǎng)效晶體管Mn的柵極;導(dǎo)通串列210a的另一端則電性連接至高電壓準(zhǔn)位VDD。根據(jù)圖10所示的實(shí)施例,可以看見(jiàn)此實(shí)施例中所示的導(dǎo)通元件為二極管1002a,使得導(dǎo)通串列210a由一個(gè)或一個(gè)以上的二極管1002a串接而形成。一般而言,導(dǎo)通串列210a所包含的二極管1002a的數(shù)目可依據(jù)不同電路所需的規(guī)格(例如:臨界電壓值)等來(lái)決定的。因此,其數(shù)量并非用以限定本發(fā)明的發(fā)明范圍。其次,為擴(kuò)大本發(fā)明的實(shí)際應(yīng)用層面,除此之外,在本發(fā)明的其他實(shí)施例中,用以組成導(dǎo)通串列210a的導(dǎo)通元件亦可以是串接的二極管、P+/NW結(jié)構(gòu)、或其他二極管種類。如同本發(fā)明于前述圖6 圖7所示,本發(fā)明用以串接形成導(dǎo)通串列210a的導(dǎo)通元件并不以圖10所示的二極管1002a為限,亦可以為如同圖6所示的NMOS或圖7所示的PM0S。熟習(xí)此項(xiàng)技術(shù)領(lǐng)域者當(dāng)可根據(jù)本發(fā)明所揭示的技術(shù)思想,而自行決定所欲使用的導(dǎo)通元件種類,唯依本發(fā)明所揭示的精神所作的均等變化或修飾,仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。以下,本發(fā)明將提出詳細(xì)的實(shí)驗(yàn)數(shù)據(jù),以佐證本發(fā)明相較于現(xiàn)有技術(shù)的功效。請(qǐng)參閱圖1lA及圖1IB所示,分別為以40奈米的CMOS加工技術(shù)制成的一傳統(tǒng)式電源箝制靜電放電防護(hù)電路與本發(fā)明提出的電源箝制靜電放電防護(hù)電路的電路結(jié)構(gòu)圖。此二電源箝制靜電放電防護(hù)電路的元件尺寸如下表一所示,其使用相同的硅控整流器。其中,硅控整流器的寬度為40μπι。本發(fā)明所使用的導(dǎo)通串列包含3個(gè)串接的二極管,以產(chǎn)生2.5伏特的臨界電壓(高于輸入電壓為0.9伏特)。N型金氧半場(chǎng)效晶體管Mn的柵極連接于節(jié)點(diǎn)VB。在正常的操作情況下,節(jié)點(diǎn)VA的電壓值接近高電壓準(zhǔn)位VDD,而節(jié)點(diǎn)VB的電壓值接近于三分之一 VDD。在此情況下,節(jié)點(diǎn)VB的電壓值可使得N型金氧半場(chǎng)效晶體管Mn維持在常態(tài)開(kāi)啟狀態(tài), 而令晶體管的漏電流可比其柵極連接于VA時(shí)來(lái)得微小許多。
      權(quán)利要求
      1.一種電源箝制靜電放電防護(hù)電路,其特征在于,包括: 一硅控整流器,連接于一高電壓準(zhǔn)位與一低電壓準(zhǔn)位之間,并用以承載一電流路徑;以及 一控制模塊,并聯(lián)于該硅控整流器,該控制模塊電性連接于該硅控整流器的一觸發(fā)節(jié)點(diǎn)、該高電壓準(zhǔn)位與該低電壓準(zhǔn)位。
      2.如權(quán)利要求1所述的電源箝制靜電放電防護(hù)電路,其特征在于,該硅控整流器為一P型基底觸發(fā)硅控整流器,該控制模塊包括: 一 P型金氧半場(chǎng)效晶體管,連接于該高電壓準(zhǔn)位; 一 N型金氧半場(chǎng)效晶體管,連接于該低電壓準(zhǔn)位; 至少一輸出二極管,連接于該P(yáng)型金氧半場(chǎng)效晶體管與該N型金氧半場(chǎng)效晶體管之間,其中該P(yáng)型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)連接該至少一輸出二極管,且該至少一輸出二極管串聯(lián)于該P(yáng)型金氧半場(chǎng)效晶體管與該N型金氧半場(chǎng)效晶體管; 一電阻,并聯(lián)于該P(yáng)型基底觸發(fā)硅控整流器、該P(yáng)型金氧半場(chǎng)效晶體管與該N型金氧半場(chǎng)效晶體管,該電阻的一端連接該高電壓準(zhǔn)位;以及 一導(dǎo)通串列,包括至少一連接于該N型金氧半場(chǎng)效晶體管的導(dǎo)通元件,其中該導(dǎo)通串列連接于該電阻的另一端、該P(yáng)型金氧半場(chǎng)效晶體管與該低電壓準(zhǔn)位之間。
      3.如權(quán)利要求2所述的電源箝制靜電放電防護(hù)電路,其特征在于,該至少一導(dǎo)通元件為二極管。
      4.如權(quán)利要求2所述的電源箝制靜電放電防護(hù)電路,其特征在于,該至少一導(dǎo)通元件為 PMOS。
      5.如權(quán)利要求2所述的電源箝制靜電放電防護(hù)電路,其特征在于,該至少一導(dǎo)通元件為 NM0S。
      6.如權(quán)利要求2所述的電源箝制靜電放電防護(hù)電路,其特征在于,該P(yáng)型基底觸發(fā)硅控整流器包括: 一 P型重?fù)诫s區(qū),連接該高電壓準(zhǔn)位; 一 N型井,相鄰設(shè)置于該P(yáng)型重?fù)诫s區(qū); 一 P型井,相鄰設(shè)置于該N型井,該P(yáng)型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)位于該P(yáng)型井之內(nèi);以及 一 N型重?fù)诫s區(qū),相鄰設(shè)置于該P(yáng)型井,并連接該低電壓準(zhǔn)位。
      7.如權(quán)利要求6所述的電源箝制靜電放電防護(hù)電路,其特征在于,該P(yáng)型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)為P型重?fù)诫s部分。
      8.如權(quán)利要求1所述的電源箝制靜電放電防護(hù)電路,其特征在于,該硅控整流器為一N型基底觸發(fā)硅控整流器,該控制模塊包括: 一 P型金氧半場(chǎng)效晶體管,連接于該高電壓準(zhǔn)位; 一 N型金氧半場(chǎng)效晶體管,連接于該低電壓準(zhǔn)位; 至少一輸出二極管,連接于該P(yáng)型金氧半場(chǎng)效晶體管與該N型金氧半場(chǎng)效晶體管之間,其中該N型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)連接該至少一輸出二極管,且該至少一輸出二極管串聯(lián)于該P(yáng)型金氧半場(chǎng)效晶體管與該N型金氧半場(chǎng)效晶體管; 一電阻,并聯(lián)于該N型基底觸發(fā)硅控整流器、該P(yáng)型金氧半場(chǎng)效晶體管與該N型金氧半場(chǎng)效晶體管,該電阻的一端連接該低電壓準(zhǔn)位;以及 一導(dǎo)通串列,包括至少一連接于該P(yáng)型金氧半場(chǎng)效晶體管的導(dǎo)通元件,其中該導(dǎo)通串列連接于該電阻的另一端、該N型金氧半場(chǎng)效晶體管與該高電壓準(zhǔn)位之間。
      9.如權(quán)利要求8所述的電源箝制靜電放電防護(hù)電路,其特征在于,該至少一導(dǎo)通元件為二極管。
      10.如權(quán)利要求8所述的電源箝制靜電放電防護(hù)電路,其特征在于,該至少一導(dǎo)通元件為 PMOS。
      11.如權(quán)利要求8所述的電源箝制靜電放電防護(hù)電路,其特征在于,該至少一導(dǎo)通元件為 NM0S。
      12.如權(quán)利要求8所述的電源箝制靜電放電防護(hù)電路,其特征在于,該N型基底觸發(fā)硅控整流器包括: 一 P型重?fù)诫s區(qū),連接該高電壓準(zhǔn)位; 一 N型井,相鄰設(shè)置于該P(yáng)型重?fù)诫s區(qū),該N型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)位于該N型井之內(nèi); 一 P型井,相鄰設(shè)置于該N型井;以及 一 N型重?fù)诫s區(qū),相鄰設(shè)置于該P(yáng)型井,并連接該低電壓準(zhǔn)位。
      13.如權(quán)利要求12所述的電源箝制靜電放電防護(hù)電路,其特征在于,該N型基底觸發(fā)硅控整流器的該觸發(fā)節(jié)點(diǎn)為 N型重?fù)诫s部分。
      全文摘要
      一種電源箝制靜電放電防護(hù)電路,包括一硅控整流器以及一控制模塊,其中硅控整流器電性連接于一高電壓準(zhǔn)位與一低電壓準(zhǔn)位之間,以用來(lái)承載一電流路徑。控制模塊并聯(lián)于硅控整流器,并包含有一P型金氧半場(chǎng)效晶體管、一N型金氧半場(chǎng)效晶體管、至少一輸出二極管、一電阻、以及一導(dǎo)通串列。其中,硅控整流器可以是一P型或N型的基底觸發(fā)硅控整流器。利用此種新穎的電源箝制靜電放電防護(hù)電路,可達(dá)到大幅降低電路的漏電流與省卻元件加工面積的功效。
      文檔編號(hào)H02H9/04GK103219720SQ20121037776
      公開(kāi)日2013年7月24日 申請(qǐng)日期2012年10月8日 優(yōu)先權(quán)日2012年8月29日
      發(fā)明者艾飛, 柯明道, 姜信欽 申請(qǐng)人:晶焱科技股份有限公司
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1