一種模塊化并行處理的有源電力濾波器控制系統(tǒng)及其方法
【專利摘要】本發(fā)明公開了一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，包括顯示器、主控制板、第一從控制板、第二從控制板、第三從控制板、電壓傳感器和電流傳感器，所述主控制板分別和顯示器、電壓傳感器、電流傳感器相連接，主控制板還分別和第一、第二、第三從控制板相連接。本發(fā)明還公開了所述模塊化并行處理的有源電力濾波器控制系統(tǒng)的控制方法。本發(fā)明針對(duì)工業(yè)場(chǎng)合都是三相負(fù)載，利用FPGA的高速并行處理能力，實(shí)行三相模塊化控制，對(duì)三相諧波電流進(jìn)行并行檢測(cè)和處理，減小計(jì)算周期，增加一定時(shí)間內(nèi)諧波檢測(cè)次數(shù)，提高檢測(cè)精度、滿足各種負(fù)載需求。
【專利說明】一種模塊化并行處理的有源電力濾波器控制系統(tǒng)及其方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明公開了一種模塊化并行處理的有源電力濾波器控制系統(tǒng)及其方法，具體涉 及一種諧波提取算法，屬于電力系統(tǒng)自動(dòng)化產(chǎn)品及其電能質(zhì)量檢測(cè)控制【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002] 有源電力濾波器（APF)作為一種能動(dòng)態(tài)抑制諧波電流的電力電子裝置而廣泛關(guān) 注。APF的補(bǔ)償性能優(yōu)劣與其所采用的控制算法有很大關(guān)系。
[0003] 傳統(tǒng)的檢測(cè)邏輯是A相、B相、C相按順序分別檢測(cè)，然后按順序輸出電流，這就造 成了處理器運(yùn)算過程中的計(jì)算延時(shí)，導(dǎo)致計(jì)算效率低下，并且影響了結(jié)果的實(shí)時(shí)性。
[0004] 現(xiàn)有技術(shù)中常用的傳統(tǒng)算法時(shí)間花費(fèi)比較大，檢測(cè)速度低，整體的諧波跟蹤效果 也不理想?；贔PGA的模塊化并行處理的控制方法，比傳統(tǒng)的算法更加節(jié)約時(shí)間，因此提 1? 了檢測(cè)速度，提1?整體的諧波跟蹤效果。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明所要解決的技術(shù)問題是：針對(duì)現(xiàn)有技術(shù)的缺陷，提供一種模塊化并行處理 的有源電力濾波器控制系統(tǒng)及其方法，更靈活的、模塊化的、更快速的諧波補(bǔ)償辦法，更好 的適應(yīng)電網(wǎng)和各種負(fù)載特性，補(bǔ)償電網(wǎng)電流中的諧波電流。
[0006] 本發(fā)明為解決上述技術(shù)問題采用以下技術(shù)方案：
[0007] -種模塊化并行處理的有源電力濾波器控制系統(tǒng)，包括顯不器、主控制板、第一 從控制板、第二從控制板、第三從控制板、電壓傳感器和電流傳感器，所述主控制板分別和 顯示器、電壓傳感器、電流傳感器相連接，主控制板還分別和第一、第二、第三從控制板相連 接；所述主控制板上設(shè)置有主控制器，具體包括：數(shù)據(jù)采集模塊、電網(wǎng)電壓鎖相模塊、DFT控 制器、三相滑動(dòng)窗DFT模塊、三相基準(zhǔn)電流產(chǎn)生模塊和通信接口，所述電壓傳感器和電流傳 感器分別和數(shù)據(jù)采集模塊相連接，數(shù)據(jù)采集模塊分別和電網(wǎng)電壓鎖相模塊、DFT控制器相連 接，DFT控制器分別和三相滑動(dòng)窗DFT模塊相連接，三相滑動(dòng)窗DFT模塊依次對(duì)應(yīng)的和三相 基準(zhǔn)電流產(chǎn)生模塊相連接，三相基準(zhǔn)電流產(chǎn)生模塊分別和通信接口相連接；所述主控制器 用于實(shí)現(xiàn)電網(wǎng)諧波和無功檢測(cè)、電網(wǎng)電壓鎖相、電流基準(zhǔn)產(chǎn)生、電壓電流控制器、驅(qū)動(dòng)信號(hào) 產(chǎn)生和硬件封鎖驅(qū)動(dòng)信號(hào)。
[0008] 所述第一、第二、第三從控制板上均設(shè)置有從控制器，具體包括：從控制器數(shù)據(jù)采 集模塊、從控制器通信接口、電壓環(huán)控制器、電流環(huán)控制器、保護(hù)模塊和調(diào)制模塊，所述從控 制器數(shù)據(jù)采集模塊和電壓傳感器相連接，從控制器數(shù)據(jù)采集模塊還依次和電壓環(huán)控制器、 電流環(huán)控制器、調(diào)制模塊相連接，所述保護(hù)模塊也和調(diào)制模塊相連接，調(diào)制模塊的輸出端分 別和三個(gè)單相SPWM模塊相連接，所述從控制器通信接口和主控制板上的通信接口相連接， 從控制器通信接口還經(jīng)過電流環(huán)控制器和調(diào)制模塊相連接；所述從控制器用于實(shí)現(xiàn)控制功 率器件的開通與關(guān)斷以及繼電器的吸合與釋放。
[0009] 作為本發(fā)明的進(jìn)一步優(yōu)選方案，所述電網(wǎng)電壓鎖相模塊包括四個(gè)輸入端和兩個(gè)輸 出端，所述輸入端分別連接全局控制時(shí)鐘、全局復(fù)位信號(hào)、三相電壓的數(shù)字信號(hào)和外部接口 模塊，所述輸出端分別連接輸出結(jié)果端口和當(dāng)前該模塊的運(yùn)行狀態(tài)輸出端口。
[0010] 作為本發(fā)明的進(jìn)一步優(yōu)選方案，所述三相滑動(dòng)窗DFT模塊包括六個(gè)輸入端和三個(gè) 輸出端，所述輸入端分別連接全局控制時(shí)鐘、全局清零信號(hào)、負(fù)載側(cè)電流輸入、滑動(dòng)窗DFT 數(shù)據(jù)更新、MCU和硬件接口間的RAM接口，所述輸出端分別連接滑動(dòng)窗DFT結(jié)束標(biāo)志位、k次 諧波的幅值輸出、k次諧波的相角值輸出。
[0011] 作為本發(fā)明的進(jìn)一步優(yōu)選方案，所述三相基準(zhǔn)電流產(chǎn)生模塊為諧波合成控制器， 具體包括七個(gè)輸入端和三個(gè)輸出端，所述輸入端分別連接全局控制時(shí)鐘、全局清零信號(hào)、k 次諧波的幅值輸入、k次諧波的相角值輸入、鎖相環(huán)輸出的相角度、直流母線的基準(zhǔn)輸出、諧 波合成器開始指令輸入端，所述輸出端分別連接諧波合成器合成結(jié)束標(biāo)志位、合成算法產(chǎn) 生的1^;^_!1輸出端。
[0012] 作為本發(fā)明的進(jìn)一步優(yōu)選方案，所述從控制板上的電壓環(huán)控制器為電壓PID控制 器，具體包括四個(gè)輸入端和兩個(gè)輸出端，所述輸入端分別連接全局控制時(shí)鐘、全局清零信 號(hào)、直流母線電容的基準(zhǔn)電壓輸入端、直流側(cè)電容電壓輸入端，所述輸出端分別連接結(jié)束算 法標(biāo)志位、電壓PID算法的輸出端。
[0013] 作為本發(fā)明的進(jìn)一步優(yōu)選方案，所述從控制板上的電流環(huán)控制器為電流PID控制 器，具體包括五個(gè)輸入端和兩個(gè)輸出端，所述輸入端分別連接全局控制時(shí)鐘、全局清零信 號(hào)、諧波合成輸入端、三相三電平輸出電流采樣值輸入端、電流PID計(jì)算開始標(biāo)志位，所述 輸出端分別連接結(jié)束算法標(biāo)志位、電流PID算法的輸出端。
[0014] 作為本發(fā)明的進(jìn)一步優(yōu)選方案，所述單相SPWM模塊包括五個(gè)輸入端和一個(gè)輸出 端，所述輸入端分別連接全局控制時(shí)鐘、全局清零信號(hào)、單相電流調(diào)節(jié)器的輸入端、調(diào)節(jié)器 的狀態(tài)信號(hào)輸入端、保護(hù)信號(hào)輸入端，所述輸出端連接驅(qū)動(dòng)信號(hào)輸出端。
[0015] 本發(fā)明還公開了一種基于所述的模塊化并行處理的有源電力濾波器控制系統(tǒng)的 控制方法，主控制器在諧波檢測(cè)時(shí)實(shí)行三相并行處理，對(duì)A相、B相、C相同時(shí)進(jìn)行檢測(cè)運(yùn)算， 并同時(shí)并行輸出結(jié)果，具體步驟包括：
[0016] 步驟1、電壓傳感器實(shí)時(shí)采樣三相電壓，分別傳送到主控制器和從控制器，在從控 制器中，A相電網(wǎng)電壓送至第一從控制，B相電網(wǎng)電壓送至第二從控制器，C相電網(wǎng)電壓送至 第三從控制器；
[0017] 步驟2、電流傳感器檢測(cè)負(fù)載電流，實(shí)時(shí)輸出至主控制器，主控制采用DFT算法，對(duì) 負(fù)載電流進(jìn)行諧波提取，得到輸出諧波電流，并將其實(shí)時(shí)輸出至三個(gè)從控制器；
[0018] 步驟3、使用外接電流霍爾傳感器檢測(cè)有源電力濾波器的輸出電流，并反饋至從控 制器，從控制器將其與接收到的諧波電流給定信號(hào)進(jìn)行比較控制，經(jīng)過斬波調(diào)節(jié)器，控制開 關(guān)管輸出電流，并跟蹤檢測(cè)到的諧波電流。
[0019] 作為上述控制方法的進(jìn)一步優(yōu)選方案，所述步驟2中的DFT算法具體如下：
[0020] 設(shè)n-1時(shí)刻，在三相滑動(dòng)窗DFT模塊中選中N個(gè)樣本：
[0021] {x (n-N), x (n-N+1),......，x (n_2)，x (n_l)};
[0022] 在時(shí)刻n，在三相滑動(dòng)窗DFT模塊中選中N個(gè)樣本：
[0023] {x (n-N+1), x (n-N+2),......，x (n_2)，x (n_l)，x (n)};
[0024] 貝U，第N個(gè)樣本的第k個(gè)頻譜單元分別在n-1時(shí)刻、n時(shí)刻時(shí)的計(jì)算方法如下：
[0025] λ； , =(,'- ?("-1) + .ν(")-.ν("-Λ'".。
[0026] 本發(fā)明采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，針對(duì)工業(yè)場(chǎng)合都是三相負(fù)載，利用 FPGA的高速并行處理能力，實(shí)行三相模塊化控制，對(duì)三相諧波電流進(jìn)行并行檢測(cè)和處理，減 小計(jì)算周期，增加一定時(shí)間內(nèi)諧波檢測(cè)次數(shù)，提高檢測(cè)精度、滿足各種負(fù)載需求。本發(fā)明具 有以下技術(shù)效果：
[0027] 1)模塊化APF，模塊配有一個(gè)從控制器，模塊主電路是Η橋；每個(gè)APF模塊之間相 互獨(dú)立，方便容量擴(kuò)充；可以很容易實(shí)現(xiàn)并聯(lián)、串聯(lián)等；
[0028] 2)集中控制；各相相互獨(dú)立，由主控制器對(duì)各個(gè)模塊進(jìn)行控制，系統(tǒng)可靠性高；
[0029] 3)支持熱插拔；每個(gè)獨(dú)立的APF都可以實(shí)時(shí)并入電網(wǎng)和脫離電網(wǎng)；
[0030] 4)每相都有一個(gè)相互獨(dú)立的"單相"APF，對(duì)于每個(gè)單相的APF都配有一個(gè)控制器， 三相的控制器由中央主控制器進(jìn)行集中控制；
[0031] 5)采用FPGA高速處理器，高速AD裝換芯片，提高檢測(cè)速度和電流跟蹤性能，改善 濾波器濾波特性。

【專利附圖】

【附圖說明】
[0032] 圖1是系統(tǒng)總體框架示意圖。
[0033] 圖2是主控制器原理框圖。
[0034] 圖3是電網(wǎng)電壓鎖相環(huán)模塊。
[0035] 圖4是電網(wǎng)電壓鎖相環(huán)模塊時(shí)序圖。
[0036] 圖5是為滑動(dòng)窗DFT原理圖。
[0037] 圖6是DFT時(shí)序圖。
[0038] 圖7是諧波合成控制器原理圖。
[0039] 圖8是諧波合成時(shí)序圖。
[0040] 圖9是從控制器原理框圖。
[0041] 圖10是電壓PID原理圖。
[0042] 圖11是電壓PID時(shí)序圖。
[0043] 圖12是電流PID原理圖。
[0044] 圖13是電流PID時(shí)序圖。
[0045] 圖14是單相SPWM模塊。
[0046] 圖15是SPWM調(diào)制時(shí)序圖。

【具體實(shí)施方式】
[0047] 下面詳細(xì)描述本發(fā)明的實(shí)施方式，所述實(shí)施方式的示例在附圖中示出，其中自始 至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參 考附圖描述的實(shí)施方式是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。 [0048] 本【技術(shù)領(lǐng)域】技術(shù)人員可以理解的是，本發(fā)明中涉及到的相關(guān)模塊及其實(shí)現(xiàn)的功能 是在改進(jìn)后的硬件及其構(gòu)成的裝置、器件或系統(tǒng)上搭載現(xiàn)有技術(shù)中常規(guī)的計(jì)算機(jī)軟件程序 或有關(guān)協(xié)議就可實(shí)現(xiàn)，并非是對(duì)現(xiàn)有技術(shù)中的計(jì)算機(jī)軟件程序或有關(guān)協(xié)議進(jìn)行改進(jìn)。例如， 改進(jìn)后的計(jì)算機(jī)硬件系統(tǒng)依然可以通過裝載現(xiàn)有的軟件操作系統(tǒng)來實(shí)現(xiàn)該硬件系統(tǒng)的特 定功能。因此，可以理解的是，本發(fā)明的創(chuàng)新之處在于對(duì)現(xiàn)有技術(shù)中硬件模塊的改進(jìn)及其連 接組合關(guān)系，而非僅僅是對(duì)硬件模塊中為實(shí)現(xiàn)有關(guān)功能而搭載的軟件或協(xié)議的改進(jìn)。
[0049] 本【技術(shù)領(lǐng)域】技術(shù)人員可以理解的是，本發(fā)明中提到的相關(guān)模塊是用于執(zhí)行本申請(qǐng) 中所述操作、方法、流程中的步驟、措施、方案中的一項(xiàng)或多項(xiàng)的硬件設(shè)備。所述硬件設(shè)備可 以為所需的目的而專門設(shè)計(jì)和制造，或者也可以采用通用計(jì)算機(jī)中的已知設(shè)備或已知的其 他硬件設(shè)備。所述通用計(jì)算機(jī)有存儲(chǔ)在其內(nèi)的程序選擇性地激活或重構(gòu)。
[0050] 本【技術(shù)領(lǐng)域】技術(shù)人員可以理解，除非特意聲明，這里使用的單數(shù)形式"一"、"一 個(gè)"、"所述"和"該"也可包括復(fù)數(shù)形式。應(yīng)該進(jìn)一步理解的是，本發(fā)明的說明書中使用的措 辭"包括"是指存在所述特征、整數(shù)、步驟、操作、元件和/或組件，但是并不排除存在或添加 一個(gè)或多個(gè)其他特征、整數(shù)、步驟、操作、元件、組件和/或它們的組。應(yīng)該理解，當(dāng)我們稱元 件被"連接"或"耦接"到另一元件時(shí)，它可以直接連接或耦接到其他元件，或者也可以存在 中間元件。此外，這里使用的"連接"或"耦接"可以包括無線連接或耦接。這里使用的措 辭"和/或"包括一個(gè)或更多個(gè)相關(guān)聯(lián)的列出項(xiàng)的任一單元和全部組合。
[0051] 本【技術(shù)領(lǐng)域】技術(shù)人員可以理解，除非另外定義，這里使用的所有術(shù)語（包括技術(shù) 術(shù)語和科學(xué)術(shù)語）具有與本發(fā)明所屬領(lǐng)域中的普通技術(shù)人員的一般理解相同的意義。還應(yīng) 該理解的是，諸如通用字典中定義的那些術(shù)語應(yīng)該被理解為具有與現(xiàn)有技術(shù)的上下文中的 意義一致的意義，并且除非像這里一樣定義，不會(huì)用理想化或過于正式的含義來解釋。
[0052] 下面結(jié)合附圖對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)說明：
[0053] 系統(tǒng)總體框架示意圖如圖1所示，F(xiàn)PGA的主、從核心控制器是整個(gè)控制部分的核 心，其所需實(shí)現(xiàn)功能包括計(jì)算負(fù)載諧波和無功、APF補(bǔ)償電流控制、系統(tǒng)保護(hù)功能、用戶界面 交互。
[0054] 主控制器原理框圖如圖2所示，主控制器實(shí)現(xiàn)核心算法，直接由FPGA配置的硬件 實(shí)現(xiàn)，以減少延時(shí)；該模塊實(shí)現(xiàn)APF的核心功能，包括電網(wǎng)諧波和無功檢測(cè)、電網(wǎng)電壓鎖相、 電流基準(zhǔn)產(chǎn)生。該硬件模塊中的各個(gè)小模塊間并行執(zhí)行，模塊間有適當(dāng)?shù)耐ㄐ沤涌?。主?制器是基于FPGA的數(shù)字控制器，其硬件模塊主要包括數(shù)據(jù)采集模塊、電網(wǎng)電壓鎖相模塊、 滑動(dòng)窗DFT模塊、基準(zhǔn)電流產(chǎn)生模塊、通信接口等。
[0055] 圖2中ea、eb、ec為三相電網(wǎng)電壓，iLa、iLb、iLc為三相負(fù)載電流；兩種信號(hào)經(jīng)過 數(shù)據(jù)采集模塊后，三相電網(wǎng)電壓輸出至鎖相模塊，用來計(jì)算電網(wǎng)電壓相角，為諧波提取提供 相角依據(jù)；三相負(fù)載電流，輸出至DFT控制器、滑動(dòng)窗，輸出三相諧波電流作為基準(zhǔn)電流；
[0056] 主控制器在諧波檢測(cè)時(shí)，實(shí)行三相并行處理，以檢測(cè)3次諧波為例，傳統(tǒng)的檢測(cè)邏 輯是A相、B相、C相按順序分別檢測(cè)，然后按順序輸出電流；而本發(fā)明中，利用FPGA的強(qiáng)大 的并行處理能力，對(duì)A相、B相、C相進(jìn)行同時(shí)檢測(cè)運(yùn)算，輸出結(jié)果也是并行輸出，避免了處理 器運(yùn)算過程中的計(jì)算延時(shí)，提高了計(jì)算效率，且提高了結(jié)果的實(shí)時(shí)性。
[0057] 主控制器模塊中的電網(wǎng)電壓鎖相環(huán)模塊，如圖3所示，Gclk是全局控制時(shí)鐘，UData 是來自外部接口模塊的三相電壓的數(shù)字信號(hào)；該信號(hào)和Re_PLL是此模塊和外部接口模塊 的接口，用來控制外部采樣速率和時(shí)序，讀取采樣結(jié)果。Reset是全局復(fù)位信號(hào)，其來自 FPGA的MCU軟核。和Flag_PLL是電網(wǎng)電壓鎖相環(huán)模塊的輸出結(jié)果和當(dāng)前該模塊的運(yùn)行狀 態(tài)；它們是和需要電網(wǎng)相位信息的模塊相連，圖4給出了該模塊的時(shí)序圖。
[0058] 主控制器模塊中的滑動(dòng)窗DFT功能是計(jì)算負(fù)載側(cè)電流的基波和諧波頻譜，為諧波 合成模塊提供各諧波和基波電流的幅值與相角信息?；瑒?dòng)窗DFT模塊根據(jù)以下算法：
[0059] 設(shè)n-1 時(shí)刻，滑動(dòng)窗口選中 N個(gè)樣本{x(n-N), x(n_N+l),......, x(n_2), x(n_l)}; 在時(shí)刻 n,滑動(dòng)窗選中 N 個(gè)樣本為{x(n-N+l), x(n-N+2),......, x (n_2), x (n_l), x (n)};在 n-1時(shí)刻，N點(diǎn)DFT的第k個(gè)頻譜單元和在n時(shí)刻，N點(diǎn)的第k個(gè)頻譜單元的關(guān)系為：
[0060]

【權(quán)利要求】
1. 一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，其特征在于：包括顯示器、主控 制板、第一從控制板、第二從控制板、第三從控制板、電壓傳感器和電流傳感器，所述主控制 板分別和顯示器、電壓傳感器、電流傳感器相連接，主控制板還分別和第一、第二、第三從控 制板相連接； 所述主控制板上設(shè)置有主控制器，具體包括：數(shù)據(jù)采集模塊、電網(wǎng)電壓鎖相模塊、DFT 控制器、三相滑動(dòng)窗DFT模塊、三相基準(zhǔn)電流產(chǎn)生模塊和通信接口，所述電壓傳感器和電流 傳感器分別和數(shù)據(jù)采集模塊相連接，數(shù)據(jù)采集模塊分別和電網(wǎng)電壓鎖相模塊、DFT控制器相 連接，DFT控制器分別和三相滑動(dòng)窗DFT模塊相連接，三相滑動(dòng)窗DFT模塊依次對(duì)應(yīng)的和三 相基準(zhǔn)電流產(chǎn)生模塊相連接，三相基準(zhǔn)電流產(chǎn)生模塊分別和通信接口相連接； 所述主控制器用于實(shí)現(xiàn)電網(wǎng)諧波和無功檢測(cè)、電網(wǎng)電壓鎖相、電流基準(zhǔn)產(chǎn)生； 所述第一、第二、第三從控制板上均設(shè)置有從控制器，具體包括：從控制器數(shù)據(jù)采集模 塊、從控制器通信接口、電壓環(huán)控制器、電流環(huán)控制器、驅(qū)動(dòng)信號(hào)產(chǎn)生和硬件封鎖驅(qū)動(dòng)信號(hào)、 保護(hù)模塊和調(diào)制模塊，所述從控制器數(shù)據(jù)采集模塊和電壓傳感器相連接，從控制器數(shù)據(jù)采 集模塊還依次和電壓環(huán)控制器、電流環(huán)控制器、調(diào)制模塊相連接，所述保護(hù)模塊也和調(diào)制模 塊相連接，調(diào)制模塊的輸出端分別和三個(gè)單相SPWM模塊相連接，所述從控制器通信接口和 主控制板上的通信接口相連接，從控制器通信接口還經(jīng)過電流環(huán)控制器和調(diào)制模塊相連 接； 所述從控制器用于實(shí)現(xiàn)控制功率器件的開通與關(guān)斷以及繼電器的吸合與釋放。
2. 如權(quán)利要求1所述的一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，其特征在 于：所述電網(wǎng)電壓鎖相模塊包括四個(gè)輸入端和兩個(gè)輸出端，所述輸入端分別連接全局控制 時(shí)鐘、全局復(fù)位信號(hào)、三相電壓的數(shù)字信號(hào)和外部接口模塊，所述輸出端分別連接輸出結(jié)果 端口和當(dāng)前該模塊的運(yùn)行狀態(tài)輸出端口。
3. 如權(quán)利要求1所述的一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，其特征在 于：所述三相滑動(dòng)窗DFT模塊包括六個(gè)輸入端和三個(gè)輸出端，所述輸入端分別連接全局控 制時(shí)鐘、全局清零信號(hào)、負(fù)載側(cè)電流輸入、滑動(dòng)窗DFT數(shù)據(jù)更新、MCU和硬件接口間的RAM接 口，所述輸出端分別連接滑動(dòng)窗DFT結(jié)束標(biāo)志位、k次諧波的幅值輸出、k次諧波的相角值輸 出。
4. 如權(quán)利要求1所述的一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，其特征在 于：所述三相基準(zhǔn)電流產(chǎn)生模塊為諧波合成控制器，具體包括七個(gè)輸入端和三個(gè)輸出端，所 述輸入端分別連接全局控制時(shí)鐘、全局清零信號(hào)、k次諧波的幅值輸入、k次諧波的相角值 輸入、鎖相環(huán)輸出的相角度、直流母線的基準(zhǔn)輸出、諧波合成器開始指令輸入端，所述輸出 端分別連接諧波合成器合成結(jié)束標(biāo)志位、合成算法產(chǎn)生的Irefn_H輸出端。
5. 如權(quán)利要求1所述的一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，其特征在 于：所述從控制板上的電壓環(huán)控制器為電壓PID控制器，具體包括四個(gè)輸入端和兩個(gè)輸出 端，所述輸入端分別連接全局控制時(shí)鐘、全局清零信號(hào)、直流母線電容的基準(zhǔn)電壓輸入端、 直流側(cè)電容電壓輸入端，所述輸出端分別連接結(jié)束算法標(biāo)志位、電壓PID算法的輸出端。
6. 如權(quán)利要求1所述的一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，其特征在 于：所述從控制板上的電流環(huán)控制器為電流PID控制器，具體包括五個(gè)輸入端和兩個(gè)輸出 端，所述輸入端分別連接全局控制時(shí)鐘、全局清零信號(hào)、諧波合成輸入端、三相三電平輸出 電流采樣值輸入端、電流PID計(jì)算開始標(biāo)志位，所述輸出端分別連接結(jié)束算法標(biāo)志位、電流 PID算法的輸出端。
7. 如權(quán)利要求1所述的一種模塊化并行處理的有源電力濾波器控制系統(tǒng)，其特征在 于：所述單相SPWM模塊包括五個(gè)輸入端和一個(gè)輸出端，所述輸入端分別連接全局控制時(shí) 鐘、全局清零信號(hào)、單相電流調(diào)節(jié)器的輸入端、調(diào)節(jié)器的狀態(tài)信號(hào)輸入端、保護(hù)信號(hào)輸入端， 所述輸出端連接驅(qū)動(dòng)信號(hào)輸出端。
8. -種基于權(quán)利要求1所述的模塊化并行處理的有源電力濾波器控制系統(tǒng)的控制方 法，其特征在于，主控制器在諧波檢測(cè)時(shí)實(shí)行三相并行處理，對(duì)A相、B相、C相同時(shí)進(jìn)行檢測(cè) 運(yùn)算，并同時(shí)并行輸出結(jié)果，具體步驟包括： 步驟1、電壓傳感器實(shí)時(shí)采樣三相電壓，分別傳送到主控制器和從控制器，在從控制器 中，A相電網(wǎng)電壓送至第一從控制，B相電網(wǎng)電壓送至第二從控制器，C相電網(wǎng)電壓送至第三 從控制器； 步驟2、電流傳感器檢測(cè)負(fù)載電流，實(shí)時(shí)輸出至主控制器，主控制采用DFT算法，對(duì)負(fù)載 電流進(jìn)行諧波提取，得到輸出諧波電流，并將其實(shí)時(shí)輸出至三個(gè)從控制器； 步驟3、使用外接電流霍爾傳感器檢測(cè)有源電力濾波器的輸出電流，并反饋至從控制 器，從控制器將其與接收到的諧波電流給定信號(hào)進(jìn)行比較控制，經(jīng)過斬波調(diào)節(jié)器，控制開關(guān) 管輸出電流，并跟蹤檢測(cè)到的諧波電流。
9. 如權(quán)利要求8所述的一種模塊化并行處理的有源電力濾波器控制系統(tǒng)的控制方法， 其特征在于，所述步驟2中的DFT算法具體如下： 設(shè)n-1時(shí)刻，在三相滑動(dòng)窗DFT模塊中選中N個(gè)樣本： {x (n-N), x (n-N+1),......，x (n_2)，x (n_l)}; 在時(shí)刻n，在三相滑動(dòng)窗DFT模塊中選中N個(gè)樣本： {x (n-N+1), x (n-N+2),......，x (n_2)，x (n_l)，x (n)}; 貝1J，第N個(gè)樣本的第k個(gè)頻譜單元分別在n-1時(shí)刻、n時(shí)刻時(shí)的計(jì)算方法如下：
【文檔編號(hào)】H02J3/01GK104113064SQ201410311081
【公開日】2014年10月22日 申請(qǐng)日期:2014年6月30日 優(yōu)先權(quán)日:2014年6月30日
【發(fā)明者】張高玉, 溫小林, 仇志凌, 張東, 芮國(guó)強(qiáng), 張明, 李剛, 楊濤 申請(qǐng)人:南京亞派科技實(shí)業(yè)有限公司