用于高電壓應(yīng)用的快速高側(cè)功率fet柵極感測(cè)電路的制作方法
【專(zhuān)利摘要】本申請(qǐng)案涉及用于高電壓應(yīng)用的快速高側(cè)功率FET柵極感測(cè)電路。本發(fā)明涉及一種用于感測(cè)功率FET的柵極電壓的電路。切換電路包含具有高電壓額定值的切換FET，其漏極耦合到所述功率FET的柵極，且其源極耦合到輸出節(jié)點(diǎn)。第一反饋回路耦合到所述切換FET的柵極以促進(jìn)感測(cè)上升的柵極電壓。第二反饋回路耦合到所述切換FET的所述柵極以促進(jìn)感測(cè)下降的柵極電壓。
【專(zhuān)利說(shuō)明】用于高電壓應(yīng)用的快速高側(cè)功率FET柵極感測(cè)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般來(lái)說(shuō)涉及感測(cè)電路，且更特定來(lái)說(shuō)，涉及一種用于感測(cè)功率FET的柵極電壓的電路。

【背景技術(shù)】
[0002]降壓調(diào)節(jié)器是步降DC/DC轉(zhuǎn)換器且在許多電路應(yīng)用(特定來(lái)說(shuō)，高功率電路)中為有用的。功率場(chǎng)效應(yīng)晶體管(“FET”或“M0SFET”)經(jīng)設(shè)計(jì)以處置比其它半導(dǎo)體裝置高的功率電平，且因此通常用作降壓調(diào)節(jié)器中的開(kāi)關(guān)。
[0003]舉例來(lái)說(shuō)，同步降壓調(diào)節(jié)器具有用于將電感器充電的高側(cè)功率FET及用于使所存儲(chǔ)的電感器電流再循環(huán)的低側(cè)功率FET。通常，感測(cè)高側(cè)功率FET以控制降壓調(diào)節(jié)器。為了避免擊穿，低側(cè)FET直到高側(cè)FET關(guān)斷才能接通。因此，需要一電路來(lái)感測(cè)高側(cè)FET何時(shí)關(guān)斷。準(zhǔn)確且快速的感測(cè)對(duì)于實(shí)現(xiàn)最佳的電路性能是關(guān)鍵的。感測(cè)電路需要為快速的以最小化兩個(gè)FET均關(guān)斷的停滯時(shí)間，且其需要為準(zhǔn)確的以防止低側(cè)FET過(guò)早地接通并導(dǎo)致?lián)舸?br> [0004]先前的解決方案通常感測(cè)高側(cè)FET的柵極-源極電壓^。然而，這在高電壓域中產(chǎn)生感測(cè)信號(hào)，且因此需要電平移位電路來(lái)使信號(hào)降低到低電壓域以便由其它電路處理。此方法為準(zhǔn)確的，但由于由電平移位電路引入的延遲而為緩慢的。為了補(bǔ)償此延遲，可使得低側(cè)FET較早一點(diǎn)接通。然而，將危及準(zhǔn)確度，因?yàn)閬?lái)自電平移位的延遲隨著不同操作條件及工藝變化而變化。因此，在某些條件下，低側(cè)FET可過(guò)早接通且導(dǎo)致?lián)舸?br> [0005]因此，仍需要找到一種用于產(chǎn)生對(duì)于控制降壓調(diào)節(jié)器及其它有用功率電路為快速且準(zhǔn)確的感測(cè)信號(hào)的經(jīng)改進(jìn)解決方案。


【發(fā)明內(nèi)容】

[0006]本申請(qǐng)案的目標(biāo)是提供用于產(chǎn)生對(duì)于控制降壓調(diào)節(jié)器及其它有用的功率電路來(lái)說(shuō)快速且準(zhǔn)確的感測(cè)信號(hào)的經(jīng)改進(jìn)解決方案。
[0007]本申請(qǐng)案的實(shí)施例涉及一種用于感測(cè)功率FET的柵極處的電壓的電路。所述電路包括:
[0008]輸入節(jié)點(diǎn)，其耦合到所述功率FET的所述柵極；
[0009]輸出節(jié)點(diǎn)；及
[0010]切換電路，其耦合于所述輸入節(jié)點(diǎn)與所述輸出節(jié)點(diǎn)之間，所述切換電路經(jīng)配置以在所述輸出節(jié)點(diǎn)處產(chǎn)生柵極感測(cè)信號(hào)，所述切換電路包含:
[0011 ] 第一反饋回路，其用以促進(jìn)上升的柵極電壓轉(zhuǎn)變，
[0012]第二反饋回路，其用以促進(jìn)下降的柵極電壓轉(zhuǎn)變，及
[0013]第一切換FET，其具有高電壓額定值，且具有耦合到所述輸入節(jié)點(diǎn)的漏極；耦合到所述輸出節(jié)點(diǎn)的源極；及耦合到所述第一及第二反饋回路的柵極。
[0014]本申請(qǐng)案的另一實(shí)施例涉及一種用于感測(cè)高側(cè)功率FET的柵極處的電壓的電路。所述電路包括:
[0015]輸入節(jié)點(diǎn)，其耦合到所述高側(cè)功率FET的所述柵極；
[0016]輸出節(jié)點(diǎn)；
[0017]第一切換FET，其具有:高電壓額定值、耦合到所述輸入節(jié)點(diǎn)的漏極、耦合到所述輸出節(jié)點(diǎn)的源極，及耦合到第一節(jié)點(diǎn)的柵極，所述第一切換FET在所述輸出節(jié)點(diǎn)處產(chǎn)生柵極感測(cè)信號(hào)；
[0018]第二切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極的漏極、耦合到第二節(jié)點(diǎn)的源極，及耦合到所述第一切換FET的所述源極的柵極；
[0019]第三切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到第三節(jié)點(diǎn)的漏極、耦合到接地的源極，及在所述第二節(jié)點(diǎn)處耦合到電流源的柵極；
[0020]第四切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到所述輸出節(jié)點(diǎn)且耦合到所述第五切換FET的柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述第三節(jié)點(diǎn)處耦合到所述第三及第五切換FET的所述漏極的柵極 '及
[0021]所述第五切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、在所述第三節(jié)點(diǎn)處耦合到所述第三切換FET的所述漏極且耦合到所述第四切換FET的所述柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述輸出節(jié)點(diǎn)處耦合到所述第四切換FET的所述漏極的柵極。
[0022]本申請(qǐng)案的又一實(shí)施例涉及一種用于感測(cè)功率FET上的柵極信號(hào)的方法。所述方法包括:
[0023]提供包含具有高電壓額定值的切換FET的切換電路，所述切換FET具有耦合到所述功率FET的柵極的漏極、耦合于輸出節(jié)點(diǎn)處的源極，及柵極；
[0024]用所述切換電路來(lái)驅(qū)動(dòng)所述切換FET的所述柵極；
[0025]使用所述切換電路來(lái)感測(cè)所述功率FET的上升的柵極電壓，且使用所述切換FET在所述輸出節(jié)點(diǎn)處產(chǎn)生對(duì)應(yīng)于所述上升的柵極電壓的感測(cè)信號(hào)；及
[0026]使用所述切換電路來(lái)感測(cè)所述功率FET的下降的柵極電壓，且使用所述切換FET在所述輸出節(jié)點(diǎn)處產(chǎn)生對(duì)應(yīng)于所述下降的柵極電壓的感測(cè)信號(hào)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0027]圖1是常規(guī)降壓調(diào)節(jié)器的一個(gè)實(shí)施例的電路示意圖。
[0028]圖2是常規(guī)降壓調(diào)節(jié)器的另一實(shí)施例的電路示意圖。
[0029]圖3是具有柵極感測(cè)電路的經(jīng)改進(jìn)降壓調(diào)節(jié)器的實(shí)施例的電路示意圖。
[0030]圖4是圖3的柵極感測(cè)電路的詳細(xì)電路示意圖。
[0031]圖5A是標(biāo)繪來(lái)自柵極感測(cè)電路的電壓輸出以及柵極電壓兩者對(duì)時(shí)間的曲線圖。
[0032]圖5B是圖解說(shuō)明來(lái)自圖5A的細(xì)節(jié)5B的柵極感測(cè)電壓及柵極電壓的下降緣的曲線圖。
[0033]圖5C是圖解說(shuō)明來(lái)自圖5A的細(xì)節(jié)5C的柵極感測(cè)電壓及柵極電壓的上升緣的曲線圖。

【具體實(shí)施方式】
[0034]1.降壓調(diào)節(jié)器
[0035]圖1圖解說(shuō)明常規(guī)降壓調(diào)節(jié)器電路1A0電壓源12耦合于接地與第一開(kāi)關(guān)14之間以將輸入電壓Vin選擇性地提供到電路10。第二開(kāi)關(guān)16耦合于第一開(kāi)關(guān)14(在節(jié)點(diǎn)15處)與接地之間。電感器18耦合于節(jié)點(diǎn)15與節(jié)點(diǎn)19之間，電感器18在節(jié)點(diǎn)19上呈現(xiàn)輸出電壓VTOT。電容器20耦合于節(jié)點(diǎn)19與接地之間，且負(fù)載被展示為電阻性元件22且也耦合于節(jié)點(diǎn)19與接地之間。
[0036]當(dāng)?shù)谝婚_(kāi)關(guān)14閉合時(shí)，電流流動(dòng)穿過(guò)電感器18且進(jìn)入到負(fù)載22中，因此通過(guò)增加電感器的磁場(chǎng)而將電感器充電，借此增加VOTT。當(dāng)Vott達(dá)到指定值時(shí)，通過(guò)控制電路(未展示)將第一開(kāi)關(guān)14斷開(kāi)且將第二開(kāi)關(guān)16閉合。隨著磁場(chǎng)衰弱，電流繼續(xù)流動(dòng)穿過(guò)電感器18，且所述電感器放電。在電感器18完全放電之前，第二開(kāi)關(guān)16斷開(kāi)，第一開(kāi)關(guān)14閉合且循環(huán)被重復(fù)。Vtot的量值與其間第一開(kāi)關(guān)14接通的時(shí)間周期成比例。
[0037]圖2圖解說(shuō)明具有與圖1中的電路1A相同的基本配置的常規(guī)同步降壓調(diào)節(jié)器電路1B的替代實(shí)施例，只不過(guò)開(kāi)關(guān)分別是使用增強(qiáng)模式NMOS功率FET24及26來(lái)實(shí)施的。功率MOSFET開(kāi)關(guān)的使用實(shí)現(xiàn)以大約數(shù)百kHz到MHz的速率進(jìn)行快速同步切換，其中具有大約1mQ或更少的極低電阻性損耗。異步降壓調(diào)節(jié)器的實(shí)施方案使用肖特基二極管來(lái)代替低側(cè)開(kāi)關(guān)26。
[0038]另外，控制電路30耦合到開(kāi)關(guān)24及26，且振蕩器32耦合到控制電路。然而，由于高側(cè)開(kāi)關(guān)24為高電壓開(kāi)關(guān)，因此電路28耦合到柵極以獲得處于高電壓域中的柵極信號(hào)，且另一電路29耦合到電路28以提供所感測(cè)柵極信號(hào)從高電壓域40到低電壓域42的電平移位以便由控制電路30在低電壓域中處理。在一個(gè)實(shí)施例中，控制電路30可為響應(yīng)于負(fù)載22的改變而使用控制回路中的電壓及/或電流反饋來(lái)調(diào)節(jié)輸出電壓Vtot的脈沖寬度控制器。
[0039]通常，控制電路30感測(cè)至少高側(cè)M0SFET24的柵極-源極電壓Ves且在高電壓域中產(chǎn)生感測(cè)信號(hào)，必須接著將所述感測(cè)信號(hào)電平移位降低到低電壓域以便由控制器處理。
[0040]2.柵極感測(cè)電路
[0041]圖3圖解說(shuō)明為圖2的電路實(shí)施例1OB的變化形式的電路實(shí)施例10C，其中柵極感測(cè)電路100耦合于高側(cè)MOSFET開(kāi)關(guān)24的柵極(例如，在節(jié)點(diǎn)105處)與控制器30的高側(cè)柵極感測(cè)輸入HS_GATE_SENSE (例如，在節(jié)點(diǎn)195處)之間。在一個(gè)實(shí)施例中，柵極感測(cè)電路100與控制器30集成在一起。柵極感測(cè)電路100為用于將柵極感測(cè)信號(hào)直接耦合到高側(cè)柵極而不需要電平移位的切換電路，電平移位通常產(chǎn)生大約1ns或更多的傳播延遲。因此，僅有的切換延遲來(lái)自高電壓開(kāi)關(guān)120 (展示于圖4中)的電阻及節(jié)點(diǎn)195處的寄生電容。在一個(gè)實(shí)際實(shí)施例中，電阻大約為數(shù)百歐姆，且寄生電容大約為數(shù)十毫微微法拉，此導(dǎo)致少于Ins的時(shí)間常數(shù)。當(dāng)正反饋回路110(參見(jiàn)圖4)開(kāi)始生效時(shí)，轉(zhuǎn)變變得甚至更快。
[0042]圖4圖解說(shuō)明柵極感測(cè)電路100的一個(gè)實(shí)施例。柵極感測(cè)電路100包含連接到應(yīng)用電路200 (例如降壓調(diào)節(jié)器)的高側(cè)功率FET的柵極的輸入節(jié)點(diǎn)105及將GATE_SENSE信號(hào)提供到有用電路202 (例如降壓調(diào)節(jié)器的控制器)的輸出節(jié)點(diǎn)195。
[0043]在此實(shí)施例中，柵極感測(cè)電路100包含第一開(kāi)關(guān)120、第二開(kāi)關(guān)130、第三開(kāi)關(guān)140、電流源150、第四開(kāi)關(guān)160及第五開(kāi)關(guān)170。所述開(kāi)關(guān)中的每一者為如下文更全面描述的MOSFET開(kāi)關(guān)。然而，第一開(kāi)關(guān)120是額定值為高電壓的MOSFET開(kāi)關(guān)，其可在節(jié)點(diǎn)105處經(jīng)歷與高側(cè)MOSFET開(kāi)關(guān)24的柵極電壓一樣高的電壓。第二開(kāi)關(guān)130、第三開(kāi)關(guān)140、第四開(kāi)關(guān)160及第五開(kāi)關(guān)170是額定值為低電壓的MOSFET開(kāi)關(guān)且取決于節(jié)點(diǎn)101處的低電壓供應(yīng) Vdd。
[0044]第一開(kāi)關(guān)120的漏極耦合到輸入節(jié)點(diǎn)105，其源極(例如)在節(jié)點(diǎn)195處耦合到第二開(kāi)關(guān)130的柵極、第五開(kāi)關(guān)170的柵極及第四開(kāi)關(guān)160的漏極，且其柵極(例如)在節(jié)點(diǎn)101處耦合到第二開(kāi)關(guān)的漏極、第四開(kāi)關(guān)160的源極及第五開(kāi)關(guān)170的源極。
[0045]第二開(kāi)關(guān)130的漏極(例如)在節(jié)點(diǎn)101處耦合到第一開(kāi)關(guān)120的柵極且其柵極(例如)在節(jié)點(diǎn)195處耦合到第一開(kāi)關(guān)的源極、第五開(kāi)關(guān)170的柵極及第四開(kāi)關(guān)160的漏極。另外，第二開(kāi)關(guān)130的源極(例如)在節(jié)點(diǎn)102處耦合到第三開(kāi)關(guān)140的柵極及電流源 150。
[0046]第三開(kāi)關(guān)140的柵極(例如)在節(jié)點(diǎn)102處耦合到第二開(kāi)關(guān)130的源極及電流源150。另外，第三開(kāi)關(guān)140的漏極(例如)在節(jié)點(diǎn)103處耦合到第五開(kāi)關(guān)170的漏極及第四開(kāi)關(guān)160的柵極，且第三開(kāi)關(guān)的源極耦合到接地。
[0047]第四開(kāi)關(guān)160的源極(例如)在節(jié)點(diǎn)101處耦合到第一開(kāi)關(guān)120的柵極、第二開(kāi)關(guān)130的漏極及第五開(kāi)關(guān)170的源極。第四開(kāi)關(guān)160的漏極耦合到第五開(kāi)關(guān)170的柵極、第二開(kāi)關(guān)130的柵極(及因此第一開(kāi)關(guān)120的源極)及輸出節(jié)點(diǎn)195 ;且其柵極(例如)在節(jié)點(diǎn)103處耦合到第五開(kāi)關(guān)的漏極及第三開(kāi)關(guān)140的漏極。
[0048]第二開(kāi)關(guān)130、第三開(kāi)關(guān)140及第五開(kāi)關(guān)160形成促進(jìn)柵極感測(cè)的快速上升轉(zhuǎn)變的第一正反饋回路110。
[0049]第五開(kāi)關(guān)170的源極耦合到第一開(kāi)關(guān)120的柵極、第二開(kāi)關(guān)130的漏極及第四開(kāi)關(guān)160的源極；其漏極(例如)在節(jié)點(diǎn)103處耦合到第三開(kāi)關(guān)140的漏極及第四開(kāi)關(guān)160的柵極。另外，第五開(kāi)關(guān)170的柵極耦合到第四開(kāi)關(guān)160的漏極，第四開(kāi)關(guān)160的漏極耦合到輸出節(jié)點(diǎn)195。
[0050]第四開(kāi)關(guān)160及第五開(kāi)關(guān)170形成促進(jìn)柵極感測(cè)的快速下降轉(zhuǎn)變的第二正反饋回路 111。
[0051]電流源150的負(fù)端子(例如)在節(jié)點(diǎn)102處耦合到第二開(kāi)關(guān)130的源極及第三開(kāi)關(guān)140的柵極，且電流源的正端子耦合到接地。第一開(kāi)關(guān)120為高電壓FET，因?yàn)槠渲苯玉詈系礁邆?cè)功率FET24。剩余開(kāi)關(guān)130、140、160及170為在節(jié)點(diǎn)101處的低電壓供應(yīng)下操作的低電壓FET。
[0052]在一個(gè)實(shí)際實(shí)施例中，如下指定柵極感測(cè)電路100的組件。第一開(kāi)關(guān)為具有大溝道寬度與長(zhǎng)度比(例如，溝道寬度=11.00微米且溝道長(zhǎng)度=1.2微米)且可在高電壓(例如，30VDC)下操作的橫向擴(kuò)散增強(qiáng)型NMOS FET0第二開(kāi)關(guān)130及第三開(kāi)關(guān)140為具有大致I的溝道寬度與長(zhǎng)度比(例如，溝道寬度=1.5微米且溝道長(zhǎng)度=1.5微米)且可在較低電壓(例如，7VDC)下操作的垂直擴(kuò)散增強(qiáng)型NMOS FET0第四開(kāi)關(guān)160及第五開(kāi)關(guān)170為具有小于I的溝道寬度與長(zhǎng)度比(例如，溝道寬度=0.9微米且溝道長(zhǎng)度=3微米)且也可在較低電壓(例如，7VDC)下操作的垂直擴(kuò)散增強(qiáng)型PMOS FET0
[0053]3.柵極感測(cè)電路的操作
[0054]圖4的柵極感測(cè)電路100用于響應(yīng)于在功率FET (例如降壓調(diào)節(jié)器電路1C中的功率FET24)的高側(cè)柵極上檢測(cè)到電壓Ve的上升及下降(在節(jié)點(diǎn)105處測(cè)量)而在節(jié)點(diǎn)195處產(chǎn)生GATE_SENSE信號(hào)輸出。在邏輯方案中使用GATE_SENSE信號(hào)來(lái)控制降壓調(diào)節(jié)器電路(例如電路10C)的操作?，F(xiàn)在將描述電路100結(jié)合降壓調(diào)節(jié)器電路1C的操作。
[0055]當(dāng)功率FET24的柵極處的電壓Ve (在節(jié)點(diǎn)105處測(cè)量)處于接地時(shí)，節(jié)點(diǎn)195處的GATE_SENSE信號(hào)由開(kāi)關(guān)120強(qiáng)制為也保持處于接地。在功率FET24的柵極電壓Ve上升時(shí)，GATE_SENSE信號(hào)跟隨。在此階段期間，傳播延遲由開(kāi)關(guān)120的電阻及節(jié)點(diǎn)195處的寄生電容確定。
[0056]在Ve上升到接地以上時(shí)，開(kāi)關(guān)120的電阻由于較小柵極驅(qū)動(dòng)而變得較高。因此，傳播延遲往往變得有點(diǎn)長(zhǎng)。當(dāng)功率FET24的柵極電壓Ve上升到接地以上而大于功率FET24的柵極/源極電壓Ves的兩倍時(shí)，開(kāi)關(guān)130及140接通且上升轉(zhuǎn)變進(jìn)入第二階段。因此，開(kāi)關(guān)140克服開(kāi)關(guān)170的上拉且下拉開(kāi)關(guān)160的柵極。在開(kāi)關(guān)160接通時(shí)，其幫助上拉GATE_SENSE信號(hào)以跟隨柵極電壓Ve。因此，開(kāi)關(guān)130、140及160形成正反饋回路110以加速上升轉(zhuǎn)變。在第二階段中，正反饋回路110克服由開(kāi)關(guān)120的較高電阻導(dǎo)致的潛在較長(zhǎng)的延遲。
[0057]在柵極電壓Ve繼續(xù)上升而在供應(yīng)電壓Vdd的一個(gè)Ves內(nèi)時(shí)，開(kāi)關(guān)120關(guān)斷。GATE_SENSE信號(hào)由正反饋回路110 —直上拉到VDD。由于柵極信號(hào)繼續(xù)快速上升到極高電壓，因此開(kāi)關(guān)160將感測(cè)信號(hào)HS_GATE_SENSE箝位到節(jié)點(diǎn)101處的電壓(其通常為Vdd)以避免由于通過(guò)開(kāi)關(guān)120的電容性耦合所致的損壞。
[0058]當(dāng)柵極信號(hào)下降時(shí)，感測(cè)信號(hào)HS_GATE_SENSE最初保持處于VDD。在柵極從Vdd下降至IJ一個(gè)Ves以下時(shí)，開(kāi)關(guān)120接通且強(qiáng)制柵極感測(cè)信號(hào)HS_GATE_SENSE跟隨。在此階段中，節(jié)點(diǎn)195設(shè)法跟隨節(jié)點(diǎn)105下降。然而，開(kāi)關(guān)160仍設(shè)法將其上拉。因此，延遲為相對(duì)較長(zhǎng)的。在下一階段中，在柵極從接地下降到兩個(gè)Ves以下之后，開(kāi)關(guān)130及140開(kāi)始關(guān)斷。開(kāi)關(guān)170開(kāi)始通過(guò)上拉開(kāi)關(guān)160的柵極而關(guān)斷開(kāi)關(guān)160。在開(kāi)關(guān)160被停用的情況下，節(jié)點(diǎn)195可更加快速地下降。開(kāi)關(guān)160及170形成第二正反饋回路111以加速第二下降轉(zhuǎn)變階段。
[0059]對(duì)于上升及下降轉(zhuǎn)變兩者，在第二階段中發(fā)生為從接地的Vfc的幾乎兩倍的較快響應(yīng)?？赏ㄟ^(guò)將較多MOSFET裝置與開(kāi)關(guān)130或開(kāi)關(guān)140的源極串聯(lián)地堆疊來(lái)改變此閾值。
[0060]電路100的信號(hào)響應(yīng)圖解說(shuō)明于圖5A中所展示的曲線圖300中且表示電路模擬的結(jié)果。對(duì)照時(shí)間標(biāo)繪柵極電壓302且其在循環(huán)中從20VDC轉(zhuǎn)變?yōu)?VDC。還對(duì)照時(shí)間標(biāo)繪柵極感測(cè)電壓304且其在循環(huán)中從5VDC轉(zhuǎn)變?yōu)?VDC。
[0061]在圖5B的部分視圖中放大柵極電壓302及柵極感測(cè)電壓304的下降緣。此曲線圖展示柵極與柵極感測(cè)信號(hào)之間的延遲大約為Ins。在圖5C的部分視圖中放大柵極電壓302及柵極感測(cè)電壓304的上升緣。此曲線圖展示柵極與柵極感測(cè)信號(hào)之間的延遲大約為17ps。此為勝過(guò)導(dǎo)致大約1ns的延遲的電平移位技術(shù)的顯著改進(jìn)。
[0062]盡管已借助實(shí)例且就特定實(shí)施例來(lái)描述了一或多個(gè)實(shí)施方案，但應(yīng)理解，所述一或多個(gè)實(shí)施方案并不限制于所揭示的實(shí)施例。相反，本發(fā)明打算涵蓋如所屬領(lǐng)域的技術(shù)人員將明了的各種修改及類(lèi)似布置。因此，所附權(quán)利要求書(shū)的范圍應(yīng)被賦予最寬廣的合理解釋以便囊括所有此類(lèi)修改及類(lèi)似布置。
【權(quán)利要求】
1.一種用于感測(cè)功率FET的柵極處的電壓的電路，其包括: 輸入節(jié)點(diǎn)，其耦合到所述功率FET的所述柵極； 輸出節(jié)點(diǎn)；及 切換電路，其耦合于所述輸入節(jié)點(diǎn)與所述輸出節(jié)點(diǎn)之間，所述切換電路經(jīng)配置以在所述輸出節(jié)點(diǎn)處產(chǎn)生柵極感測(cè)信號(hào)，所述切換電路包含: 第一反饋回路，其用以促進(jìn)上升的柵極電壓轉(zhuǎn)變， 第二反饋回路，其用以促進(jìn)下降的柵極電壓轉(zhuǎn)變，及 第一切換FET，其具有高電壓額定值，且具有耦合到所述輸入節(jié)點(diǎn)的漏極；耦合到所述輸出節(jié)點(diǎn)的源極；及耦合到所述第一及第二反饋回路的柵極。
2.根據(jù)權(quán)利要求1所述的電路，其中: 所述第一反饋回路包含第二切換FET、第三切換FET及第四切換FET ;且 所述第二反饋回路包含所述第四切換FET及第五切換FET ； 所述第二切換FET具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、在第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極的漏極、耦合到第二節(jié)點(diǎn)的源極，及耦合到所述第一切換FET的所述源極的柵極； 所述第三切換FET具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到第三節(jié)點(diǎn)的漏極、耦合到接地的源極，及在所述第二節(jié)點(diǎn)處耦合到電流源的柵極；所述第四切換FET具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到所述輸出節(jié)點(diǎn)且耦合到所述第五切換FET的柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述第三節(jié)點(diǎn)處耦合到所述第三及第五切換FET的所述漏極的柵極；且 所述第五切換FET具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、在所述第三節(jié)點(diǎn)處耦合到所述第三切換FET的所述漏極且耦合到所述第四切換FET的所述柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述輸出節(jié)點(diǎn)處耦合到所述第四切換FET的所述漏極的柵極。
3.根據(jù)權(quán)利要求2所述的電路，其中所述第一切換FET為高電壓NMOS結(jié)構(gòu)。
4.根據(jù)權(quán)利要求2所述的電路，其中所述第一切換FET為橫向擴(kuò)散增強(qiáng)型高電壓NMOS結(jié)構(gòu)。
5.根據(jù)權(quán)利要求2所述的電路，其中所述第二及第三切換FET為低電壓MOS結(jié)構(gòu)，且所述第四及第五切換FET為低電壓MOS結(jié)構(gòu)。
6.根據(jù)權(quán)利要求2所述的電路，其中所述第二及第三切換FET為垂直擴(kuò)散增強(qiáng)型低電壓NMOS結(jié)構(gòu)，且所述第四及第五切換FET為垂直擴(kuò)散增強(qiáng)型低電壓PMOS結(jié)構(gòu)。
7.一種用于感測(cè)高側(cè)功率FET的柵極處的電壓的電路，其包括: 輸入節(jié)點(diǎn)，其耦合到所述高側(cè)功率FET的所述柵極； 輸出節(jié)點(diǎn)； 第一切換FET，其具有:高電壓額定值、耦合到所述輸入節(jié)點(diǎn)的漏極、耦合到所述輸出節(jié)點(diǎn)的源極，及耦合到第一節(jié)點(diǎn)的柵極，所述第一切換FET在所述輸出節(jié)點(diǎn)處產(chǎn)生柵極感測(cè)信號(hào)； 第二切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極的漏極、耦合到第二節(jié)點(diǎn)的源極，及耦合到所述第一切換FET的所述源極的柵極； 第三切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到第三節(jié)點(diǎn)的漏極、耦合到接地的源極，及在所述第二節(jié)點(diǎn)處耦合到電流源的柵極； 第四切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到所述輸出節(jié)點(diǎn)且耦合到所述第五切換FET的柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述第三節(jié)點(diǎn)處耦合到所述第三及第五切換FET的所述漏極的柵極；且 所述第五切換FET，其具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、在所述第三節(jié)點(diǎn)處耦合到所述第三切換FET的所述漏極且耦合到所述第四切換FET的所述柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述輸出節(jié)點(diǎn)處耦合到所述第四切換FET的所述漏極的柵極。
8.根據(jù)權(quán)利要求7所述的電路，其中所述第一切換FET為高電壓NMOS結(jié)構(gòu)。
9.根據(jù)權(quán)利要求7所述的電路，其中所述第一切換FET為橫向擴(kuò)散增強(qiáng)型高電壓NMOS結(jié)構(gòu)。
10.根據(jù)權(quán)利要求7所述的電路，其中所述第二及第三切換FET為低電壓MOS結(jié)構(gòu)，且所述第四及第五切換FET為低電壓MOS結(jié)構(gòu)。
11.根據(jù)權(quán)利要求7所述的電路，其中所述第二及第三切換FET為垂直擴(kuò)散增強(qiáng)型低電壓NMOS結(jié)構(gòu)，且所述第四及第五切換FET為垂直擴(kuò)散增強(qiáng)型低電壓PMOS結(jié)構(gòu)。
12.根據(jù)權(quán)利要求7所述的電路，其中: 所述第一切換FET具有大致9的溝道寬度與長(zhǎng)度比；且 所述第四及第五切換FET各自具有大致0.3的溝道寬度與長(zhǎng)度比。
13.根據(jù)權(quán)利要求7所述的電路，其中: 所述第一切換FET具有大致11微米的溝道寬度及大致1.2微米的溝道長(zhǎng)度； 所述第二及第三切換FET各自具有大致1.5微米的溝道寬度及大致1.5微米的溝道長(zhǎng)度；且 所述第四及第五切換FET各自具有大致0.9微米的溝道寬度及大致3微米的溝道長(zhǎng)度。
14.根據(jù)權(quán)利要求7所述的電路，其中: 所述第二、第三及第五切換FET形成到所述第一切換FET的第一正反饋回路以促進(jìn)感測(cè)上升的柵極電壓；且 所述第四及第五切換FET形成到所述第一切換FET的第二正反饋回路以促進(jìn)感測(cè)下降的柵極電壓。
15.一種用于感測(cè)功率FET上的柵極信號(hào)的方法，其包括: 提供包含具有高電壓額定值的切換FET的切換電路，所述切換FET具有耦合到所述功率FET的柵極的漏極、耦合于輸出節(jié)點(diǎn)處的源極，及柵極； 用所述切換電路來(lái)驅(qū)動(dòng)所述切換FET的所述柵極； 使用所述切換電路來(lái)感測(cè)所述功率FET的上升的柵極電壓，且使用所述切換FET在所述輸出節(jié)點(diǎn)處產(chǎn)生對(duì)應(yīng)于所述上升的柵極電壓的感測(cè)信號(hào)；及 使用所述切換電路來(lái)感測(cè)所述功率FET的下降的柵極電壓，且使用所述切換FET在所述輸出節(jié)點(diǎn)處產(chǎn)生對(duì)應(yīng)于所述下降的柵極電壓的感測(cè)信號(hào)。
16.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括: 經(jīng)由用于感測(cè)所述功率FET的所述上升的柵極電壓的第一反饋回路且經(jīng)由用于感測(cè)所述功率FET的所述下降的柵極電壓的第二反饋回路來(lái)向所述切換FET的所述柵極提供反饋。
17.根據(jù)權(quán)利要求16所述的方法，所述感測(cè)所述上升的柵極電壓的步驟進(jìn)一步包括: 當(dāng)所述功率FET的所述柵極電壓上升到接地以上而達(dá)到大于所述功率FET的所述柵極與源極之間的柵極/源極電壓的預(yù)定電壓時(shí)，接通所述第一反饋回路。
18.根據(jù)權(quán)利要求16所述的方法，所述感測(cè)所述下降的柵極電壓的步驟進(jìn)一步包括: 當(dāng)所述功率FET的所述柵極電壓下降到供應(yīng)電壓以下而達(dá)到大于所述功率FET的所述柵極與所述源極之間的柵極/源極電壓的預(yù)定電壓時(shí)，接通所述第二反饋回路。
19.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包括: 將所述預(yù)定電壓設(shè)定為在接地以上達(dá)所述功率FET的所述柵極/源極電壓的兩倍。
20.根據(jù)權(quán)利要求16所述的方法，其進(jìn)一步包括: 提供第二切換FET，所述第二切換FET具有:低于第一切換FET的高電壓額定值的電壓額定值、在第一節(jié)點(diǎn)處耦合到所述第一切換FET的柵極的漏極、耦合到第二節(jié)點(diǎn)的源極，及耦合到所述第一切換FET的源極的柵極； 提供第三切換FET，所述第三切換FET具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到第三節(jié)點(diǎn)的漏極、耦合到接地的源極，及在所述第二節(jié)點(diǎn)處耦合到電流源的柵極； 提供第四切換FET，所述第四切換FET具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、耦合到所述輸出節(jié)點(diǎn)且耦合到第五切換FET的柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述第三節(jié)點(diǎn)處耦合到所述第三及第五切換FET的所述漏極的柵極；及 提供所述第五切換FET，所述第五切換FET具有:低于所述第一切換FET的所述高電壓額定值的電壓額定值、在所述第三節(jié)點(diǎn)處耦合到所述第三切換FET的所述漏極且耦合到所述第四切換FET的所述柵極的漏極、在所述第一節(jié)點(diǎn)處耦合到所述第一切換FET的所述柵極及所述第二切換FET的所述漏極的源極，及在所述輸出節(jié)點(diǎn)處耦合到所述第四切換FET的所述漏極的柵極； 其中所述第二、第三及第五切換FET形成所述第一反饋回路，且所述第四及第五切換FET形成所述第二反饋回路。
【文檔編號(hào)】H02M3/156GK104377957SQ201410393707
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2014年8月12日 優(yōu)先權(quán)日:2013年8月12日
【發(fā)明者】政·李, 詹偉鐘 申請(qǐng)人:德州儀器公司