防止過沖電流裝置制造方法
【專利摘要】本實用新型公開了一種防止過沖電流裝置。防止過沖電流裝置包括第一電阻、第二電阻、第三電阻、第四電阻、第一瓷片電容、第二瓷片電容、第一電解電容、第二電解電容、第一穩(wěn)壓管、第一NPN管和第一NMOS功率管。利用本實用新型提供的防止過沖電流裝置能很好地防止電流過沖損壞電源系統(tǒng)。
【專利說明】防止過沖電流裝置

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及開關(guān)電源技術(shù)，尤其涉及到防止過沖電流裝置。

【背景技術(shù)】
[0002]在開關(guān)電源系統(tǒng)中，為了防止較大的過沖電流使系統(tǒng)損傷，設(shè)置了過沖電流裝置，可以使電壓緩慢上升。


【發(fā)明內(nèi)容】

[0003]本實用新型旨在解決現(xiàn)有技術(shù)的不足，提供一種防止過沖電流損壞電源系統(tǒng)的過沖電流裝置。
[0004]防止過沖電流裝置，包括第一電阻、第二電阻、第三電阻、第四電阻、第一瓷片電容、第二瓷片電容、第一電解電容、第二電解電容、第一穩(wěn)壓管、第一 NPN管和第一 NMOS功率管:
[0005]所述第一電阻的一端接輸入電壓和所述第三電阻的一端和所述第一 NMOS功率管的漏極，另一端接所述第二電阻的一端和所述第一 NPN管的基極；
[0006]所述第二電阻的一端接所述第一電阻的一端和所述第一 NPN管的基極，另一端接所述第一瓷片電容的一端和所述第一穩(wěn)壓管的N極和所述第一電解電容的正極；
[0007]所述第三電阻的一端接輸入電壓和所述第一電阻的一端和所述第一 NMOS功率管的漏極，另一端接所述第一 NPN管的集電極；
[0008]所述第四電阻的一端接所述第一 NMOS功率管的柵極和所述第二瓷片電容的一端和所述第二電解電容的正極和所述第一 NPN管的發(fā)射極，另一端接地；
[0009]所述第一瓷片電容的一端接所述第二電阻的一端和所述第一穩(wěn)壓管的N極和所述第一電解電容的正極，另一端接地；
[0010]所述第二瓷片電容的一端接所述第四電阻的一端和所述第一 NMOS功率管的柵極和所述第二電解電容的正極和所述第一 NPN管的發(fā)射極，另一端接地；
[0011]所述第一電解電容的正極接所述第二電阻的一端和所述第一瓷片電容的一端和所述第一穩(wěn)壓管的N極；負(fù)極接地；
[0012]所述第二電解電容的正極接所述第四電阻的一端和所述第一 NMOS功率管的柵極和所述第二瓷片電容的一端和所述第一 NPN管的發(fā)射極，負(fù)極接地；
[0013]所述第一穩(wěn)壓管的P極接地，N極接所述第一瓷片電容的一端和所述第二電阻的一端和所述第一電解電容的正極；
[0014]所述第一 NPN管的基極接所述第一電阻的一端和所述第二電阻的一端，集電極接所述第三電阻的一端，發(fā)射極接所述第二電解電容的正極和所述第四電阻的一端和所述第一 NMOS功率管的柵極和所述第二瓷片電容的一端；
[0015]所述第一 NMOS功率管的柵極接所述第一 NPN管的發(fā)射極和所述第二電解電容的正極和所述第四電阻的一端和所述第二瓷片電容的一端，漏極接輸入電壓和所述第一電阻的一端和所述第三電阻的一端，襯底接源極作為該裝置的輸出電壓；
[0016]所述第一電阻、第二電阻、所述第一瓷片電容、第一穩(wěn)壓管和所述第一電解電容構(gòu)成所述第一 NPN管的基極電壓產(chǎn)生電路，當(dāng)輸入電壓升高時，由于有所述第一瓷片電容和所述第一電解電容的存在，所述第一 NPN管的基極電壓會慢慢上升，所述第一瓷片電容和第一電解電容上的電壓上升到所述第一穩(wěn)壓管的穩(wěn)壓值，同時瓷片電容有濾除高頻信號的特性使其上升過程中的高頻干擾，電解電容有濾除低頻信號的特性使其上升過程中的低頻干擾，使其上升過程中讓干擾信號降到最?。?br> [0017]當(dāng)所述第一 NPN管的基極電壓和發(fā)射極電壓差上升0.7V時開始導(dǎo)通工作，對所述第二瓷片電容和所述第二電解電容進(jìn)行充電，所述第二電解電容上的電壓也是慢慢上升，也即是所述第一 NMOS功率管的柵極的電壓開始上升，使得所述第一 NMOS管功率管開始慢慢導(dǎo)通，使其源極有電流流出，同時源極的電壓也開始上升，達(dá)到輸出電壓慢慢上升的目的，防止有沖擊電流產(chǎn)生。
[0018]利用本實用新型提供的防止過沖電流裝置能很好地防止電流過沖損壞電源系統(tǒng)。

【專利附圖】

【附圖說明】
[0019]圖1為本實用新型的防止過沖電流裝置的電路圖。

【具體實施方式】
[0020]以下結(jié)合附圖對本實用新型內(nèi)容進(jìn)一步說明。
[0021]防止過沖電流裝置，如圖1所示，包括第一電阻101、第二電阻102、第三電阻106、第四電阻109、第一瓷片電容103、第二瓷片電容108、第一電解電容105、第二電解電容110、第一穩(wěn)壓管104、第一 NPN管107和第一 NMOS功率管111:
[0022]所述第一電阻101的一端接輸入電壓和所述第三電阻106的一端和所述第一NMOS功率管111的漏極，另一端接所述第二電阻102的一端和所述第一 NPN管107的基極；
[0023]所述第二電阻102的一端接所述第一電阻101的一端和所述第一 NPN管107的基極，另一端接所述第一瓷片電容103的一端和所述第一穩(wěn)壓管104的N極和所述第一電解電容105的正極；
[0024]所述第三電阻106的一端接輸入電壓和所述第一電阻101的一端和所述第一NMOS功率管111的漏極，另一端接所述第一 NPN管107的集電極；
[0025]所述第四電阻109的一端接所述第一 NMOS功率管111的柵極和所述第二瓷片電容108的一端和所述第二電解電容110的正極和所述第一 NPN管107的發(fā)射極，另一端接地；
[0026]所述第一瓷片電容103的一端接所述第二電阻102的一端和所述第一穩(wěn)壓管104的N極和所述第一電解電容105的正極，另一端接地；
[0027]所述第二瓷片電容108的一端接所述第四電阻109的一端和所述第一 NMOS功率管111的柵極和所述第二電解電容110的正極和所述第一 NPN管107的發(fā)射極，另一端接地；
[0028]所述第一電解電容105的正極接所述第二電阻102的一端和所述第一瓷片電容103的一端和所述第一穩(wěn)壓管104的N極；負(fù)極接地；
[0029]所述第二電解電容110的正極接所述第四電阻109的一端和所述第一 NMOS功率管111的柵極和所述第二瓷片電容108的一端和所述第一 NPN管107的發(fā)射極，負(fù)極接地；
[0030]所述第一穩(wěn)壓管104的P極接地，N極接所述第一瓷片電容103的一端和所述第二電阻102的一端和所述第一電解電容105的正極；
[0031]所述第一 NPN管107的基極接所述第一電阻101的一端和所述第二電阻102的一端，集電極接所述第三電阻106的一端，發(fā)射極接所述第二電解電容110的正極和所述第四電阻109的一端和所述第一 NMOS功率管111的柵極和所述第二瓷片電容108的一端；
[0032]所述第一 NMOS功率管111的柵極接所述第一 NPN管107的發(fā)射極和所述第二電解電容110的正極和所述第四電阻109的一端和所述第二瓷片電容108的一端，漏極接輸入電壓和所述第一電阻101的一端和所述第三電阻106的一端，襯底接源極作為該裝置的輸出電壓；
[0033]所述第一電阻101、第二電阻102、所述第一瓷片電容103、第一穩(wěn)壓管104和所述第一電解電容105構(gòu)成所述第一 NPN管107的基極電壓產(chǎn)生電路，當(dāng)輸入電壓升高時，由于有所述第一瓷片電容103和所述第一電解電容105的存在，所述第一 NPN管107的基極電壓會慢慢上升，所述第一瓷片電容103和第一電解電容105上的電壓上升到所述第一穩(wěn)壓管的穩(wěn)壓值，同時瓷片電容有濾除高頻信號的特性使其上升過程中的高頻干擾，電解電容有濾除低頻信號的特性使其上升過程中的低頻干擾，使其上升過程中讓干擾信號降到最?。?br> [0034]當(dāng)所述第一 NPN管107的基極電壓和發(fā)射極電壓差上升0.7V時開始導(dǎo)通工作，對所述第二瓷片電容和所述第二電解電容110進(jìn)行充電，所述第二電解電容110上的電壓也是慢慢上升，也即是所述第一 NMOS功率管111的柵極的電壓開始上升，使得所述第一 NMOS管111功率管開始慢慢導(dǎo)通，使其源極有電流流出，同時源極的電壓也開始上升，達(dá)到輸出電壓慢慢上升的目的，防止有沖擊電流產(chǎn)生。
[0035]本實用新型公開了一種防止過沖電流裝置，并且參照附圖描述了本實用新型的【具體實施方式】和效果。應(yīng)該理解到的是:上述實施例只是對本實用新型的說明，而不是對本實用新型的限制，任何不超出本實用新型實質(zhì)精神范圍內(nèi)的實用新型創(chuàng)造，均落入本實用新型保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.防止過沖電流裝置，其特征在于包括第一電阻、第二電阻、第三電阻、第四電阻、第一瓷片電容、第二瓷片電容、第一電解電容、第二電解電容、第一穩(wěn)壓管、第一 NPN管和第一NMOS功率管: 所述第一電阻的一端接輸入電壓和所述第三電阻的一端和所述第一 NMOS功率管的漏極，另一端接所述第二電阻的一端和所述第一 NPN管的基極； 所述第二電阻的一端接所述第一電阻的一端和所述第一 NPN管的基極，另一端接所述第一瓷片電容的一端和所述第一穩(wěn)壓管的N極和所述第一電解電容的正極； 所述第三電阻的一端接輸入電壓和所述第一電阻的一端和所述第一 NMOS功率管的漏極，另一端接所述第一 NPN管的集電極； 所述第四電阻的一端接所述第一 NMOS功率管的柵極和所述第二瓷片電容的一端和所述第二電解電容的正極和所述第一 NPN管的發(fā)射極，另一端接地； 所述第一瓷片電容的一端接所述第二電阻的一端和所述第一穩(wěn)壓管的N極和所述第一電解電容的正極，另一端接地； 所述第二瓷片電容的一端接所述第四電阻的一端和所述第一 NMOS功率管的柵極和所述第二電解電容的正極和所述第一 NPN管的發(fā)射極，另一端接地； 所述第一電解電容的正極接所述第二電阻的一端和所述第一瓷片電容的一端和所述第一穩(wěn)壓管的N極；負(fù)極接地； 所述第二電解電容的正極接所述第四電阻的一端和所述第一 NMOS功率管的柵極和所述第二瓷片電容的一端和所述第一 NPN管的發(fā)射極，負(fù)極接地； 所述第一穩(wěn)壓管的P極接地，N極接所述第一瓷片電容的一端和所述第二電阻的一端和所述第一電解電容的正極； 所述第一 NPN管的基極接所述第一電阻的一端和所述第二電阻的一端，集電極接所述第三電阻的一端，發(fā)射極接所述第二電解電容的正極和所述第四電阻的一端和所述第一NMOS功率管的柵極和所述第二瓷片電容的一端； 所述第一 NMOS功率管的柵極接所述第一 NPN管的發(fā)射極和所述第二電解電容的正極和所述第四電阻的一端和所述第二瓷片電容的一端，漏極接輸入電壓和所述第一電阻的一端和所述第三電阻的一端，襯底接源極作為該裝置的輸出電壓。
【文檔編號】H02M1/32GK203840195SQ201420191882
【公開日】2014年9月17日 申請日期:2014年4月16日 優(yōu)先權(quán)日:2014年4月16日
【發(fā)明者】沈?qū)O園 申請人:浙江商業(yè)職業(yè)技術(shù)學(xué)院