本發(fā)明涉及一種DC-DC轉換器電路，特別是涉及一種使用軟啟動操作的負電荷泵轉換器電路。

背景技術：

參照圖1，圖1示出了常規(guī)的負電荷泵電路10的電路圖。電路10包括第一CMOS開關電路12和第二CMOS開關電路14。每個開關電路12和14由一對串聯(lián)連接的MOSFET(驅動晶體管)形成，這對MOSFET包括p溝道晶體管16和n溝道晶體管18。第一CMOS開關電路12連接在正電壓源節(jié)點Vpos與接地基準節(jié)點Vgnd之間(其中晶體管16的源極連接至正電壓源節(jié)點Vpos，而晶體管18的源極連接至接地基準節(jié)點Vgnd)。第二CMOS開關電路14被連接在接地基準節(jié)點Vgnd和負電壓輸出節(jié)點Vneg之間(其中晶體管16的源極被連接到接地基準節(jié)點Vgnd，而晶體管18的源極連接到負電壓輸出節(jié)點Vneg)。晶體管16和18的源極-漏極路徑在晶體管16、18的漏極端子處彼此連接，以限定第一CMOS開關電路12的正節(jié)點20和第二CMOS開關電路14的負節(jié)點22?？焖匐娙萜鰿_快速相應地連接在正節(jié)點20與負節(jié)點22之間。輸出電容器C_輸出連接在負電壓輸出節(jié)點Vneg與接地基準節(jié)點Vgnd之間。第一和第二CMOS開關電路12和14內的驅動晶體管的柵極端子各自由驅動器電路24響應于非重疊時鐘發(fā)生器電路26生成的時鐘信號(clk1至clk4)而驅動。圖2展示了時鐘信號clk1至clk4的波形的一般形狀。在波形的每個周期42的第一階段40期間，第一和第二CMOS開關電路12和14中的p溝道晶體管16各自被接通，并且電流從正電壓源節(jié)點Vpos流向接地基準節(jié)點Vgnd從而對電容器C_快速充電。在周期42 的第二階段44期間，第一和第二CMOS開關電路12、14中的n溝道晶體管18各自被接通，從而將充電的電容器C_快速的更正的極板連接至地面并且將充電的電容器C_快速的更負的極板連接至負電壓輸出節(jié)點Vneg。最終在負電壓輸出節(jié)點Vneg處生成負電壓，該負電壓具有等于在正電壓源節(jié)點Vpos處的電壓的絕對值。

出于簡化和成本降低的原因，對電荷泵電路10的控制優(yōu)選地是開環(huán)。因而，通常不使用對電荷泵電路的運行的軟啟動控制。時鐘信號clk1至clk4的占空比是固定的。然而，本領域中需要對開環(huán)型電荷泵電路的軟啟動控制。

技術實現(xiàn)要素：

在實施例中，一種電路，包括：電荷泵電路，該電荷泵電路耦接在正電源節(jié)點與接地節(jié)點之間，所述電荷泵電路響應于從時鐘發(fā)生器輸出的多個時鐘信號而運行以在負電壓輸出節(jié)點產生負電壓；以及用于所述電荷泵電路的軟啟動電路，該軟啟動電路包括比較電路，該比較電路被配置成用于在該電荷泵電路啟動期間將電源電壓與該負電壓之間的中間電壓與下降的斜坡電壓進行比較并且響應于所述比較而選擇性地啟用時鐘發(fā)生器以生成所述多個時鐘信號。

在實施例中，一種電路，包括：電荷泵電路，該電荷泵電路耦接在正電源節(jié)點與接地節(jié)點之間，所述電荷泵電路包括被配置成用于生成多個時鐘信號的時鐘發(fā)生器，該電荷泵電路響應于所述多個時鐘信號，從而在負電壓輸出節(jié)點產生負電壓；以及用于所述電荷泵電路的軟啟動電路，該軟啟動電路運行以在軟啟動期間引起該多個時鐘信號的脈沖跳躍，每當該軟啟動電路所感測的電源電壓和該負電壓之間的中間電壓跨越斜坡電壓時，發(fā)生所述脈沖跳躍。

在實施例中，一種電路，包括：電荷泵電路，該電荷泵電路具有負電壓輸出節(jié)點；以及用于所述電荷泵電路的軟啟動電路。電荷泵電路包括：第一CMOS開關電路，該第一CMOS開關電路耦接在正電源節(jié)點與接地節(jié)點之間并且被配置成用于接收第一時鐘信號和第 二時鐘信號并且具有第一輸出端；第二CMOS開關電路，該第二CMOS開關電路耦接在該接地節(jié)點與該負電壓輸出節(jié)點之間并且被配置成用于接收第三時鐘信號和第四時鐘信號并且具有第二輸出端；其中，該第一輸出端和該第二輸出端被配置成用于連接至快速電容器的相反極板；以及時鐘發(fā)生器電路，該時鐘發(fā)生器電路被配置成用于生成這些第一至第四時鐘信號。該軟啟動電路包括：電阻式分壓器，該電阻式分壓器具有至少第一抽頭節(jié)點，該電阻式分壓器耦接在電源電壓節(jié)點與負電壓輸出節(jié)點之間；斜坡信號發(fā)生器，該斜坡信號發(fā)生器被配置成用于生成斜坡信號；以及第一比較器，該第一比較器被配置成用于將第一抽頭節(jié)點處的電壓與該斜坡信號的電壓進行比較，從而生成第一使能信號，該第一使能信號被施加以控制該時鐘發(fā)生器電路的啟用來生成這些第一至第四時鐘信號。

附圖說明

為了更好地理解實施例，現(xiàn)在將僅以示例方式參照附圖，在附圖中：

圖1是常規(guī)負電荷泵電路的電路圖；

圖2展示了圖1中的電路的時鐘信號驅動操作的波形；

圖3是使用軟啟動操作的負電荷泵電路的電路圖；

圖4展示了圖3中的電路的軟啟動操作的波形；并且

圖5展示了脈沖跳躍。

具體實施方式

現(xiàn)在參照圖3，該圖示出了使用軟啟動控制的負電荷泵電路100的電路圖。電路100包括第一CMOS開關電路112和第二CMOS開關電路114。每個開關電路112和114由一對串聯(lián)連接的MOSFET(驅動晶體管)形成，這對MOSFET包括p溝道晶體管116和n溝道晶體管118。第一CMOS開關電路112連接在正電壓源節(jié)點Vpos與接地基準節(jié)點Vgnd之間(其中晶體管116的源極連接至正電壓源 節(jié)點Vpos，而晶體管118的源極連接至接地基準節(jié)點Vgnd)。第二CMOS開關電路114連接在接地基準節(jié)點Vgnd與負電壓輸出節(jié)點Vneg之間(其中晶體管116的源極連接至接地基準節(jié)點Vgnd，而晶體管118的源極連接至負電壓輸出節(jié)點Vneg)。晶體管116和118的源極-漏極路徑在晶體管116、118的漏極端子處彼此連接，以限定第一CMOS開關電路112的正節(jié)點120和第二CMOS開關電路114的負節(jié)點122?？焖匐娙萜鰿_快速相應地連接在正節(jié)點120與負節(jié)點122之間。輸出電容器C_輸出連接在負電壓輸出節(jié)點Vneg與接地基準節(jié)點Vgnd之間。第一和第二CMOS開關電路112和114內的晶體管的柵極端子各自由驅動器電路124響應于非重疊時鐘發(fā)生器電路126生成的時鐘信號(clk1至clk4)而驅動。

第一CMOS開關電路112包括另一n溝道驅動晶體管128，該驅動晶體管與n溝道晶體管118并聯(lián)連接以便具有共同的源極端子和漏極端子但是具有單獨的柵極端子。晶體管128在大小上小于晶體管118(即，它的寬度尺寸和/或長度尺寸更小；例如，在一個示例情況下，晶體管118與晶體管128的比值可以是10:1，精確的比值由電容器C_快速的浪涌電流極限確定)。晶體管128的柵極端子也由驅動器電路124響應于與晶體管118相同的時鐘信號clk2而驅動。然而，在施加于晶體管118的柵極端子之前，時鐘信號clk2由邏輯與門134選通。與門134的第一輸入端接收時鐘信號clk2并且與門134的第二輸入端接收控制信號SS_OK，該控制信號指示電路100的軟啟動周期完成。因而，在軟啟動期間，與門134阻止時鐘信號clk2被施加于晶體管118的柵極端子，但是較小的并聯(lián)連接的晶體管128由時鐘信號clk2驅動，從而允許電荷泵運行。當軟啟動周期完成時，控制信號SS_OK被斷言，與門134使時鐘信號clk2通過，并且晶體管118的柵極端子然后也由時鐘信號clk2驅動?？刂菩盘朣S_OK相應地包括使能信號，該使能信號阻止時鐘信號clk2在軟啟動周期期間被施加于n溝道晶體管118的柵極，并且當軟啟動周期結束時啟用n溝道晶體管118以接收通過與門134的時鐘信號clk2。

當電荷泵被啟用時，電容器C_快速的充電電流僅由晶體管116的導通電阻限制，并且電容器C_輸出的充電電流僅由晶體管118的導通電阻限制。電容器C_輸出將非常快速地充電，因為晶體管116和118的導通電阻小，這導致可能對電路的可靠性產生不利影響的大浪涌電流。軟啟動對這個電路的正常運行至關重要。

通過在軟啟動期間啟用較小的晶體管128(并且禁用晶體管118)，電容器C_輸出的充電電流現(xiàn)在由可以被設置得高得多(例如，10:1)的晶體管128的電阻限制并且浪涌電流減小。

應注意的是，晶體管128不必與第一CMOS開關電路112相關聯(lián)。晶體管可以改為在第二CMOS開關電路114中。晶體管128被選擇用于電路112中，因為該驅動器電路更容易實現(xiàn)(基于地面)，但這不是必需的。晶體管128可以被放置成與電路114的下側晶體管118并聯(lián)。應進一步注意的是，晶體管128可以改為是在電路112或電路114中與晶體管116并聯(lián)耦接的p溝道器件。

電路100進一步包括電阻式分壓器電路140，該電阻式分壓器電路包括在電壓源節(jié)點(Vdd)與負電壓輸出節(jié)點Vneg之間串聯(lián)連接的多個電阻器R1至R3。在示例實現(xiàn)方式中，電壓Vdd可以是低電壓模擬電源電壓或基準電壓。電阻式分壓器電路140包括在電阻器R1與電阻器R2之間的第一抽頭節(jié)點142以及在電阻器R2與電阻器R3之間的第二抽頭節(jié)點144。電阻器R1至R3的電阻值被選擇為使得：針對在Vdd和Vneg處的電壓的所有可能的值，第二抽頭節(jié)點144處的電壓大于接地基準節(jié)點Vgnd處的接地電壓，并且第一抽頭節(jié)點142處的電壓稍大于第二抽頭節(jié)點144處的電壓(例如，僅大幾十mV)。

控制信號SS_OK由第一比較器電路150生成。比較器電路150的非反相輸入端連接至第二抽頭節(jié)點144。比較器電路150的反相輸入端被配置成用于接收遞減的斜坡電壓V_斜坡。比較器電路150的功能是將遞減的斜坡電壓與第二抽頭節(jié)點144處的電壓進行比較。應注意的是，當Vneg改變(即，下降)時，電源電壓Vdd固定，但在 所有時間高于接地電壓。針對軟啟動周期的持續(xù)時間，斜坡電壓將超過第二抽頭節(jié)點144處的電壓并且比較器電路150將不會斷言控制信號SS_OK。因此，時鐘信號clk2被與門134阻止施加于晶體管118的柵極端子。電路100的軟啟動改為利用第一CMOS開關電路112中的較小的晶體管128。當遞減的斜坡電壓下降到低于(跨越)第二抽頭節(jié)點144處的變化的電壓時，軟啟動周期結束。比較器電路150的輸出端改變狀態(tài)并且控制信號SS_OK被斷言。時鐘信號clk2然后通過與門134并且被施加于晶體管118的柵極端子。

參照圖2，該圖展示了由非重疊時鐘發(fā)生器電路26和126生成的時鐘信號clk1至clk4的波形。當使能信號(En)被斷言時，從非重疊時鐘發(fā)生器電路26和126輸出時鐘信號clk1至clk4。使能信號En由第二比較器電路160生成。比較器電路160的非反相輸入端連接到第一抽頭節(jié)點142。比較器電路160的反相輸入端被配置成用于接收遞減的斜坡電壓V_斜坡。比較器電路160的功能是將遞減的斜坡電壓與第一抽頭節(jié)點142處的電壓進行比較，應理解的是，在軟啟動周期期間，第一抽頭節(jié)點142處的電壓將在電源電壓Vdd穩(wěn)定時并且在負電壓輸出節(jié)點Vneg處的負輸出電壓被抽運得較低時而變化。當?shù)谝怀轭^節(jié)點142處的變化的電壓上升到高于(跨越)遞減的斜坡電壓時，比較器電路160斷言使能信號En，這啟用了由非重疊時鐘發(fā)生器電路126輸出的時鐘。因此，時鐘信號clk1至clk4被施加于第一和第二CMOS開關電路112和114。相反，當?shù)谝怀轭^節(jié)點142處的變化的電壓下降到低于(跨越)遞減的斜坡電壓時，比較器電路160取消斷言使能信號En，這禁用了由非重疊時鐘發(fā)生器電路126輸出的時鐘。在實施例中，當非重疊時鐘發(fā)生器電路126被禁用時，時鐘信號clk1至clk4各自具有固定的邏輯狀態(tài)(例如，被配置成用于關斷晶體管116、118和128)。非重疊時鐘發(fā)生器電路126的禁用實現(xiàn)了關于時鐘信號clk1至clk4的脈沖跳躍模式的運行和電荷泵運行(概括參見圖5)。

斜坡電壓V_斜坡信號由斜坡信號發(fā)生器電路148輸出。在實施例 中，斜坡信號發(fā)生器電路148包括數(shù)模轉換器(DAC)，該數(shù)模轉換器接收限定了遞減的電壓斜坡的多比特數(shù)字信號D并且將該數(shù)字信號轉換成參考基準電壓Vref(例如，使用如本領域中已知的帶隙電路生成)的模擬斜坡。因此，斜坡信號開始于基準電壓Vref并且隨著時間的推移逐漸減小，直到達到接地電壓。當電荷泵被啟用時，斜坡信號被啟用。

現(xiàn)在另外參考圖4，該圖概括展示了圖3中的電路100的軟啟動操作的定時。

軟啟動操作如下進行：當電源電壓Vdd在啟動時開始上升時，控制信號SS_OK和使能信號En兩者不被斷言。非重疊時鐘發(fā)生器電路126相應地被禁用，并且與門134輸出邏輯低信號，該邏輯低信號確保晶體管128被關斷。在短延遲時間(參考號200)內，電源電壓Vdd已經(jīng)上升到穩(wěn)定的電壓電平。電阻器R1、R2和R3的電阻被選擇成使得當Vneg為零時，第一抽頭節(jié)點142處的電壓等于Vref。所以，當V_斜坡由于電路的運行而開始下降時，比較器160改變狀態(tài)并且使能信號En被斷言(參考號202)。非重疊時鐘發(fā)生器電路126通過生成時鐘信號clk1至clk4的一個或多個周期42(如圖5中的參考號46所示)來對所斷言的使能信號En作出響應。比較器150不改變狀態(tài)，因為第二抽頭節(jié)點144處的電壓電平保持低于斜坡信號的電壓。所以，時鐘信號clk2被與門134阻止并且僅被施加于第一CMOS開關電路112中的晶體管128。第一CMOS開關電路112的晶體管116和第二CMOS開關電路114的晶體管116和118分別接收時鐘信號clk1、clk3和clk4。所施加的時鐘信號使電荷泵運行并且將負電壓輸出節(jié)點Vneg處的電壓抽運得較低(參考號204)。這種抽運動作將第一和第二抽頭節(jié)點142和144處的電壓轉變得較低，并且當?shù)谝怀轭^節(jié)點處的電壓下降到低于斜坡信號的電壓時，比較器160改變狀態(tài)并且禁用非重疊時鐘發(fā)生器電路126(參考號好206)。在一段時間內，不供給時鐘信號clk1至clk4，從而實現(xiàn)脈沖跳躍形式，如圖5中的參考號48所示。

最終，第一抽頭節(jié)點142處的電壓將超過斜坡信號的電壓。比較器160再次改變狀態(tài)并且使能信號En被斷言(參考號208)。非重疊時鐘發(fā)生器電路126通過再次生成時鐘信號clk1至clk4的一個或多個周期42(如圖5中的參考號50所示)來對所斷言的使能信號En作出響應。比較器150不改變狀態(tài)，因為第二抽頭節(jié)點144處的電壓電平保持低于斜坡信號的電壓。所以，時鐘信號clk2被與門134阻止并且僅被施加于第一CMOS開關電路112中的晶體管128。第一CMOS開關電路112的晶體管116和第二CMOS開關電路114的晶體管116和118分別接收時鐘信號clk1、clk3和clk4。所施加的時鐘信號使電荷泵運行并且進一步將負電壓輸出節(jié)點Vneg處的電壓抽運得較低(參考號210)。這種抽運動作將第一和第二抽頭節(jié)點142和144處的電壓轉變得較低并且當該第一抽頭節(jié)點處的電壓被抽運得低于斜坡信號的電壓時，比較器160改變狀態(tài)并且禁用非重疊時鐘發(fā)生器電路126(參考號212)。在一段時間內，不供給時鐘信號clk1至clk4，從而實現(xiàn)脈沖跳躍形式。

周期性地重復前述過程(202/204/206和208/210/212)。當?shù)谝怀轭^節(jié)點142處的電壓超過斜坡電壓的下降的電壓時，發(fā)起每個周期。非重疊時鐘發(fā)生器電路126被啟用很短的持續(xù)時間46、50來執(zhí)行電荷抽運，以便將負電壓輸出節(jié)點Vneg處的電壓抽運得較低。當降低后的電壓使第一抽頭節(jié)點142處的電壓下降到低于斜坡信號的電壓時，非重疊時鐘發(fā)生器電路126被禁用以實現(xiàn)脈沖跳躍48。斜坡電壓的下降引起第一抽頭節(jié)點142處的電壓轉變，并且當?shù)谝怀轭^節(jié)點142處的電壓等于斜坡信號的下降的電壓時，周期結束。

最終，由于Vneg電壓被周期性抽運得較低、電源電壓Vdd被穩(wěn)定并且斜坡信號V_斜坡的電壓下降，第二抽頭節(jié)點144處的電壓將超過斜坡信號V_斜坡的電壓并且比較器150將斷言控制信號SS_OK(參考號214)。這指示軟啟動周期結束。第一抽頭節(jié)點142處的電壓也將超過斜坡信號V_斜坡的電壓并且比較器160將斷言使能信號En(參考號216)。在這一點上，與門134將時鐘信號clk2傳遞到第一CMOS 切換電路112的晶體管118。電荷泵的常規(guī)運行然后發(fā)生，以完成將Vneg電壓抽運至絕對量值基本上等于電壓Vpos的負電壓。

已經(jīng)通過對本發(fā)明的示例性實施例的完整且信息性的描述的示例性且非限制性的示例提供了之前的描述。然而，對于相關領域的技術人員而言，鑒于前面的描述，當結合附圖和所附權利要求書來閱讀本說明書時，各種修改和適配會變得明顯。然而，對本發(fā)明教導的所有這樣和類似的修改將仍然落入如所附權利要求書所限定的本發(fā)明的范圍之內。