1.一種整流電路，包括：
至少一個第一二極管(D3，D4)，在被配置為接收AC電壓(Vac)的第一端子(23，24)和被配置為提供整流電壓(Vout)的第一端子(21)之間；
至少一個第一陽極-門極晶閘管(TH1，TH2)，在被配置為接收所述AC電壓的第二端子(24，23)和被配置為提供所述整流電壓的第二端子(22)之間，所述第一晶閘管的陽極被連接到所述第二整流電壓端子(22)；和
至少一個第一級(4，5)，用于控制所述第一晶閘管(TH1，TH2)，包括：
第一晶體管(T4，T5)，其將所述晶閘管的門極耦合到被配置為提供相對于第二端子整流電壓(22)的電位(GND)是負電位(-Vdd′)的端子(26)；以及
第二晶體管(M4，M5)，其將所述第一晶體管的控制端子連接到被配置為提供相對于第二整流電壓傳輸端子(22)的電位是正電位(Vdd)的端子(25)，
所述第一晶閘管的陽極被連接到由所述正和負電位定義的電壓的公共電位。
2.如權(quán)利要求1所述的電路，進一步包括：
至少一個第二二極管(D4，D3)，在所述第二AC電壓端子(24，23)和所述第一整流電壓端子(21)之間；
至少一個第二陽極-門極晶閘管(TH1，TH2)，在所述第一AC電壓端子(23，24)和所述第二整流電壓端子(22)之間，所述第二晶閘管的陽極被連接到所述第二整流電壓端子(22)；和
至少一個第二級(4，5)，用于控制所述第二晶閘管(TH1，TH2)，包括：
第三晶體管(T4，T5)，其將所述第二晶閘管的門極耦合到所述負電位端子(26)；以及
第四晶體管(M4，M5)，其將所述第三晶體管的控制端子連接到所述正電位端子(25)。
3.一種整流電路，包括：
第一端子(23)和第二端子(24)，被配置為接收AC電壓(Vac)；
第三端子(21)和第四端子(22)，被配置為傳輸整流電壓(Vout)；
整流橋，其具有分別連接到所述第一端子和所述第二端子的輸入端子，并具有分別連接到所述第三端子(21)并通過第三陽極-門極晶閘管(TH)被連接到所述第四端子(22)的輸出端子；和
用于控制晶閘管的級(4)，包括：
第一晶體管(T4)，其將第一晶閘管的門極耦合到被配置為提供相對于提供整流電壓(Vout)的第二端子(22)的電位(GND)是負電位(-Vdd′)的端子(26)；以及
第二晶體管(M4)，其將所述第一晶體管的控制端子連接到被配置為提供相對于第二整流電壓端子(22)的電位是正電位(Vdd)的端子(25)，
所述第一晶閘管的陽極被連接到由所述正和負電位定義的電壓的公共電位。
4.如權(quán)利要求3所述的電路，其中所述第二晶體管或所述第二和第四晶體管(M4，M5)由數(shù)字電路(3)控制。
5.如權(quán)利要求3所述的電路，其中電阻元件(R4，R5)被插入在所述第一晶閘管或每個晶閘管(TH；TH1，TH2)的門極與所述第一晶體管或所述第一和第三晶體管(T4，T5)中的每一個之間。
6.如權(quán)利要求3所述的電路，其中電阻元件(R4′，R5′)被插入在所述第一晶體管或所述第一和第三晶體管(T4，T5)中的每一個的基極與所述第二MOS晶體管或所述第二和第四MOS晶體管(M4，M5)中的每一個之間。
7.如權(quán)利要求3所述的電路，其中所述第一晶體管或所述第一和第三晶體管是雙極晶體管(T4，T5)，優(yōu)選NPN型。
8.如權(quán)利要求3所述的電路，其中所述第二晶體管或所述第二和第四晶體管是MOS晶體管(M4，M5)。
9.如權(quán)利要求4所述的電路，其中控制電路(3)由通過電源電路(6)傳輸?shù)恼妷?Vdd)供電，所述電源電路(6)連接到第一整流電壓端子(21)，電容器(Ca)將所述電源電路連接到第二整流電壓端子(22)。
10.如權(quán)利要求9所述的電路，其中所述負電位(-Vdd′)由電荷泵電路從所述電源電路(6)獲得。
11.如權(quán)利要求1所述的電路，其中與電阻元件(R6)串聯(lián)的至少一個二極管(D6，D7)將傳輸所述整流電壓(Vout)的所述第二端子(22)連接到施加所述AC電壓(Vac)的端子(23，24)中的一個。