本發(fā)明涉及電源管理領(lǐng)域，尤其是在手持設(shè)別低功耗應用中，能自動在電源與電池之間切換的電路，例如rtc電路。

背景技術(shù)：

rtc是精確的實時時鐘電路，其內(nèi)部集成了溫補晶振、adc、dac、e²prom等模塊，其采用i²c接口，能精確的記錄年月日時分秒的信息。其精度能達到小于1ppm。該電路廣泛應用于各種手持設(shè)備，其功耗極低。在電源供電模式下，內(nèi)部模塊全部工作，校準各電路的性能，存儲精確時間信息。在電池供電模式下，內(nèi)部只有電源管理模塊、溫補晶振等必要模塊工作，其電流小于1ua。

rtc電路內(nèi)部需要集成一個能在電源vcc和電池vbat之間自動切換的電源管理電路。主要包括以下兩種功能：

1)當電源供電，電池不供電時，電源管理電路選擇電源vcc給全芯片供電；

2)當電池供電，電源不供電是，電源管理電路選擇電池vbat給全新片供電；

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是設(shè)計出了一種能夠自動在電源vcc和電池vbat之間自動切換的電路，同時在極低的功耗和各種電源電壓的應用情況下(3.3v、2.5v、1.2v和1.0v)，設(shè)計出了精確的溫漂極小的vpf參考電壓，確保電路正常工作，同時保證vcc和vbat在該參考電壓下自動切換，該電路具有結(jié)構(gòu)簡單、集成度高、功耗低和占用面積小等特點，適合單片集成。

為解決上述技術(shù)問題，本發(fā)明主要采用以下技術(shù)方案來實現(xiàn)：

一種tc電路中的電源與電池切換電路，包括電源與電池比較電路、低功耗帶隙參考源電路以及電源和電池最終選擇電路；電源與電池比較電路用于比較輸入的電源電壓和電池電壓的大小，輸出電源與電池中較大的電壓值,作為整個電源與電池切換電路的供電電源；低功耗帶隙參考源電路用于產(chǎn)生參考電壓，輸出至電源和電池最終選擇電路；電源和電池的最終的選擇電路用于將電源與電池比較電路輸出的電壓與低功耗帶隙參考源電路輸出的參考電壓進行比較，選擇出最終的輸出電源。

其中，電源與電池比較電路包括電源供電的比較電路、指示信號產(chǎn)生電路和電源與電池選擇電路；

電源供電的比較電路用于比較電源電壓和電池電壓的大小，在電源電壓大于電池電壓時，輸出高電平至指示信號產(chǎn)生電路；在電源電壓小于電池電壓時，輸出低電平至指示信號產(chǎn)生電路；

指示信號產(chǎn)生電路，用于對高低電平進行整形，生成指示信號輸出至電源與電池選擇電路；

電源與電池選擇電路，用于根據(jù)指示信號輸出電源與電池中較大的電壓值。

其中，電源供電的比較電路包括比較器comp1和或非門nor1；指示信號產(chǎn)生電路包括緩沖器buf1、緩沖器buf2和與非門nand1；電源與電池選擇電路包括或非門nor2、緩沖器buf3、或非門nor3、緩沖器buf4以及兩個mos管m1和m2；

比較器comp1的同相端與電源電路相連，反相端與電池電路相連，輸出端與或非門nor1的輸入端相連；或非門nor1的輸出端與緩沖器buf1的輸入端相連；緩沖器buf1的輸出端分別與緩沖器buf2和與非門nand1的輸入端相連；與非門nand1的輸出端分別與或非門nor2的兩個輸入端和或非門nor3的一個輸入端相連；或非門nor2的輸出端分別與緩沖器buf3的輸入端和或非門nor3的另一個輸入端相連；緩沖器buf3的輸出端與m1的柵極相連；或非門nor3的輸出端經(jīng)緩沖器buf4與m2的柵極相連；m1的源極與電源電路相連，m2的漏極與電池電路相連，m1的漏極和m2的源極相連后接輸出端并與一電容連接后接地。

其中，電源和電池最終選擇電路包括比較器comp2、緩沖器buf5-buf8、反相器inv1、inv2和inv3、mos管m1-m10；

比較器comp1的同相輸入端與分壓后的電源電路相連，反向輸入端與參考電壓相連，輸出端與緩沖器buf5的輸入端相連；緩沖器buf5的一個輸出端與m3的柵極相連，另一個輸出端與m4的柵極相連；m3的漏極與由反相器inv1和inv2構(gòu)成的鎖存器的輸入端相連；鎖存器的輸出端以及m4、m5和m6的源極分別與緩沖器buf6的輸入端相連；m5和m6的柵極輸入為電源與電池中較大的電壓值，m4、m5和m6的漏極分別接地；緩沖器buf6的輸出端一路經(jīng)反相器inv3與緩沖器buf7的輸入端相連，一路與緩沖器buf4的輸入端相連；緩沖器buf7的輸出端分別與m8和m9的柵極相連，緩沖器buf8的輸出端分別與m7和m10的柵極相連；m7、m10的源極分別接電池電路，m8和m9的源極分別接電源電路，m7-m10的漏極分別接輸出端。

本發(fā)明與背景技術(shù)相比，具有如下優(yōu)點：

(1)不僅集成了背景技術(shù)中電源管理電路中的兩種功能，同時提供了參考電壓vpf，能滿足：

●當電源電壓小于某一特定值vpf(在該值下，芯片不能正常工作)，電源管理電路選擇電池vbat給全芯片供電；

●當電源電壓大于vpf時，電源管理電路選擇電源vcc給全芯片供電。

因此該電路能夠適應各種電源電壓的應用情況，能在各種環(huán)境中保證芯片正常工作。

(2)與現(xiàn)有技術(shù)相比，本發(fā)明解決了在電池供電模式下，vbat向vcc反向漏電的問題，進一步降低了功耗。

附圖說明

圖1為本發(fā)明電源與電池比較電路。

圖2為本發(fā)明低功耗帶隙參考源電路。

圖3為本發(fā)明電源和電池最終選擇電路。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖和實施例對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

圖1為本發(fā)明的電源與電池比較電路，主要功能為比較電源vcc和電池vbat的大小，最終比較的輸出電壓為vmax，主要分為三個部分，第一部分為電源(vcc)供電的比較電路，第二部分為指示信號產(chǎn)生電路，第三部分為電源(vcc)與電池(vbat)選擇電路。

電源與電池比較電路用于比較輸入的電源電壓和電池電壓的大小，輸出電源與電池中較大的電壓值,作為整個電源與電池切換電路的供電電源；低功耗帶隙參考源電路用于產(chǎn)生參考電壓，輸出至電源和電池最終選擇電路；電源和電池的最終的選擇電路用于將電源與電池比較電路輸出的電壓與低功耗帶隙參考源電路輸出的參考電壓進行比較，選擇出最終的輸出電源。

在第一部分電路中，包含一個比較器comp1和一個或非門nor1。其原理為：比較器的同相端輸入為vcc供電的共源電路，反相端為vbat，當vcc大于vbat時，vcc和電池電壓vbat送入比較器，其指示信號輸入到或非門nor1，此時緩沖器的輸出為高電平，反之，當vcc小于vbat時，緩沖器的輸出為輸出為低電平。

第二部分為指示信號產(chǎn)生電路，該電路由由緩沖器buf1、緩沖器buf2、與非門nand1構(gòu)成，不同于第一部分電，該電路的供電電壓為vmax，vmax為最終電源與電池比較電路的輸出電壓，也就是vcc和vbat的最大值。該電路的目的是在第一部分電路的基礎(chǔ)上對高低電平有明確的整形，即當vcc大于vbat時，指示信號的值為vmax，第一部分緩沖器輸出的高電平信號輸入到緩沖器buf1，buf1的輸出信號一路經(jīng)過緩沖器buf2輸入到與非門nand1，一路直接輸入到與非門nand1，由與非門nand1輸出到下一級。而當vcc小于vbat時，指示信號的值為0。

第三部分電路為最終的選擇電路，包括或非門nor2、緩沖器buf3、或非門nor3、緩沖器buf4及兩個mos管m1、m2組成，該部分的電源電壓由vcc提供，開關(guān)由兩個pmos管組成，當控制電壓為1時，開關(guān)斷開；當控制電壓為0時，開關(guān)閉合。指示信號xbat經(jīng)過或非門nor3后，一路輸入給緩沖器buf3，然后輸出到pmos管m1，一路輸入給反相器，經(jīng)緩沖器buf4輸出到pmos管m2，因此當xbat為0時，vdd＝vbat；當xbat為1時，vdd＝vcc。

圖2為低功耗帶隙參考源電路vbg，輸出參考電壓值vpf。主要分為三個部分，第一部分為啟動電路，第二部分為帶隙核心電路，第三部分為運算放大器反饋電路。啟動電路由pmos管m11～m13和nmos管m14構(gòu)成。加入啟動電路的目的是因為帶隙核心電路收斂于兩個狀態(tài)，0狀態(tài)和正常工作狀態(tài)，啟動電路保證核心電路只收斂于正常工作狀態(tài)。當m22和m14的柵極電壓為0時，啟動電路會返回一個電壓值，使m12和m4正常工作。帶隙核心電路有pmos管m15～m18、m21和nmos管m19～m20、m22構(gòu)成。帶隙核心電路目的是產(chǎn)生一個溫漂極小的參考電壓，提供給圖3的電源和電池選擇電路。運算放大器反饋電路由pmos管m25～m26、m28～m29和nmos管m23～m24、m27、m30和m31構(gòu)成。運算放大器反饋電路將輸出電壓采樣后，反饋回帶隙核心電路的偏置部分，形成負反饋，保證整個電路穩(wěn)定工作。

圖3為電源vcc和vbat的最終的選擇電路，包括比較器comp2、緩沖器buf5-buf8、反相器inv1、inv2和inv3、mos管m1-m10；該電路的供電電壓為vmax，輸入信號為vcc、vpf，輸出信號為vdd_ana與vdd_dig(vdd_ana給芯片模擬電路供電，vdd_dig給芯片數(shù)字電路供電)。vcc先進行分壓生成vcc/2，它和vpf同時送入比較器(cmop)產(chǎn)生指示信號xpf，xpf經(jīng)過緩沖器buf5后一路輸入到nmos管m4的柵極，一路輸入到的m3柵極后經(jīng)m3放大后輸出到由反相器(inv1)和反相器(inv2)構(gòu)成的鎖存器，鎖存器的輸出信號同nmos管m4～m6的漏電流一同輸入到緩沖器buf6，緩沖器buf6的輸出信號一路經(jīng)緩沖器buf8輸入到nmos管m7和m10的柵極，一路流入反相器inv3后經(jīng)緩沖器buf7輸入到nmos管m8和m9的柵極，nmos管m7～m10構(gòu)成了最終的信號選擇電路，產(chǎn)生最終的選擇信號xsel，當且僅當xpf＝0，xpf＝0時，vdd_ana＝vdd_dig＝vbat，其余狀態(tài)下時，vdd_ana＝vdd_dig＝vcc。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。