基于fpga的旋轉(zhuǎn)變壓器線性變換方法及變換器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及旋轉(zhuǎn)變壓器的解碼算法，并利用FPGA實現(xiàn)這一算法，屬于電子信息技 術(shù)領(lǐng)域。具體講，涉及基于FPGA的旋轉(zhuǎn)變壓器線性變換方法和變換器。
【背景技術(shù)】
[0002] 旋轉(zhuǎn)變壓器是一種電磁式的絕對位置傳感器，其結(jié)構(gòu)和原理如圖1所示，其實質(zhì) 是一種測量角度用的小型交流電機，用來測量旋轉(zhuǎn)物體的轉(zhuǎn)軸角位移，由與定子側(cè)相連的 原邊繞組和與轉(zhuǎn)子側(cè)相連的副邊繞組組成。它的工作原理與普通變壓器基本類似，區(qū)別在 于普通變壓器的原邊、副邊繞組是相對固定的，所以輸出電壓和輸入電壓之比是常數(shù)，而旋 轉(zhuǎn)變壓器的原邊、副邊繞組隨轉(zhuǎn)子的角位移發(fā)生相對位置的轉(zhuǎn)變，因而其輸出電壓的大小 隨轉(zhuǎn)子角位移變化而變化，輸出電壓的幅值隨轉(zhuǎn)子角位移而發(fā)生變化，與轉(zhuǎn)子角位移成正 弦、余弦函數(shù)關(guān)系。由于旋轉(zhuǎn)變壓器的成本低、穩(wěn)定性好、抗干擾能力強，它被廣泛應(yīng)用于多 種檢測系統(tǒng)和伺服系統(tǒng)中。
[0003] 旋轉(zhuǎn)變壓器工作時需要給定一個l_15kHz的高頻正弦信號UmSin ( Θ )作為激磁信 號。旋轉(zhuǎn)變壓器相當(dāng)于一個調(diào)制器，它將角位置信息調(diào)制到輸入的高頻激磁信號中，然后通 過定子側(cè)輸出。所以由旋轉(zhuǎn)變壓器輸出獲取角位置信號的第一步就是將高頻的載波移除， 也就是解調(diào)，通過解調(diào)之后就可以得到與待測角度相關(guān)的信號。常用的通過峰值采樣實現(xiàn) 解調(diào)的方法如圖2所示。解調(diào)之后可以得到兩路和角位置相關(guān)的正余弦型信號a Umsin( Θ ) 和aUmc〇S(0)。為了得到準(zhǔn)確的角位置信息，需要把以上兩路正余弦信號轉(zhuǎn)換為0-360° 的線性信號，這就是旋轉(zhuǎn)變壓器解碼算法設(shè)計的目的。
[0004] 由以上正余弦信號獲取絕對位置信息最簡單的方法是進(jìn)行反正切運算，即
【主權(quán)項】
1. 一種基于FPGA的旋轉(zhuǎn)變壓器線性變換方法，其特征是，包括下列步驟： 步驟1;獲取四路不同相位正余弦信號：旋轉(zhuǎn)變壓器輸出信號解調(diào)之后會得到一路正 弦信號aUmSin(0)和一路余弦信號aUmcos(0)，對其進(jìn)行歸一化處理，移除幅值得到： Si=sin(白） S2=cos(白） 根據(jù)正余弦信號的固有性質(zhì)，兩路信號相加并進(jìn)行一定的幅值調(diào)整之后得到：
同樣的方式，兩路信號相減并進(jìn)行相應(yīng)的幅值調(diào)整之后得到：
步驟2 ;根據(jù)四路信號的符號和幅值大小把整個周期[0, 2JT]平均分成8個部分，并進(jìn) 行相應(yīng)的編碼； 步驟3;對步驟1中得到的四路信號取絕對值，然后再對取絕對值后的信號進(jìn)行取 小運算，得到一個偽線性信號；min(|Sj，IS2US3US4I)，由于正弦信號在零點附近有 sine>0，則每一個偽線性線段具有近似1或-1的斜率； 步驟4;得到角度0的初步估計化根據(jù)得到的偽線性信號處于上升段還是下降段， 將步驟2中得到的每個區(qū)間再平均分成兩段，對于經(jīng)過細(xì)分后[0,231 ]上16段區(qū)間的偽線 性信號，進(jìn)行W下操作：第化-1段區(qū)間上的偽線性信號向上平移（n-1) 31/4,第化段區(qū)間 上的偽線性信號Wy=nJT/8為軸作軸對稱的映射，其中n=1，2,…8,具體表述為： 在（n-1) 3i/4< 0《（2n-l) 3T/8 區(qū)間，取
在 曲-1) 31/8《0《nJi/4區(qū)間，取
該樣由偽線性信 號得到角度0的初步估計值
2. 如權(quán)利要求1所述的基于FPGA的旋轉(zhuǎn)變壓器線性變換方法，其特征是，還包括對 為;進(jìn)行補償校正步驟；選取一個與誤差變化規(guī)律類似的非線性信號對得到的偽線性信號 min(ISj，IS2US3US41)進(jìn)行補償，采用如下校正算法：用
代替步驟4中的min(|Sj，IS2US3US4I)進(jìn)行同樣的操作，其中，k是一個由選取的 系數(shù)能夠使校正后的估計值^與真實值之間的誤差最小。
3. 如權(quán)利要求1所述的基于FPGA的旋轉(zhuǎn)變壓器線性變換方法，其特征是，平均分成8 個部分具體為：將Si〉0,S2〉0,S3〉0,S4<0的區(qū)段劃分為pO,將Si〉0,S2〉0,S3〉0,S4〉0的區(qū)段劃 分為pl，將Si〉0,S2<0,S3〉0,S4〉0的區(qū)段劃分為p2,將Si〉0,S2<0,S3<0,S4〉0的區(qū)段劃分為 p3,將Si<0,S2<0,S3<0,S4〉0 的區(qū)段劃分為p4,將Si<0,S2<0,S3<0,S4<0 的區(qū)段劃分為p5,將Si<0,S2〉0,S3<0,S4<0的區(qū)段劃分為p6,將Si<0,S2〉0,S3〉0,S4<0的區(qū)段劃分為p7,并進(jìn)行相 應(yīng)的編碼標(biāo)記不同的區(qū)間。
4. 一種基于FPGA的旋轉(zhuǎn)變壓器線性變換器，其特征是，結(jié)構(gòu)為：在FPGA上集成有如下 模塊；解調(diào)器模塊、數(shù)學(xué)運算模塊、邏輯電路模塊、角度值計算模塊，解調(diào)器模塊生成如下信 號： Si=sin(白） S2=cos(白） 兩路信號相加并進(jìn)行一定的幅值調(diào)整之后得到：
兩路信號相減并進(jìn)行相應(yīng)的幅值調(diào)整之后得到：
邏輯電路模塊用于將解調(diào)器模塊生成的4路信號進(jìn)行分區(qū)；根據(jù)四路信號的符號和幅 值大小把整個周期[0,231 ]平均分成8個部分，并進(jìn)行相應(yīng)的編碼； 數(shù)學(xué)運算模塊用于；將四路信號取絕對值，然后再對取絕對值后的信號進(jìn)行取小運算， 得到一個偽線性信號；minOSiUSsI，ISsI，ISj)，由于正弦信號在零點附近有sine>0， 則每一個偽線性線段具有近似1或-1的斜率； 角度值計算模塊用于得到角度0的初步估計值=根據(jù)得到的偽線性信號處于上升段 還是下降段，將得到的每個區(qū)間再平均分成兩段，對于經(jīng)過細(xì)分后[0,231 ]上16段區(qū)間的 偽線性信號，進(jìn)行W下操作：第化-1段區(qū)間上的偽線性信號向上平移（n-1)n/4,第化段 區(qū)間上的偽線性信號Wy=n31 /8為軸作軸對稱的映射，其中n=1，2,…8,具體表述為： 在（n-1)3i/4< 0《（2n-l)3T/8區(qū)間，取
，在 曲-1) 31/8《0《nJi/4區(qū)間，巧
，該樣由偽線性信 號得到角度0的初步估計值谷。
5. 如權(quán)利要求4所述的基于FPGA的旋轉(zhuǎn)變壓器線性變換器，其特征是，還包括補 償校正模塊，用于：選取一個與誤差變化規(guī)律類似的非線性信號對得到的偽線性信號 min(ISj，IS2US3US41)進(jìn)行補償，采用如下校正算法：用
代替min(|Sj，IS2US3US4I)進(jìn)行如下操作：根據(jù)得到的偽線性信號處于上升段還 是下降段，將得到的每個區(qū)間再平均分成兩段，對于經(jīng)過細(xì)分后[0,231 ]上16段區(qū)間的偽 線性信號，進(jìn)行W下操作：第化-1段區(qū)間上的偽線性信號向上平移（n-1) 31/4,第化段區(qū) 間上的偽線性信號Wy=n31 /8為軸作軸對稱的映射，其中n= 1，2,…8,其中，k是一個由 選取的系數(shù)能夠使校正后的估計值^與真實值之間的誤差最小。
6. 如權(quán)利要求4所述的基于FPGA的旋轉(zhuǎn)變壓器線性變換器，其特征是，邏輯電路模塊 具體結(jié)構(gòu)為；Si、S2、S3和S4四路信號取符號后分別得到Sgi、Sg2、Sg3和S,4。Sgi取反后得到 bit2;S取反后和Sg進(jìn)行與運算，S取反后和S進(jìn)行與計算，該兩路信號經(jīng)過或口后得 到biti;S取反后和S進(jìn)行與運算，S取反后和S進(jìn)行與運算，S和S進(jìn)行與運算，S,2 取反與Sg4取反進(jìn)行與運算，該四路信號經(jīng)過或口后得到bit。，即：
該樣bitsbitibit。構(gòu)成的二進(jìn)制數(shù)就代表了pO到p7走個區(qū)間的分區(qū)信息編碼。
7. 如權(quán)利要求4所述的基于FPGA的旋轉(zhuǎn)變壓器線性變換器，其特征是，邏輯電路還包 括判斷偽線性信號處于上升段還是下降段的判別部分，判別部分結(jié)構(gòu)為： 在pO和p4區(qū)間，IS2I和權(quán)|經(jīng)過比較器，大于零則輸出1，小于零則輸出0; 在pi和p5區(qū)間，|Ssl和|Si|經(jīng)過比較器，大于零則輸出1，小于零則輸出0; 在p2和p6區(qū)間，|Si|和|Sj經(jīng)過比較器，大于零則輸出1，小于零則輸出0; 在p3和p7區(qū)間，|Sj和長|經(jīng)過比較器，大于零則輸出1，小于零則輸出0。
【專利摘要】本發(fā)明涉及旋轉(zhuǎn)變壓器的解碼算法，為克服噪聲敏感、輸出滯后、資源占用多等傳統(tǒng)方法的一系列問題，實現(xiàn)旋轉(zhuǎn)變壓器高精度的角位置輸出，且具有良好的性能。為此，本發(fā)明采取的技術(shù)方案是，基于FPGA的旋轉(zhuǎn)變壓器線性變換方法及變換器，包括下列步驟：步驟1：獲取四路不同相位正余弦信號步驟2：根據(jù)四路信號的符號和幅值大小把整個周期平均分成8個部分；步驟3：對步驟1中得到的四路信號取絕對值；步驟4：得到角度θ的初步估計值。本發(fā)明主要應(yīng)用于旋轉(zhuǎn)變壓器的設(shè)計制造。
【IPC分類】H02P6-16
【公開號】CN104796051
【申請?zhí)枴緾N201510186177
【發(fā)明人】左志強, 李耀, 王一晶, 朱志岐
【申請人】天津大學(xué)
【公開日】2015年7月22日
【申請日】2015年4月17日