一種帶寬固定的滯環(huán)比較電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種帶寬固定的滯環(huán)比較電路。
【背景技術(shù)】
[0002]由多個鋰離子蓄電池單體組成的鋰離子蓄電池組在存儲自耗以及充放電過程中，會造成鋰離子蓄電池單體間的電壓有所差異。一般單體間電壓差在一兩百毫伏屬正常情況，但長時間不采取措施，在應(yīng)用過程中極易產(chǎn)生單體過充或過放現(xiàn)象，甚至造成單體失效，影響蓄電池組的使用壽命。
[0003]目前均衡管理技術(shù)的控制部分主要以比較器的滯環(huán)比較器為主，如圖1所示，是一般滯環(huán)比較器的原理圖，采用比較器實現(xiàn)滯環(huán)控制，滯環(huán)輸出Vo高電平為12V，低電平為0V，當(dāng)Vn>Vref*(R2+R3)/R3-0*R2/R3時，輸出電平Vo為高電平；當(dāng)電壓Vn〈Vref*(R2+R3)/R3-12*R2/R3時，輸出電平Vo為低電平；當(dāng)(Vref*(R2+R3)/R3-12*R2/R3)〈Vn〈(Vref*(R2+R3)/R3-0*R2/R3 )時，輸出電平Vo保持前一時刻Vo的輸出狀態(tài)，具體輸出波形如圖2所示。從圖2中可以看出，滯環(huán)帶的下限值Vb=3.96V小于基準(zhǔn)電壓值Vref=4V，易造成提前均衡，及過均衡現(xiàn)象，例如當(dāng)單體電壓Vn=4.03V時，該單體即進(jìn)入均衡狀態(tài)，隨著均衡的進(jìn)行，單體電壓Vn下降到4V時，仍未停止均衡，只有當(dāng)Vn=3.96V時，才退出均衡，注意，此時單體電壓Vn=3.96V比基準(zhǔn)電壓差40mV，反而比均衡之前4.03V與基準(zhǔn)電壓之差30mV更大，因此，該滯環(huán)實現(xiàn)方法在均衡使用方面有一定的局限性，該滯環(huán)控制技術(shù)實現(xiàn)的滯環(huán)帶的下限比基準(zhǔn)電壓(平均電壓或最低電壓)低幾十毫伏，造成發(fā)生均衡的單體經(jīng)過均衡后的電壓比基準(zhǔn)電壓低。雖在一定的程度上實現(xiàn)了單體的均衡，但造成了額外的單體容量損失。因此，一般發(fā)生均衡的單體，在經(jīng)過一段時間的均衡后，人為地采取軟件復(fù)位的形式，提前將處于均衡狀態(tài)的單體脫離均衡狀態(tài)，避免單體額外容量的損失，無法實現(xiàn)自主均衡控制。
[0004]上述滯環(huán)帶的下限比基準(zhǔn)電壓低，且均衡過程中，需軟件控制介入，才能避免已滿足單體間均衡要求的單體繼續(xù)進(jìn)行均衡管理。因此有必要設(shè)計專門的滯環(huán)實現(xiàn)方式，使發(fā)生均衡的單體一旦滿足單體間差異性要求，即停止均衡。一方面避免發(fā)生均衡的單體滿足差異性要求后，仍繼續(xù)均衡；另一方面避免常規(guī)工作狀態(tài)下，軟件控制的介入，最終實現(xiàn)自主均衡控制。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種帶寬固定的滯環(huán)比較電路，實現(xiàn)輸入電壓在參與滯環(huán)控制后的電壓始終比基準(zhǔn)電壓Vref高，電路原理簡單，流程清楚，易于工程實現(xiàn)。
[0006]為了達(dá)到上述目的，本發(fā)明提供一種帶寬固定的滯環(huán)比較電路，包含:
基準(zhǔn)電壓Vref和滯環(huán)帶下限與基準(zhǔn)電壓壓差VL經(jīng)過第一疊加電路輸出帶寬下限Vb，Vb=Vref+VL；
基準(zhǔn)電壓Vref與滯環(huán)帶上限與基準(zhǔn)電壓壓差VH經(jīng)過第二疊加電路輸出帶寬上限Va，Va=Vref+VH； 第一疊加電路的輸出端連接第一比較器的負(fù)極輸入端，帶寬下限Vb輸入第一比較器的負(fù)極輸入端，輸入電壓Vn輸入第一比較器的正極輸入端，第一比較器的輸出端輸出第一電平信號VI，當(dāng)?shù)谝槐容^器的正極輸入端的輸入大于負(fù)極輸入端的輸入時，第一比較器的輸出端輸出高電平，反之輸出低電平；
第二疊加電路的輸出端連接第二比較器的負(fù)極輸入端，帶寬上限Va輸入第二比較器的負(fù)極輸入端，輸入電壓Vn輸入第二比較器的正極輸入端，第二比較器的輸出端輸出第二電平信號V2，當(dāng)?shù)诙容^器的正極輸入端的輸入大于負(fù)極輸入端的輸入時，第二比較器的輸出端輸出高電平，反之輸出低電平；
第一二極管的正極端連接第二比較器的輸出端，第二二極管的正極端連接第二與門的輸出端，第一二極管的負(fù)極端與第二二極管的負(fù)極端同時連接第一與門的第二輸入端，第二電平信號V2與輸出電平信號Vo經(jīng)過第一二極管和第二二極管的比較后，取最大值輸出，作為第三電平信號V3;
第一比較器的輸出端連接第一與門的第一輸入端，第一電平信號V1輸入第一與門的第一輸入端，第三電平信號V3輸入第一與門的第二輸入端，第一與門的輸出端輸出第四電平信號V4，V4=V1.V3；
第一比較器的輸出端連接第二與門的第一輸入端，第一與門的輸出端連接第二與門的第二輸入端，第一電平信號VI輸入第二與門的第一輸入端，第四電平信號V4輸入第二與門的第二輸入端，第二與門的輸出端輸出輸出電平信號Vo，Vo=Vl.V4，該輸出電平信號Vo觸發(fā)均衡電路開始或停止對輸入電壓Vn的電壓值進(jìn)行調(diào)節(jié)；
當(dāng)Vn>Va時，輸出電平信號Vo為1; Vn〈Vb時，輸出電平信號Vo輸出為0 ；當(dāng)Vb〈Vn〈Va時，輸出電平信號Vo為前一時刻的輸出電平信號Vo。
[0007]本發(fā)明還提供一種帶寬固定的滯環(huán)比較電路，包含:
基準(zhǔn)電壓Vref和滯環(huán)帶下限與基準(zhǔn)電壓壓差VL經(jīng)過第一疊加電路輸出帶寬下限Vb，Vb=Vref+VL；
基準(zhǔn)電壓Vref與滯環(huán)帶上限與基準(zhǔn)電壓壓差VH經(jīng)過第二疊加電路輸出帶寬上限Va，Va=Vref+VH；
第一疊加電路的輸出端連接第一比較器的負(fù)極輸入端，帶寬下限Vb輸入第一比較器的負(fù)極輸入端，輸入電壓Vn輸入第一比較器的正極輸入端，第一比較器的輸出端輸出第一電平信號VI，當(dāng)?shù)谝槐容^器的正極輸入端的輸入大于負(fù)極輸入端的輸入時，第一比較器的輸出端輸出高電平，反之輸出低電平；
第二疊加電路的輸出端連接第二比較器的負(fù)極輸入端，帶寬上限Va輸入第二比較器的負(fù)極輸入端，輸入電壓Vn輸入第二比較器的正極輸入端，第二比較器的輸出端輸出第二電平信號V2，當(dāng)?shù)诙容^器的正極輸入端的輸入大于負(fù)極輸入端的輸入時，第二比較器的輸出端輸出高電平，反之輸出低電平；
或門的第一輸入端連接第二比較器的輸出端，或門的第二輸入端連接第二與門的輸出端，或門的輸出端連接第一與門的第二輸入端，第二電平信號V2輸入或門的第一輸入端，輸出電平信號Vo輸入或門的第二輸入端，或門輸出第三電平信號V3，V3= V2+Vo;
第一比較器的輸出端連接第一與門的第一輸入端，第一電平信號V1輸入第一與門的第一輸入端，第三電平信號V3輸入第一與門的第二輸入端，第一與門的輸出端輸出第四電平信號V4，V4=V1.V3；
第一比較器的輸出端連接第二與門的第一輸入端，第一與門的輸出端連接第二與門106的第二輸入端，第一電平信號VI輸入第二與門的第一輸入端，第四電平信號V4輸入第二與門的第二輸入端，第二與門的輸出端輸出輸出電平信號Vo，Vo=Vl.V4，該輸出電平信號Vo觸發(fā)均衡電路開始或停止對輸入電壓Vn的電壓值進(jìn)行調(diào)節(jié)；
當(dāng)Vn>Va時，輸出電平信號Vo為1; Vn〈Vb時，輸出電平信號Vo輸出為0 ；當(dāng)Vb〈Vn〈Va時，輸出電平信號Vo為前一時刻的輸出電平信號Vo。
[0008]本發(fā)明實現(xiàn)輸入電壓在參與滯環(huán)控制后的電壓始終比基準(zhǔn)電壓Vref高，電路原理簡單，流程清楚，易于工程實現(xiàn)。
【附圖說明】
[0009]圖1是【背景技術(shù)】中滯環(huán)比較器的原理圖。
[0010]圖2是圖1的輸入輸出波形圖。
[0011]圖3是本發(fā)明提供的帶寬固定的滯環(huán)比較電路的電路圖。
[0012]圖4是圖3中輸出電平信號Vo關(guān)于輸入信號Vn的波形圖。
【具體實施方式】
[0013]以下根據(jù)圖3和圖4，具體說明本發(fā)明的較佳實施例。
[0014]如圖3所示，本發(fā)明提供一種帶寬固定的滯環(huán)比較電路，包含:
基準(zhǔn)電壓Vref和滯環(huán)帶下限與基準(zhǔn)電壓壓差VL經(jīng)過第一疊加電路101輸出帶寬下限Vb?Vb=Vref+VL；
基準(zhǔn)電壓Vref與滯環(huán)帶上限與基準(zhǔn)電壓壓差VH經(jīng)過第二疊加電路102輸出帶寬上限Va?Va=Vref+VH；
第一疊加電路101的輸出端連接第一比較器103的負(fù)極輸入端，帶寬下限Vb輸入第一比較器103的負(fù)極輸入端，輸入電壓Vn輸入第一比較器103的正極輸入端，第一比較器103的輸出端輸出第一電平信號V1，當(dāng)?shù)谝槐容^器103的正極輸入端的輸入大于負(fù)極輸入端的輸入時，第一比較器103的輸出端輸出高電平，反之輸出低電平；
第二疊加電路102的輸出端連接第二比較器104的負(fù)極輸入端，帶寬上限Va輸入第二比較器104的負(fù)極輸入端，輸入電壓Vn輸入第二比較器104的正極輸入端，第二比較器104的輸出端輸出第二電平信號V2，當(dāng)?shù)诙容^器104的正極輸入端的輸入大于負(fù)極輸入端的輸入時，第二比較器104的輸出端輸出高電平，反之輸出低電平；
第一二極管107的正極端連接第二比較器104的輸出端，第二二極管108的正極端連接第二與門106的輸出端，第一二極管107的負(fù)極端與第二二極管108的負(fù)極端同時連接第一與門105的第二輸入端，第二電平信號V2與輸