一種用于實現(xiàn)電源選擇的電路的制作方法
【專利摘要】本發(fā)明公開了一種用于實現(xiàn)電源選擇的電路，該電路包括三個基本模塊：電源比較模塊、控制邏輯、電源路徑；所述電源比較模塊實時監(jiān)測比較不同電源間的電位，控制邏輯控制電路路徑的關(guān)斷或?qū)?，完成電源選擇操作。本發(fā)明通過合理的電源分配和邏輯控制，防止出現(xiàn)寄生二極管的導(dǎo)通情況。
【專利說明】
一種用于實現(xiàn)電源選擇的電路
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于集成電路的技術(shù)領(lǐng)域，特別涉及多電源系統(tǒng)的電源選擇電路。
【背景技術(shù)】
[0002]電源選擇電路用于多電源系統(tǒng)，以保證不同電源間自由切換。在現(xiàn)有技術(shù)中，電源選擇電路由于集成電路器件的寄生效應(yīng)，限制了其電路系統(tǒng)的應(yīng)用范圍，特別是對寄生效應(yīng)敏感的場合。如圖1所示的電源選擇電路，包括Ml和M2兩個PMOS，能夠在兩個電源VDDI和VDD2中，自動選擇高電位的電源。例如VDDl電位比VDD2高，Ml導(dǎo)通而M2截止，那么內(nèi)部電源VDD_IN=VDD1-VGS_M1，這里VGS_M1是PMOS的柵源電壓。但是與此同時，Ml管p+與其nwell所形成的寄生二極管Dl兩端壓差等于VGS_M1，一般情況下VGS_M1都會大于0.7V，S卩Dl處于導(dǎo)通狀態(tài)，這就會引發(fā)寄生效應(yīng)，發(fā)生漏電或者Iatchup等其他災(zāi)難性失效。
[0003]如專利申請201310736888.0公開了一種無損耗單片集成電源選擇電路，當片外電源與電池同時存在時，優(yōu)先選擇片外電源，然而當片外電源低于電池電壓，導(dǎo)致寄生二極管處于導(dǎo)通狀態(tài)，必將引發(fā)寄生效應(yīng)，發(fā)生漏電或者Iatchup等其他災(zāi)難性失效。
[0004]又如專利申請201510329473.0所公開的一種輸出電壓控制電路及具有該電路的電源，該申請中，所述輸出電壓控制電路包括:誤差消除電路，比較器，控制邏輯電路，導(dǎo)通計時器，驅(qū)動電路;誤差消除電路兩個輸入端分別接反饋電壓信號及參考電壓信號，其兩個輸出端分別接比較器兩個正向輸入端;比較器兩個負向輸入端分別接反饋電壓信號及參考電壓信號，比較器輸出端接控制邏輯電路第一輸入端;控制邏輯電路輸出端接驅(qū)動電路的輸入端，驅(qū)動電路輸出開關(guān)管控制信號;導(dǎo)通計時器一端接控制邏輯電路第二輸入端，另一端接開關(guān)管控制信號。該申請僅僅是通過誤差消除電路檢測反饋電壓平均值與參考電壓誤差，動態(tài)調(diào)節(jié)參考電壓，對于電源的漏電并沒有進行關(guān)注，仍然會引發(fā)寄生效應(yīng)。

【發(fā)明內(nèi)容】

[0005]為解決上述問題，本發(fā)明的目的在于提供一種用于實現(xiàn)電源選擇的電路，該電路能夠解決電源選擇電路的寄生效應(yīng)問題。
[0006]本發(fā)明的另一個目的在于提供一種用于實現(xiàn)電源選擇的電路，該電路實現(xiàn)簡便，結(jié)構(gòu)簡單，能夠低成本地應(yīng)用于現(xiàn)有的電源選擇電路中。
[0007]為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下。
[0008]一種用于實現(xiàn)電源選擇的電路，該電路包括三個基本模塊:電源比較模塊、控制邏輯、電源路徑;所述電源比較模塊實時監(jiān)測比較不同電源間的電位，控制邏輯控制電路路徑的關(guān)斷或?qū)?，完成電源選擇操作。本發(fā)明通過合理的電源分配和邏輯控制，防止出現(xiàn)寄生二極管的導(dǎo)通情況。
[0009]進一步，所述電源比較模塊，通過比較器實現(xiàn)，多路電源輸入通過比較器，產(chǎn)生比較信號；
[0010]所述比較信號輸入控制邏輯，所述控制邏輯由多個非門邏輯構(gòu)成，這多個非們邏輯分別對應(yīng)于不同的電源信號，并產(chǎn)生對應(yīng)的多個控制信號；
[0011]電源路徑:所述電源路徑中，包括有場效應(yīng)管及電源選擇電路，所述多個控制信號通過場效應(yīng)管接入到電源選擇電路中。
[0012]更進一步，以兩個非門邏輯INVl和INV2為例，其中INVl的電源為VDDl，輸入信號為控制信號I，輸出信號為控制信號2; INV2的電源為VDD2，輸入信號為比較信號，輸出信號為控制信號I;比較信號的高電平為VDDl，控制信號I的高電平為VDD2，控制信號2的高電平為VDDl0
[0013]更進一步，所述電源路徑，包括有兩個PMOS管即M3和M4，其中M3作為VDDl和內(nèi)部電源為VDD_IN的路徑，控制信號I可以控制其導(dǎo)通或關(guān)斷;M4作為VDD2和內(nèi)部電源為VDD_IN的路徑，控制信號2可以控制其導(dǎo)通或關(guān)斷。
[0014]本發(fā)明所設(shè)計的用于實現(xiàn)電源選擇的電路，不僅解決了電源選擇電路的寄生效應(yīng)問題，而且實現(xiàn)簡便，結(jié)構(gòu)簡單，能夠低成本地應(yīng)用于現(xiàn)有的電源選擇電路中。
【附圖說明】
[0015]圖1是現(xiàn)有技術(shù)所實施的電路圖。
[0016]圖2是本發(fā)明所實施的結(jié)構(gòu)圖。
[0017]圖3是本發(fā)明所實施的具體電路圖。
【具體實施方式】
[0018]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0019]請參照圖2所示，本發(fā)明包括三個基本模塊:電源比較模塊、控制邏輯和電源路徑。電源比較模塊，比較不同電源的電位，輸出比較信號，作為控制邏輯的輸入?？刂七壿嫺鶕?jù)比較信號的情況，控制電源路徑的啟動或關(guān)閉，完成電源選擇操作。
[0020]如圖3所示，為說明本發(fā)明實現(xiàn)的具體電路圖。在該實施方式中，以兩路電源為例進行說明。
[0021 ] 其中，電源比較模塊:由比較器構(gòu)成，實時監(jiān)控VDDl和VDD2的電位差，當VDDDVDD2時，輸出比較信號為高電平，實際電壓是VDDl;當VDD1〈VDD2時，輸出比較信號為低電平，實際電壓是O。
[0022]控制邏輯:包括兩個非門邏輯INVl和INV2，分別對應(yīng)于不同的電源信號，其中INVl的電源為VDDI，輸入信號為控制信號I，輸出信號為控制信號2; INV2的電源為VDD2，輸入信號為比較信號，輸出信號為控制信號I。比較信號的高電平為VDDl，控制信號I的高電平為VDD2，控制信號2的高電平為VDD1。
[0023]電源路徑:包括兩個PMSO即M3和M4，其中M3作為VDDl和內(nèi)部電源為VDD_IN的路徑，控制信號I可以控制其導(dǎo)通或關(guān)斷;M4作為VDD2和內(nèi)部電源為VDD_IN的路徑，控制信號2可以控制其導(dǎo)通或關(guān)斷。
[0024]當VDD1>VDD2時，比較信號為高電平VDD1，經(jīng)過非門INV2產(chǎn)生控制信號I為低電平0，再經(jīng)過非門INVl產(chǎn)生控制信號2為高電平VDDl，這樣M3導(dǎo)通(柵極電壓為O)，而M4可靠關(guān)斷(柵極電壓VDDl大于其源或漏端電壓)，內(nèi)部電源VDD_IN與電位較高的VDDl連通。同時可以根據(jù)VDD_IN的負載情況設(shè)置M3尺寸，使得其導(dǎo)通壓降(即源漏兩端壓差)遠小于寄生二極管D3與D4的正向?qū)妷?，防止寄生效?yīng)的產(chǎn)生。
[0025]當VDD1〈VDD2時，比較信號為低電平0，經(jīng)過非門INV2產(chǎn)生控制信號I為高電平VDD2，再經(jīng)過非門INVl產(chǎn)生控制信號2為低電平O，這樣M4導(dǎo)通(柵極電壓為O)，而M3可靠關(guān)斷(柵極電壓VDD2大于其源或漏端電壓)，內(nèi)部電源VDD_IN與電位較高的VDD2連通。同時可以根據(jù)VDD_IN的負載情況設(shè)置M4尺寸，使得其導(dǎo)通壓降(即源漏兩端壓差)遠小于寄生二極管D3與D4的正向?qū)妷海乐辜纳?yīng)的產(chǎn)生。
[0026]因此，圖3所示的電路形式和的電源分配，可以保證內(nèi)部電源VDD_IN可以在電源VDDl和VDD2間自動選擇電位較高者，并且不會產(chǎn)生寄生效應(yīng)。
[0027]總之，本發(fā)明所設(shè)計的用于實現(xiàn)電源選擇的電路，不僅解決了電源選擇電路的寄生效應(yīng)問題，而且實現(xiàn)簡便，結(jié)構(gòu)簡單，能夠低成本地應(yīng)用于現(xiàn)有的電源選擇電路中。
[0028]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種用于實現(xiàn)電源選擇的電路，其特征在于該電路包括三個基本模塊:電源比較模塊、控制邏輯、電源路徑;所述電源比較模塊實時監(jiān)測比較不同電源間的電位，控制邏輯控制電路路徑的關(guān)斷或?qū)?，完成電源選擇操作。2.如權(quán)利要求1所述的用于實現(xiàn)電源選擇的電路，其特征在于所述電源比較模塊，通過比較器實現(xiàn)，多路電源輸入通過比較器，產(chǎn)生比較信號； 所述比較信號輸入控制邏輯，所述控制邏輯由多個非門邏輯構(gòu)成，這多個非們邏輯分別對應(yīng)于不同的電源信號，并產(chǎn)生對應(yīng)的多個控制信號； 電源路徑:所述電源路徑中，包括有場效應(yīng)管及電源選擇電路，所述多個控制信號通過場效應(yīng)管接入到電源選擇電路中。3.如權(quán)利要求2所述的用于實現(xiàn)電源選擇的電路，其特征在于控制邏輯在兩個非門邏輯INVl和INV2的條件下，其中INVl的電源為VDDl，輸入信號為控制信號I，輸出信號為控制信號2; INV2的電源為VDD2，輸入信號為比較信號，輸出信號為控制信號I;比較信號的高電平為VDD1，控制信號I的高電平為VDD2，控制信號2的高電平為VDD1。4.如權(quán)利要求3所述的用于實現(xiàn)電源選擇的電路，其特征在于所述電源路徑，包括有兩個PMOS管M3和M4，其中M3作為VDDl和內(nèi)部電源為VDD_IN的路徑，控制信號I可以控制其導(dǎo)通或關(guān)斷;M4作為VDD2和內(nèi)部電源為VDD_IN的路徑，控制信號2可以控制其導(dǎo)通或關(guān)斷。
【文檔編號】H02J9/06GK105846540SQ201610220444
【公開日】2016年8月10日
【申請日】2016年4月11日
【發(fā)明人】陸讓天
【申請人】芯?？萍迹ㄉ钲冢┕煞萦邢薰?br>