降低總諧波失真及提高功率因數(shù)的電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型是有關(guān)于一種電路，尤指一種適用于可控制導(dǎo)通時間的電路系統(tǒng)中的 降低總諧波失真及提高功率因數(shù)的電路。
【背景技術(shù)】
[000引在AC-DC電源、巧光燈驅(qū)動、L邸驅(qū)動W及其他反激模式工作的系統(tǒng)中，功率因數(shù)PF低會造成干擾電網(wǎng)電壓和系統(tǒng)損耗增大的危害，習(xí)知技術(shù)中通過控制導(dǎo)通時間Ton來改 善，詳細(xì)敘述如下：
[000引功率因數(shù)PF為系統(tǒng)中有功功率與視在功率的比值
[0004]
【主權(quán)項(xiàng)】
1. 一種降低總諧波失真及提高功率因數(shù)的電路，適用于可控制導(dǎo)通時間的電路系統(tǒng) 中，其特征在于，該電路包括： 輸入模塊，用以接收控制導(dǎo)通時間的電壓；以及 控制模塊，用以控制該電路系統(tǒng)的頻率限制點(diǎn)； 其中，當(dāng)該輸入模塊所接收的用以控制導(dǎo)通時間的電壓提高時，該控制模塊提高該電 路系統(tǒng)的頻率限制點(diǎn)；以及 當(dāng)該輸入模塊所接收的用以控制導(dǎo)通時間的電壓降低時，該控制模塊降低該電路系統(tǒng) 的頻率限制點(diǎn)； 該輸入模塊還包括第一n型晶體管以及第一電阻； 該控制模塊還包括第一P型晶體管、第二P型晶體管、第二n型晶體管、第一電容、以及 比較器； 其中，該第一P型晶體管與第二P型晶體管的柵極相連接，并連接至該第一P型晶體管 的漏極與第一n型晶體管的漏極；該第一n型晶體管的源極連接該第一電阻；該第二p型晶 體管的漏極連接至該第二n型晶體管的漏極與該第一電容的一端；該第二n型晶體管的源 極連接至該第一電容的另一端；該比較器一端連接至該第二n型晶體管的漏極，該比較器 另一端連接一參考電壓。
2. 如權(quán)利要求1所述的降低總諧波失真及提高功率因數(shù)的電路，其特征在于，該電路 系統(tǒng)包括： 電流檢測電阻、反饋電路模塊、運(yùn)算放大器、補(bǔ)償電容、導(dǎo)通時間產(chǎn)生電路模塊、邏輯電 路模塊、驅(qū)動電路模塊、功率管、以及外圍電路，其中，該外圍電路是由整流橋、變壓器、電容 以及負(fù)載組成的， 其中，該外圍電路連接該功率管，該功率管連接該電流檢測電阻以及該反饋電路模塊， 該反饋電路模塊連接該運(yùn)算放大器，該運(yùn)算放大器連接該補(bǔ)償電容與該導(dǎo)通時間產(chǎn)生電路 模塊，該導(dǎo)通時間產(chǎn)生電路模塊連接該邏輯電路模塊，該邏輯電路模塊連接該驅(qū)動電路模 塊，以及該驅(qū)動電路模塊連接該功率管的柵極。
3. 如權(quán)利要求2所述的降低總諧波失真及提高功率因數(shù)的電路，其特征在于，該輸入 模塊連接該運(yùn)算放大器的輸出端，該控制模塊連接該邏輯電路模塊。 如權(quán)利要求1所述的降低總諧波失真及提高功率因數(shù)的電路，其特征在于，該頻率限 制點(diǎn)與該用以控制導(dǎo)通時間的電壓的關(guān)系為線性或非線性。
4. 如權(quán)利要求1所述的降低總諧波失真及提高功率因數(shù)的電路，其特征在于，該電路 系統(tǒng)為反激模式工作的系統(tǒng)。
5. 如權(quán)利要求1所述的降低總諧波失真及提高功率因數(shù)的電路，其特征在于，該電路 系統(tǒng)用于AC-DC電源、熒光燈驅(qū)動或LED驅(qū)動。
【專利摘要】本實(shí)用新型提供給一種降低總諧波失真(THD)、提高功率因數(shù)的電路，適用于可控制導(dǎo)通時間的電路系統(tǒng)中，包括輸入模塊以及控制模塊，其中，當(dāng)該輸入模塊所接收的用以控制導(dǎo)通時間的電壓提高時，該控制模塊提高該電路系統(tǒng)的頻率限制點(diǎn)；以及當(dāng)該輸入模塊所接收的用以控制導(dǎo)通時間的電壓降低時，該控制模塊降低該電路系統(tǒng)的頻率限制點(diǎn)，從而改善總諧波失真和功率因數(shù)。
【IPC分類】H02M1-12, H02M1-42
【公開號】CN204538956
【申請?zhí)枴緾N201520075932
【發(fā)明人】周松明, 胡三亞, 莊華龍, 王磊
【申請人】帝奧微電子有限公司
【公開日】2015年8月5日
【申請日】2015年2月3日