專利名稱：一種用余數(shù)插補比較法產(chǎn)生矩形波的虛擬信號發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號發(fā)生器，特別是指一種用余數(shù)插補比較法產(chǎn)生矩形波的虛擬信號發(fā)生器。
為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是以CPLL/FPGA可編程器件為核，將信號發(fā)生器所需的計算機接口電路及虛擬儀器中的數(shù)字部分全部構(gòu)造在核中，輔之以晶振、保護電路制成一個ISA卡，插入PC機的ISA插槽，再結(jié)合外部控制電路組成虛擬信號發(fā)生器。
本發(fā)明包括-PC，包括輸入鍵盤、顯示器、處理器等，用于根據(jù)用戶輸入的波形數(shù)據(jù)產(chǎn)生波形參數(shù)數(shù)據(jù)，并將其存儲于波形參數(shù)存儲器中；-總線接口與譯碼電路，用于完成PC總線的隔離、驅(qū)動、譯碼和復位；-晶振電路，用于產(chǎn)生一個精確的時鐘信號，作為可編程分頻器的基準信號；-分頻選擇電路，用于將晶振電路產(chǎn)生的時鐘信號分別進行1分頻、10分頻、100分頻、1000分頻、10000分頻，并根據(jù)輸入波形參數(shù)將其中一路分頻信號送到可編程分頻器的輸入端；-波形參數(shù)存儲器，用于存儲由PC依用戶輸入波形數(shù)據(jù)計算得到的波形參數(shù)數(shù)據(jù)；-頻率比較器，用于將計數(shù)器的輸出與存儲器中的頻率數(shù)據(jù)進行比較，其結(jié)果送到計數(shù)器的輸入端；-計數(shù)器，用于以可編程分頻器的輸出作為時鐘信號進行計數(shù)，頻率比較器的輸出結(jié)果控制計數(shù)器的清零，其計數(shù)結(jié)果送余數(shù)比較器；-余數(shù)比較器，用于將計數(shù)器的輸出與存儲器中的余數(shù)進行比較，其結(jié)果作為數(shù)據(jù)選擇器選擇控制信號；-數(shù)據(jù)選擇器，用于根據(jù)余數(shù)比較器的結(jié)果，從波形參數(shù)存儲器中選擇分頻預置數(shù)到可編程分頻器的預置數(shù)端；-可編程分頻器，用于以數(shù)據(jù)選擇器的輸出數(shù)據(jù)作為分頻預置數(shù)，將輸入信號進行分頻，并把其輸出信號作為可編程分頻器的置數(shù)控制信號、計數(shù)器的輸入時鐘、占空比比較器的輸入信號；-占空比比較器，用于將可編程分頻器的輸出與存儲器中的占空比數(shù)據(jù)進行比較，輸出頻率和占空比滿足要求的周期性的矩形波或方波信號至開關(guān)電路和倍頻器；-倍頻器，用于將占空比比較器輸出的信號進行40倍頻；-波形數(shù)據(jù)存儲器，用于存儲量化的波形數(shù)據(jù)；-地址發(fā)生器，用于按倍頻器輸出信號的頻率節(jié)奏將存放于波形數(shù)據(jù)存儲器中的量化數(shù)據(jù)送到數(shù)模轉(zhuǎn)換電路的輸入端；-數(shù)模轉(zhuǎn)換器，用于在倍頻器輸出信號的控制下，將存儲器中量化的波形數(shù)據(jù)轉(zhuǎn)換成相應(yīng)的波形；-開關(guān)選擇電路，用于從占空比比較器和數(shù)模轉(zhuǎn)換器的輸出信號中選擇一路作為輸出信號；-輸出電路，用于對開關(guān)選擇電路輸出的信號進行濾波、幅度控制、極性變換及負載驅(qū)動。
本發(fā)明以CPLD/FPGA可編程器件為核，將信號發(fā)生器所需計算機接口電路及虛擬儀器中的數(shù)字部分全部構(gòu)造在核中，輔之以晶振、保護電路制成一個ISA卡，插入PC機的ISA插槽，再結(jié)合外部控制電路組成虛擬信號發(fā)生器，這種信號發(fā)生器通過余數(shù)插補和數(shù)字比較自動產(chǎn)生頻率、占空比滿足用戶要求且步進可調(diào)的矩形波信號，并且儀器的硬件開支小、成本低、功能多、輸出信號性能好、系統(tǒng)功能擴展方便、可靠性高、維護簡便。
下面結(jié)合附圖
對本發(fā)明的構(gòu)成及工作原理作進一步的描述。
附圖2為本發(fā)明產(chǎn)生頻率、占空比可調(diào)的矩形波信號的具體電路圖。
附圖3為基準信號、輸出矩形波信號的波形圖。
本發(fā)明中余數(shù)插補比較法產(chǎn)生頻率、占空比步進可調(diào)的矩形波信號或方波信號的原理如下設(shè)用戶要求產(chǎn)生頻率為f、占空比為1∶m的矩形波信號，時基頻率為fCLK1，則fCLK1/f＝S...YS為商，Y為余數(shù)令S＝DR，Y＝Y(jié)1，DR+1＝DF，f＝F11(S)＝fCLK1·TCLK1＝(DR·F1+Y1)·TCLK1＝DR·F1·TCLK1+(DF-DR)·Y1·TCLK1＝Y(jié)1·DF·TCLK1+(F1-Y1)·DR·TCLK1…(1)
令T1＝Y(jié)1·DF·TCLK1，T2＝(F1-Y1)·DR·TCLK1…(2)從(1)、(2)式知要得到T1，可以對fCLK1進行DF分頻，同理要得到T2必須對fCLK1進行DR分頻。在(2)式中表明T1內(nèi)對CLK1進行DF分頻后計數(shù)應(yīng)有Y1個，T2內(nèi)對CLK1進行DR分頻后計數(shù)應(yīng)有(F1-Y1)個，則在這1S時間內(nèi)CLK1分頻后所計的脈沖個數(shù)為Y1+(F1-Y1)＝F1＝f，即為用戶所需信號頻率。
參見圖2，它是產(chǎn)生頻率、占空比可調(diào)的矩形波信號的具體電路圖，圖中JIEKO為總線接口與譯碼模塊，JICUN為波形參數(shù)寄存器模塊，CNT為10n(0≤n≤4)分頻模塊，MUX為頻率選擇模塊。CNT14為1 4位減1計數(shù)器，CNT20為20位加1計數(shù)器，CMPY、CMPF為20位比較器，CMPZ為13位比較器。其工作過程如下設(shè)要產(chǎn)生占空比為1∶m、頻率為f的矩形波信號，波形參數(shù)的計算為fCLK1/f＝DR[12..0]...Y1[19..0]，取DR[12..0]+1→DF[12..0]，f→F1[19..0]因占空比為1∶m，現(xiàn)以CNT14中完成信號計時，CNT14輸入時鐘CLK1的頻率為fc1k1，若輸出信號的高電平時間為X×Tc1k1，CNT14計數(shù)初數(shù)為DF，則1∶m＝X×Tc1k1∶DF×TCLK1，X＝DF/m，[X]→Z1[12..0]，[X]為X第一位小數(shù)4舍5入后取整。當用戶輸入信號參數(shù)后，PC機根據(jù)軟件計算出來的DF、DR、Z1、F1、Y1參數(shù)自動送到波形參數(shù)寄存器，CNT14為14位二進制同步減法計數(shù)器，其計數(shù)使能CNT_EN、時鐘使能CLK_EN均為高電平有效，Q13為預置數(shù)命令端，當Q13＝1預置命令有效。CNT20為20位二進制加法計數(shù)器，CMPZ、CMPF、CMPY模塊均為功能相同的數(shù)據(jù)比較器，CMPY余數(shù)比較器中，當Y1＞Y0時SEL1＝1，否則SEL1＝0，BUSMUK模塊為選擇器，當SEL＝1時選datab，否則選dataa。
現(xiàn)以開機時Q13＝1、Y0為全0來分析信號產(chǎn)生過程。
因Q13＝1，Y0＝0，則SEL1＝1，DATA[12..0]＝DF[12..0]，因Q13是高電平有效，所以CNT14立即將DF數(shù)據(jù)裝載到CNT14，裝載后立即使Q13＝0，以后便在CLK1時鐘下按DF初值作減1計數(shù)。當Z0減到0再減1，Q13＝1，再重裝DF→CNT14...此時在CMPZ中，當Z1＞Z0時，OUTA＝OUT2＝1，否則OUTA＝OUT2＝0，故OUT2輸出高電平時間為[DF/m]TCLK1，低電平時間為(DF-[DF/m])×TCLK1，則OUT2的占空比為1∶m就得基本滿足。Q13的每一次上跳又使CNT20加1，當Y1＞Y0時SEL＝1，使CNT14每次重裝DF初值，當Y1≤Y0 SEL1＝0，DATA接通DR，使CNT14每次按DR重裝計數(shù)，見圖3，很明顯T1段信號周期為DF×TCLK1，T2段為DR×TCLK1。當F1＞F0時CMPF輸出F＝1，對CNT20無影響，當某時刻CNT14在Q13＝1時再裝DR時，Q13同時使CNT20加1后有F1≤F0時即CNT20計數(shù)到F1時F＝0，它便使CNT20全部異步清0，SEL1＝1，因CNT14裝載命令是高電平有效且此時仍有Q13＝1，CNT14便在下一個CLK1有效時又裝載DF為初值，重復上述過程，故圖3中T1要重復Y1次計數(shù)，T2要重復(F1-Y1)次計數(shù)，故T周期信號的脈沖個數(shù)為F1，而T＝Y(jié)1×T1+(F1-Y1)×T2＝Y(jié)1×DF×TCLK1+(F1-Y1)×DR×TCLK1因fc1k1＝f×DR+Y1＝F1×DR+Y1，所以T＝(Y1+F1×DR)×TCLK1＝fc1k1×TCLK1＝1(S)，這說明在1秒時間內(nèi)正好出現(xiàn)了f個脈沖，且每個脈沖的占空比為1∶m，產(chǎn)生了所要的信號。
本信號發(fā)生器在選取50MHz、精度為±5×10-7的VTX71型晶振，其輸出的矩形波經(jīng)分析和EE3347型多功能計數(shù)器測試，其主要技術(shù)參數(shù)為1、頻率1Hz～1MHz、步進1Hz、準確度10-3。2、當f≤0.5MHz，占空比1％～99％、步進1％、準確度0.5％；當0.5MHz＜f≤1MHz，占空比2％～98％、步進2％、準確度1％。3、當f≤0.5MHz，周期準確度1.1％；當0.5MHz＜f≤1MHz，周期準確度2.1％。
權(quán)利要求
1.一種用余數(shù)插補比較法產(chǎn)生矩形波的虛擬信號發(fā)生器，其特征在于包括-PC，包括輸入鍵盤、顯示器、處理器等，用于根據(jù)用戶輸入的波形數(shù)據(jù)產(chǎn)生波形參數(shù)數(shù)據(jù)，并將其存儲于波形參數(shù)存儲器中；-總線接口與譯碼電路，用于完成PC總線的隔離、驅(qū)動、譯碼和復位；-晶振電路，用于產(chǎn)生一個精確的時鐘信號，作為可編程分頻器的基準信號；-波形參數(shù)存儲器，用于存儲由PC計算得到的波形參數(shù)數(shù)據(jù)；-頻率比較器，用于將計數(shù)器的輸出與存儲器中的頻率數(shù)據(jù)進行比較，其結(jié)果送到計數(shù)器的輸入端；-計數(shù)器，用于以可編程分頻器的輸出作為時鐘信號進行計數(shù)，頻率比較器的輸出結(jié)果控制計數(shù)器的清零，其計數(shù)結(jié)果送余數(shù)比較器；-余數(shù)比較器，用于將計數(shù)器的輸出與存儲器中的余數(shù)進行比較，并將其結(jié)果作為數(shù)據(jù)選擇器的控制信號；-數(shù)據(jù)選擇器，用于根據(jù)余數(shù)比較器的結(jié)果，從波形參數(shù)存儲器中選擇分頻預置數(shù)到可編程分頻器的預置數(shù)端；-可編程分頻器，用于以數(shù)據(jù)選擇器的輸出數(shù)據(jù)作為分頻預置數(shù)，將輸入信號進行分頻，并把其輸出信號作為可編程分頻器的置數(shù)控制信號、計數(shù)器的輸入時鐘、占空比比較器的輸入信號；-占空比比較器，用于將可編程分頻器的輸出與存儲器中的占空比數(shù)據(jù)進行比較，輸出頻率和占空比滿足要求的周期性的矩形波或方波信號。
2.根據(jù)權(quán)利要求1所述的一種用余數(shù)插補比較法產(chǎn)生矩形波的虛擬信號發(fā)生器，其特征在于還包括-分頻選擇電路，用于將晶振電路產(chǎn)生的時鐘信號分別進行1分頻、10分頻、100分頻、1000分頻、10000分頻，并根據(jù)輸入波形參數(shù)將其中一路分頻信號送到可編程分頻器的輸入端。
3.根據(jù)權(quán)利要求1或2所述的一種用余數(shù)插補比較法產(chǎn)生矩形波的虛擬信號發(fā)生器，其特征在于還包括-倍頻器，用于將占空比比較器輸出的信號進行倍頻；-波形數(shù)據(jù)存儲器，用于存儲量化的波形數(shù)據(jù)；-地址發(fā)生器，用于按倍頻器輸出信號的頻率節(jié)奏將存放于波形數(shù)據(jù)存儲器中的量化數(shù)據(jù)送到數(shù)模轉(zhuǎn)換器的輸入端；-數(shù)模轉(zhuǎn)換器，用于在倍頻器輸出信號的控制下，將存儲器量化的波形數(shù)據(jù)轉(zhuǎn)換成相應(yīng)的波形；
4.根據(jù)權(quán)利要求3所述的一種用余數(shù)插補比較法產(chǎn)生矩形波的虛擬信號發(fā)生器，其特征在于還包括-開關(guān)選擇電路，用于從占空比比較器和數(shù)模轉(zhuǎn)換器的輸出信號中選擇一路作為輸出信號；-輸出電路，用于對開關(guān)選擇電路輸出的信號進行濾波、幅度控制、極性變換及負載驅(qū)動。
全文摘要
一種用余數(shù)插補比較法產(chǎn)生矩形波的虛擬信號發(fā)生器，包括PC、總線接口與譯碼電路、波形參數(shù)存儲器、分頻選擇器、可編程分頻器、晶體振蕩器、數(shù)據(jù)選擇器、余數(shù)比較器、計數(shù)器、頻率比較器、占空比比較器、倍頻器、地址發(fā)生器、波形數(shù)據(jù)存儲器、數(shù)模轉(zhuǎn)換器、開關(guān)電路、輸出電路，它以CPLL/FPGA可編程器件為核，將信號發(fā)生器所需的計算機接口電路及虛擬儀器中的數(shù)字部分全部構(gòu)造在核中。這種信號發(fā)生器通過余數(shù)插補和數(shù)字比較自動產(chǎn)生頻率、占空比滿足用戶要求且步進可調(diào)的矩形波信號，并且儀器的硬件開支小、成本低、功能多、系統(tǒng)功能擴展方便、可靠性高、維護簡便。
文檔編號H03L7/00GK1420632SQ0213175
公開日2003年5月28日 申請日期2002年9月16日 優(yōu)先權(quán)日2002年4月17日
發(fā)明者宋躍, 周明輝 申請人:湘潭師范學院