專利名稱：脈沖工作周期自動(dòng)修正裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種脈沖工作周期自動(dòng)修正裝置及方法，尤指一種能使周期脈沖信號(hào)的脈沖工作周期穩(wěn)定于50％的自動(dòng)修正裝置及方法。
背景技術(shù)：
由于電子科技的發(fā)達(dá)，人們得以獲得各種電子產(chǎn)品所帶來(lái)的便利和享受，也豐富了人類的生活，人們也愈加依賴電子產(chǎn)品，因此電子產(chǎn)品的穩(wěn)定性亦愈加重要。一般而言，在傳播、處理電子數(shù)據(jù)時(shí)都要配合一定的脈沖，以正確的解析出數(shù)據(jù)中串行形式的內(nèi)容，并協(xié)調(diào)處理的工作，因此在設(shè)計(jì)電子電路的輸出/輸入電路時(shí)，其工作脈沖工作周期的穩(wěn)定性顯得更為重要。
然而，由于工作電壓和工作溫度變化的影響、不同的驅(qū)動(dòng)模式、負(fù)載的效應(yīng)或不當(dāng)?shù)碾娐吩O(shè)計(jì)，使得其工作脈沖工作周期會(huì)產(chǎn)生不穩(wěn)定的現(xiàn)象，進(jìn)而影響數(shù)據(jù)的傳輸和處理。
在現(xiàn)有的脈沖工作周期修正裝置中，通常利用一參考脈沖配合鎖相回路的使用來(lái)穩(wěn)定脈沖工作周期，或者利用一些控制電路來(lái)修正脈沖工作周期，但是上述參考脈沖的頻率總是比所要調(diào)整的脈沖還高，而復(fù)雜的控制電路需要耗費(fèi)更多的時(shí)間設(shè)計(jì)、修改。
另外，也可更改金屬氧化半導(dǎo)體(MOS)的大小或利用模擬電路的設(shè)計(jì)來(lái)修正脈沖工作周期，但是如此將容易形成電路的工作點(diǎn)偏離控制而發(fā)生故障，且要花費(fèi)更多的時(shí)間去設(shè)計(jì)補(bǔ)償電路。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種脈沖工作周期自動(dòng)修正裝置及方法，其不僅可以通過(guò)簡(jiǎn)易電路來(lái)調(diào)整輸出脈沖的工作周期，亦可自我調(diào)整、修正輸出脈沖的工作周期，且修正脈沖的分辨率更可精確至幾十個(gè)微微秒(10-12Second；ps)。
本發(fā)明提供了一種脈沖工作周期自動(dòng)修正裝置及方法，利用脈沖寬度檢測(cè)器，檢測(cè)輸入周期脈沖的高、低電位脈沖寬度關(guān)系，根據(jù)此關(guān)系，利用比較編碼器，產(chǎn)生一修正延遲信號(hào)和一輸出選擇信號(hào)，延遲電路根據(jù)修正延遲信號(hào)，輸出一落后于輸入周期脈沖的延遲周期脈沖，將一輸入補(bǔ)償脈沖和延遲周期脈沖作一邏輯運(yùn)算，輸出兩種周期脈沖，根據(jù)輸出選擇信號(hào)，以多任務(wù)器選擇如何將輸入周期脈沖和上述兩種周期脈沖做一穩(wěn)定比例的周期脈沖輸出。
本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種脈沖工作周期修正方法，其特征在于包含產(chǎn)生一輸入補(bǔ)償脈沖A；產(chǎn)生一延遲周期脈沖B，由該輸入補(bǔ)償脈沖A延遲一時(shí)間而獲得；及產(chǎn)生一周期脈沖C，由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行與(AND)邏輯運(yùn)算獲得。
其中，還包含有產(chǎn)生一周期脈沖D，是由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行或(OR)邏輯運(yùn)算獲得。
本發(fā)明還提供了一種脈沖工作周期修正方法，其特征在于包含產(chǎn)生一輸入補(bǔ)償脈沖A；產(chǎn)生一延遲周期脈沖B，是由該輸入補(bǔ)償脈沖A延遲一時(shí)間而獲得；及產(chǎn)生一周期脈沖D，是由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行或(OR)邏輯運(yùn)算獲得。
其中，還包含有產(chǎn)生一周期脈沖C，是由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行與(AND)邏輯運(yùn)算獲得。
本發(fā)明還提供了一種脈沖工作周期自動(dòng)修正裝置，其特征在于包括有一脈沖寬度檢測(cè)器，是檢測(cè)一輸入周期脈沖，產(chǎn)生一高電位信號(hào)和一低電位信號(hào)；一比較編碼器，連接于該脈沖寬度檢測(cè)器，產(chǎn)生一修正延遲信號(hào)和一輸出選擇信號(hào)；一延遲電路，連接于該比較編碼器和接收該輸入周期脈沖，輸出一延遲周期脈沖；一補(bǔ)償電路，根據(jù)該延遲電路動(dòng)作時(shí)所產(chǎn)生的一修正延遲時(shí)間以外的差異延遲，用以補(bǔ)償該輸入周期脈沖，產(chǎn)生一輸入補(bǔ)償脈沖；一邏輯電路，分別連接于該補(bǔ)償電路及該延遲電路，根據(jù)該輸入補(bǔ)償脈沖與該延遲周期脈沖，分別產(chǎn)生一工作周期大于該輸入周期脈沖的周期脈沖和一工作周期小于該輸入周期脈沖的周期脈沖；以及一多任務(wù)器，分別連接于該比較編碼器及該邏輯電路，并接收該輸入周期脈沖，產(chǎn)生一比例的工作周期的周期脈沖；藉此，經(jīng)由取得單位時(shí)間延遲可獲得一脈沖周期的修正。
其中，該高電位信號(hào)和該低電位信號(hào)，分別比例于輸入周期脈沖的高電位脈沖寬度和低電位脈沖寬度，且其中該比較編碼器，運(yùn)算該高電位信號(hào)和該低電位信號(hào)，產(chǎn)生該修正延遲信號(hào)，并比較該高電位信號(hào)和該低電位信號(hào)以產(chǎn)生該輸出選擇信號(hào)。
其中，該延遲電路是根據(jù)該修正延遲信號(hào)以產(chǎn)生該延遲周期脈沖。
其中，該邏輯電路包括一與門電路，是結(jié)合該輸入補(bǔ)償脈沖與該延遲周期脈沖，產(chǎn)生一與門周期脈沖；以及一或門電路，是結(jié)合該輸入補(bǔ)償脈沖與該延遲周期脈沖，產(chǎn)生一或門周期脈沖。
其中，該多任務(wù)器是根據(jù)該輸出選擇信號(hào)，產(chǎn)生該比例的工作周期的周期脈沖，且該脈沖寬度檢測(cè)器的檢測(cè)時(shí)間單位及該延遲電路的延遲時(shí)間單位相等。
本發(fā)明還提供了一種用于脈沖工作周期自動(dòng)修正的方法，其特征在于，該方法包含有下列步驟根據(jù)一脈沖寬度檢測(cè)器獲得一輸入周期脈沖的一高電位信號(hào)與一低電位信號(hào)；經(jīng)由一比較編碼器獲得一修正延遲信號(hào)和一輸出選擇信號(hào)；根據(jù)該輸入周期脈沖延遲一修正延遲時(shí)間以產(chǎn)生一延遲周期脈沖；根據(jù)一補(bǔ)償電路產(chǎn)生一輸入補(bǔ)償脈沖以補(bǔ)償該輸入周期脈沖；將該輸入補(bǔ)償脈沖與該延遲周期脈沖同時(shí)輸入至一邏輯電路，以輸出一與門周期脈沖和一或門周期脈沖；根據(jù)該輸出選擇信號(hào)選擇輸出該與門周期脈沖、該或門周期脈沖及該輸入周期脈沖的其中之一。


圖1為本發(fā)明脈沖工作周期自動(dòng)修正裝置的電路方塊圖；圖2為輸入補(bǔ)償脈沖A及延遲周期脈沖B的邏輯運(yùn)算示意圖；圖3為高、低電位脈沖寬度(DH、DL)檢測(cè)波形圖；圖4為輸入補(bǔ)償脈沖A和或門周期脈沖D的脈沖寬度比較示意圖；及圖5為本發(fā)明的流程圖。
其中，附圖標(biāo)記說(shuō)明如下10脈沖工作周期自動(dòng)修正裝置11輸入周期脈沖12輸出周期脈沖20延遲電路21補(bǔ)償電路22邏輯電路222與門電路 224或門電路23多任務(wù)器24比較編碼器241比較器 242編碼器25脈沖寬度檢測(cè)器 251、252多段脈沖延遲器253、254多個(gè)D型觸發(fā)器A輸入補(bǔ)償脈沖B延遲周期脈沖C與門周期脈沖D或門周期脈沖具體實(shí)施方式
請(qǐng)參考圖1。圖1為本發(fā)明脈沖工作周期自動(dòng)修正裝置10的電路方塊圖。本發(fā)明的脈沖工作周期自動(dòng)修正裝置10會(huì)根據(jù)輸入周期脈沖11產(chǎn)生一比例的周期脈沖，也就是輸出周期脈沖12。脈沖工作周期自動(dòng)修正裝置10中設(shè)有一延遲電路20、一補(bǔ)償電路21、一邏輯電路22、一多任務(wù)器23、一比較編碼器24與一脈沖寬度檢測(cè)器25。
其中，脈沖寬度檢測(cè)器25由兩組多段脈沖延遲器251、252分別連接兩組多個(gè)D型觸發(fā)器253、254所組成，同時(shí)接收輸入周期脈沖11并分別檢測(cè)輸入周期脈沖11的高電位脈沖寬度(DH)及低電位脈沖寬度(DL)，利用多段脈沖延遲器和多個(gè)D型觸發(fā)器，產(chǎn)生比例于輸入周期脈沖高電位脈沖寬度(DH)及低電位脈沖寬度(DL)的高電位信號(hào)(HS)及低電位信號(hào)(LS)。其中邏輯電路22是由與門電路222與或門電路224組成，將輸入補(bǔ)償脈沖A和延遲周期脈沖B分別作一與門運(yùn)算和一或門運(yùn)算，產(chǎn)生與門周期脈沖C和或門周期脈沖D。
如上文所述，圖2的實(shí)施為輸入補(bǔ)償脈沖A及延遲周期脈沖B的邏輯運(yùn)算示意圖，輸入補(bǔ)償脈沖A與延遲周期脈沖B通過(guò)與(AND)邏輯運(yùn)算產(chǎn)生與門周期脈沖C，輸入補(bǔ)償脈沖A與延遲周期脈沖B通過(guò)或(OR)邏輯運(yùn)算產(chǎn)生或門周期脈沖D。
配合圖1，圖3所示為高電位脈沖寬度(DH)及低電位脈沖寬度(DL)檢測(cè)波形圖，周期脈沖Qin為輸入周期脈沖11，QH1到QH5的周期脈沖為輸入周期脈沖11同時(shí)延遲一本質(zhì)預(yù)設(shè)時(shí)間td(t0～t1)，再經(jīng)由多段脈沖延遲器251分段延遲而得，將QH1到QH5的周期脈沖和輸入周期脈沖Qin分別通過(guò)多個(gè)D型觸發(fā)器253，計(jì)數(shù)產(chǎn)生比例于輸入周期脈沖Qin高電位脈沖寬度(DH)的高電位信號(hào)(HS)，QL1到QL9的周期脈沖為輸入周期脈沖同時(shí)延遲一本質(zhì)預(yù)設(shè)時(shí)間td(t0～t1)，反向后再經(jīng)由多段脈沖延遲器252分段延遲而得，將QL1到QL9的周期脈沖和輸入周期脈沖Qin分別通過(guò)多個(gè)D型觸發(fā)器254，計(jì)數(shù)產(chǎn)生比例于輸入周期脈沖Qin的低電位脈沖寬度(DL)的低電位信號(hào)(LS)。
如圖3所示，多段脈沖延遲器預(yù)設(shè)的單位延遲時(shí)間tt，利用多段脈沖延遲器251、252分段延遲輸入信號(hào)，經(jīng)由多個(gè)D型觸發(fā)器253、254計(jì)數(shù)產(chǎn)生以延遲時(shí)間tt為單位的高電位信號(hào)(HS)及低電位信號(hào)(LS)。
如圖3所示，高電位信號(hào)(HS)為5個(gè)單位延遲時(shí)間，低電位信號(hào)(LS)為9個(gè)單位延遲時(shí)間，將上述的高電位信號(hào)(HS)及低電位信號(hào)(LS)作以下運(yùn)算可得一修正延遲時(shí)間tc。
tc＝|HS-LS|/2 (1)上述表達(dá)式(1)為無(wú)條件進(jìn)入運(yùn)算，同時(shí)經(jīng)過(guò)比較器241比較高電位信號(hào)(HS)及低電位信號(hào)(LS)的大小，描述如以下三種狀態(tài)1.高電位信號(hào)大于低電位信號(hào)(HS＞LS)；2.高電位信號(hào)小于低電位信號(hào)(HS＜LS)；3.高電位信號(hào)等于低電位信號(hào)(HS＝LS)。通過(guò)此三種狀態(tài)，可以進(jìn)一步檢測(cè)輸入脈沖的狀態(tài)，作為后面控制邏輯電路的運(yùn)作依據(jù)。
如圖1所示，將上述的修正延遲時(shí)間tc值經(jīng)過(guò)編碼器242編碼后產(chǎn)生一修正延遲信號(hào)C[N:1]，用以控制延遲電路的延遲時(shí)間段數(shù)為1到N段，此延遲電路的單位延遲時(shí)間和上述的多段脈沖延遲器的單位延遲時(shí)間tt相等。將上述的三種狀態(tài)經(jīng)過(guò)編碼器242編碼后產(chǎn)生一輸出選擇信號(hào)SEL[1:0]，此選擇信號(hào)SEL[1:0]為兩位的控制信號(hào)，用來(lái)選擇多任務(wù)器的輸出。
圖1所示的延遲電路20為一N段的時(shí)間延遲電路，此電路接收上述的修正延遲信號(hào)C[N:1]，將輸入周期脈沖延遲一修正延遲時(shí)間tc，輸出一個(gè)延遲周期脈沖B至邏輯電路22。
延遲電路20動(dòng)作時(shí)，內(nèi)部的延遲單元會(huì)產(chǎn)生該修正延遲時(shí)間tc以外的差異延遲時(shí)間，以至于輸出到邏輯電路22的延遲周期脈沖B不正確，并非延遲該修正延遲時(shí)間tc，因此其中補(bǔ)償電路21是根據(jù)延遲電路20動(dòng)作時(shí)，內(nèi)部延遲單元所產(chǎn)生的差異延遲時(shí)間作為輸入周期脈沖11的補(bǔ)償，輸出一輸入補(bǔ)償脈沖A至邏輯電路22，使得該輸入補(bǔ)償脈沖A與延遲周期脈沖B間的延遲時(shí)間取得正確的修正延遲時(shí)間tc。
請(qǐng)參照?qǐng)D1，圖2，圖1中的邏輯電路22包含一與門電路222和一或門電路224，于實(shí)際實(shí)施時(shí)可依使用者的實(shí)際需求，變化為與非門、或非門等搭配非門的實(shí)施方式，并不作限定。圖2所示為輸入補(bǔ)償脈沖A和延遲周期脈沖B分別作一與門運(yùn)算和一或門運(yùn)算，產(chǎn)生一高電位脈沖寬度小于輸入補(bǔ)償脈沖A的與門周期脈沖C和一高電位脈沖寬度大于輸入補(bǔ)償脈沖A的或門周期脈沖D。
配合圖2及圖3，圖4所示為上述輸入補(bǔ)償脈沖A和或門周期脈沖D的脈沖寬度比較，其中輸入補(bǔ)償脈沖A的高電位脈沖寬度AH，增加兩個(gè)單位延遲時(shí)間段，成為或門周期脈沖D的高電位脈沖寬度DH，脈沖A的低電位脈沖寬度AL減少兩個(gè)單位延遲時(shí)間段，成為或門周期脈沖D的低電位脈沖寬度DL，使得脈沖D的工作周期成為50％比例的周期脈沖。
因此，在實(shí)際運(yùn)用時(shí)可以通過(guò)輸入補(bǔ)償脈沖A與延遲周期脈沖B作與門運(yùn)算，產(chǎn)生與門周期脈沖C，使得脈沖C的工作周期成為50％比例的周期脈沖，亦可通過(guò)輸入補(bǔ)償脈沖A與延遲周期脈沖B作或門運(yùn)算，產(chǎn)生或門周期脈沖D，使得脈沖D的工作周期成為50％比例的周期脈沖。
配合圖1的多任務(wù)器，同時(shí)接收上述的與門周期脈沖C與或門周期脈沖D及輸入周期脈沖11，根據(jù)上文所述，先經(jīng)過(guò)比較器241比較高電位信號(hào)(HS)與低電位信號(hào)(LS)的大小，再經(jīng)過(guò)編碼器242編碼輸出選擇信號(hào)SEL[1:0]，用來(lái)選擇多任務(wù)器的輸出，現(xiàn)敘述如下1.如果高電位信號(hào)大于低電位信號(hào)(HS＞LS)則選擇與門周期脈沖；2.如果高電位信號(hào)小于低電位信號(hào)(HS＜LS)則選擇或門周期脈沖；3.如果高電位信號(hào)等于低電位信號(hào)(HS＝LS)則選擇輸入周期脈沖；此時(shí)多任務(wù)器的輸出周期脈沖12，其工作周期為50％的周期脈沖。
接下來(lái)，介紹根據(jù)本發(fā)明實(shí)施例所述的脈沖工作周期自動(dòng)修正方法的操作流程。參照?qǐng)D1，圖5所示，該方法流程如下先檢測(cè)輸入周期脈沖的高、低電位脈沖寬度，產(chǎn)生高、低電位信號(hào)(S100)；接著，比較運(yùn)算高、低電位信號(hào)(S102)；編碼輸出比較運(yùn)算結(jié)果，產(chǎn)生修正延遲信號(hào)C[N:1]和輸出選擇信號(hào)SEL[1:0](S104)；之后產(chǎn)生一延遲周期脈沖，是由修正延遲信號(hào)C[N:1]控制一延遲電路，將輸入周期脈沖延遲一修正延遲時(shí)間，同時(shí)輸入周期脈沖經(jīng)過(guò)一補(bǔ)償電路21，用以補(bǔ)償延遲電路的差異延遲時(shí)間，產(chǎn)生一輸入補(bǔ)償脈沖(S106)；之后產(chǎn)生兩個(gè)周期脈沖，是由輸入補(bǔ)償脈沖和延遲周期脈沖做邏輯運(yùn)算(S108)；接著，通過(guò)輸出選擇信號(hào)控制多任務(wù)器23選擇如何將輸入周期脈沖和上述兩個(gè)周期脈沖做一穩(wěn)定輸出，而此輸出周期脈沖的工作周期穩(wěn)定于50％比例(S110)。
在本發(fā)明的流程中，輸入周期脈沖會(huì)先經(jīng)過(guò)脈沖寬度檢測(cè)器25，產(chǎn)生高電位信號(hào)(HS)及低電位信號(hào)(LS)，此高電位信號(hào)(HS)及低電位信號(hào)(LS)經(jīng)過(guò)運(yùn)算、比較和編碼，產(chǎn)生一用以控制延遲電路20修正延遲時(shí)間tc的修正延遲信號(hào)C[N:1]和一用以選擇多任務(wù)器23輸出的輸出選擇信號(hào)SEL[1:0]。輸入周期脈沖同時(shí)經(jīng)過(guò)延遲電路20和補(bǔ)償電路21，分別產(chǎn)生延遲周期脈沖和輸入補(bǔ)償脈沖，將此兩個(gè)周期脈沖同時(shí)做與門和或門的邏輯運(yùn)算，產(chǎn)生與門周期脈沖和或門周期脈沖，將兩脈沖輸入至多任務(wù)器23，根據(jù)上述的輸出選擇信號(hào)SEL[1:0]，以多任務(wù)器選擇如何將此兩個(gè)周期脈沖和輸入周期脈沖做一工作周期穩(wěn)定的周期脈沖輸出。
綜上所述，本發(fā)明的脈沖工作周期自動(dòng)修正裝置及方法可以穩(wěn)定電子電路工作所需的脈沖工作周期，而不受工作電壓和工作溫度變化的影響，且以簡(jiǎn)易的電路即可完成，并能克服現(xiàn)有的復(fù)雜控制電路所需的時(shí)間設(shè)計(jì)、修改的耗費(fèi)及模擬電路工作點(diǎn)偏離控制所發(fā)生的故障。
以上所述僅為本發(fā)明較佳的具體實(shí)施例，凡本領(lǐng)域的技術(shù)人員根據(jù)該實(shí)施例所做的等效變化或修飾皆應(yīng)包含于本發(fā)明的保護(hù)范圍內(nèi)，本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種脈沖工作周期修正方法，其特征在于包含產(chǎn)生一輸入補(bǔ)償脈沖A；產(chǎn)生一延遲周期脈沖B，由該輸入補(bǔ)償脈沖A延遲一時(shí)間而獲得；及產(chǎn)生一周期脈沖C，由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行與邏輯運(yùn)算獲得。
2.如權(quán)利要求1所述的脈沖工作周期修正方法，其特征在于，還包含有產(chǎn)生一周期脈沖D，是由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行或邏輯運(yùn)算獲得。
3.一種脈沖工作周期修正方法，其特征在于包含產(chǎn)生一輸入補(bǔ)償脈沖A；產(chǎn)生一延遲周期脈沖B，是由該輸入補(bǔ)償脈沖A延遲一時(shí)間而獲得；及產(chǎn)生一周期脈沖D，是由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行或邏輯運(yùn)算獲得。
4.如權(quán)利要求3所述的脈沖工作周期修正方法，其特征在于，還包含有產(chǎn)生一周期脈沖C，是由該輸入補(bǔ)償脈沖A與該延遲周期脈沖B執(zhí)行與邏輯運(yùn)算獲得。
5.一種脈沖工作周期自動(dòng)修正裝置，其特征在于包括有一脈沖寬度檢測(cè)器，是檢測(cè)一輸入周期脈沖，產(chǎn)生一高電位信號(hào)和一低電位信號(hào)；一比較編碼器，連接于該脈沖寬度檢測(cè)器，產(chǎn)生一修正延遲信號(hào)和一輸出選擇信號(hào)；一延遲電路，連接于該比較編碼器和接收該輸入周期脈沖，輸出一延遲周期脈沖；一補(bǔ)償電路，根據(jù)該延遲電路動(dòng)作時(shí)所產(chǎn)生的一修正延遲時(shí)間以外的差異延遲，用以補(bǔ)償該輸入周期脈沖，產(chǎn)生一輸入補(bǔ)償脈沖；一邏輯電路，分別連接于該補(bǔ)償電路及該延遲電路，根據(jù)該輸入補(bǔ)償脈沖與該延遲周期脈沖，分別產(chǎn)生一工作周期大于該輸入周期脈沖的周期脈沖和一工作周期小于該輸入周期脈沖的周期脈沖；以及一多任務(wù)器，分別連接于該比較編碼器及該邏輯電路，并接收該輸入周期脈沖，產(chǎn)生一比例的工作周期的周期脈沖；藉此，經(jīng)由取得單位時(shí)間延遲可獲得一脈沖周期的修正。
6.如權(quán)利要求5所述的脈沖工作周期自動(dòng)修正裝置，其特征在于，該高電位信號(hào)和該低電位信號(hào)，分別比例于輸入周期脈沖的高電位脈沖寬度和低電位脈沖寬度，且其中該比較編碼器，運(yùn)算該高電位信號(hào)和該低電位信號(hào)，產(chǎn)生該修正延遲信號(hào)，并比較該高電位信號(hào)和該低電位信號(hào)以產(chǎn)生該輸出選擇信號(hào)。
7.如權(quán)利要求5所述的脈沖工作周期自動(dòng)修正裝置，其特征在于，該延遲電路是根據(jù)該修正延遲信號(hào)以產(chǎn)生該延遲周期脈沖。
8.如權(quán)利要求5所述的脈沖工作周期自動(dòng)修正裝置，其特征在于，該邏輯電路包括一與門電路，是結(jié)合該輸入補(bǔ)償脈沖與該延遲周期脈沖，產(chǎn)生一與門周期脈沖；以及一或門電路，是結(jié)合該輸入補(bǔ)償脈沖與該延遲周期脈沖，產(chǎn)生一或門周期脈沖。
9.如權(quán)利要求5所述的脈沖工作周期自動(dòng)修正裝置，其特征在于，該多任務(wù)器是根據(jù)該輸出選擇信號(hào)，產(chǎn)生該比例的工作周期的周期脈沖，且該脈沖寬度檢測(cè)器的檢測(cè)時(shí)間單位及該延遲電路的延遲時(shí)間單位相等。
10.一種用于脈沖工作周期自動(dòng)修正的方法，其特征在于，該方法包含有下列步驟根據(jù)一脈沖寬度檢測(cè)器獲得一輸入周期脈沖的一高電位信號(hào)與一低電位信號(hào)；經(jīng)由一比較編碼器獲得一修正延遲信號(hào)和一輸出選擇信號(hào)；根據(jù)該輸入周期脈沖延遲一修正延遲時(shí)間以產(chǎn)生一延遲周期脈沖；根據(jù)一補(bǔ)償電路產(chǎn)生一輸入補(bǔ)償脈沖以補(bǔ)償該輸入周期脈沖；將該輸入補(bǔ)償脈沖與該延遲周期脈沖同時(shí)輸入至一邏輯電路，以輸出一與門周期脈沖和一或門周期脈沖；根據(jù)該輸出選擇信號(hào)選擇輸出該與門周期脈沖、該或門周期脈沖及該輸入周期脈沖的其中之一。
全文摘要
一種脈沖工作周期自動(dòng)修正裝置及方法，用來(lái)根據(jù)輸入周期脈沖產(chǎn)生工作周期為50％的輸出周期脈沖。該脈沖工作周期自動(dòng)修正裝置包含有脈沖寬度檢測(cè)器，用來(lái)檢測(cè)輸入周期脈沖的高、低電位脈沖寬度以產(chǎn)生高、低電位信號(hào)；比較編碼器，用來(lái)比較高、低電位信號(hào)的大小和運(yùn)算出修正延遲時(shí)間，經(jīng)過(guò)編碼產(chǎn)生修正延遲信號(hào)和輸出選擇信號(hào)；延遲電路，分別連接于輸入周期脈沖和比較編碼器用來(lái)產(chǎn)生延遲周期脈沖；補(bǔ)償電路，用以補(bǔ)償輸入周期脈沖，產(chǎn)生輸入補(bǔ)償脈沖；邏輯電路根據(jù)該延遲周期脈沖和輸入補(bǔ)償脈沖，產(chǎn)生兩個(gè)周期脈沖；多任務(wù)器，接收上述兩個(gè)周期脈沖和輸入周期脈沖，根據(jù)輸出選擇信號(hào)，產(chǎn)生工作周期為50％的輸出周期脈沖。
文檔編號(hào)H03K3/011GK1612478SQ20031010238
公開日2005年5月4日 申請(qǐng)日期2003年10月27日 優(yōu)先權(quán)日2003年10月27日
發(fā)明者葉俊文 申請(qǐng)人:揚(yáng)智科技股份有限公司