專利名稱：可變阻抗電路以及使用它的放大器、乘法器、高頻電路的制作方法
技術領域：
本發(fā)明涉及可變阻抗電路、使用它的可變增益型差動放大器、使用它的乘法器、差動分布型放大器和使用它們的高頻電路。
背景技術：
從以往就使用可變增益型差動放大器(帶可變增益功能的差動放大器)。在使用雙極性晶體管、MOSFET(金屬氧化物場效應晶體管)等Si(硅)器件的集成電路中，作為可變增益型差動放大器，具有吉伯型結(jié)構的放大器和OTA(運算跨導放大器operational transconductance amplifier)結(jié)構的放大器成為主流。
具有吉伯型結(jié)構的放大器具有寬闊的可變增益范圍，但是在耗電和噪聲特性方面差。因此，在移動通信等中，一般使用在差動放大器中設置由FET開關構成的可變阻抗電路的OTA結(jié)構。
圖35是表示具有OTA結(jié)構的以往的可變增益型差動放大器結(jié)構的電路圖。
圖35的可變增益型差動放大器由雙極性晶體管(以下簡稱為晶體管)101、102、電阻103、104、105、106、n-MOSFET(以下簡稱為FET)107構成。FET107構成可變阻抗電路50。
晶體管101的基極連接在接收輸入信號RFin(+)的輸入端子NI1上，晶體管102的基極連接在接收輸入信號RFin(-)的輸入端子NI2上。輸入信號RFin(+)、RFin(-)是差動輸入。晶體管101、102的集電極分別通過電阻103、104連接在接收電源電壓Vcc的電源端子NVC上。晶體管101、102的發(fā)射極分別通過電阻105、106連接在接地端子上。此外，晶體管101、102的集電極分別連接在輸出端子NO1、NO2上。從輸出端子NO1、NO2分別導出輸出信號RFout(-)、RFout(+)。輸出信號RFout(+)、RFout(-)是差動輸出。
在連接在晶體管101、102的發(fā)射極上的節(jié)點N1、N2之間連接有FET107。FET107的柵極通過電阻連接在接收控制電壓AGC的控制端子NG上。
在圖35的可變增益型差動放大器中，在FET107的柵極上外加控制電壓AGC，通過改變FET107的源漏極間電阻，進行增益控制。例如，如果使FET107為導通狀態(tài)，就取得最大增益和低噪聲特性。這時，適合于微小的高頻信號的放大。此外，如果使FET107為斷開狀態(tài)，則衰減量變?yōu)樽畲?最小增益)，失真特性提高。這時，對電場強度高的狀態(tài)下的交叉調(diào)制很強。
在吉伯型乘法器中，提出與具有OTA結(jié)構的可變增益型差動放大器同樣的結(jié)構。
圖36是表示高頻接收機中使用的以往的差動輸入輸出高頻電路的結(jié)構的圖。
圖36的差動輸入輸出高頻電路由可變增益型放大器610、乘法器620和可變增益型中間頻帶放大器(以下稱作IF放大器)630構成。向可變增益型放大器610輸入差動信號，輸出由可變增益型IF放大器630放大的差動信號。向可變增益型放大器610和可變增益型IF放大器630提供用于控制增益的控制電壓AGC。
可變增益型放大器610由具有可變增益功能的差動放大器構成，乘法器620由不具有可變增益功能的吉伯型乘法器構成，IF放大器630由具有可變增益功能的差動放大器構成。
因此，在這樣的差動輸入輸出高頻電路中，初級中使用的差動放大器的動態(tài)范圍大幅度影響高頻接收機的動態(tài)范圍。這時，吉伯型乘法器不變?yōu)樽罴训墓ぷ鳡顟B(tài)，動態(tài)范圍減小。
因此，提出了在具有高頻放大器、混頻器、中間頻率檢波電路的接收裝置中，設置控制高頻放大器和混頻器的增益的AGC(自動增益控制)電路(例如，參照專利文獻1)。
作為從微波頻帶到毫米波，跨一個倍頻以上的頻帶工作的放大器，都知道分布型放大器(例如參照專利文獻2～4)。
圖37是表示以往的分布型放大器的結(jié)構一例的電路圖。分布型放大器具有多個晶體管TR1～TR4，多個晶體管TR1～TR4的柵極(輸入端子)通過由高阻抗傳輸線路或電感元件構成的電感性元件IL1～IL4連接，多個晶體管TR1～TR4的漏極(輸出端子)通過由高阻抗傳輸線路或電感元件構成的電感性元件OL1～OL4連接。據(jù)此，由各晶體管TR1～TR4的寄生電容(輸入一側(cè)柵源間電容和輸出一側(cè)的漏源間電容)、這些電感性元件IL1～IL4、OL1～OL4構成模擬傳輸線路。結(jié)果，在寬闊頻帶中取得輸入輸出阻抗的匹配。一般，晶體管的級數(shù)越多，分布型放大器就在越寬的頻帶中工作。
特開平5-300039號公報[專利文獻2]特開平9-252228號公報[專利文獻3]特開平11-88079號公報[專利文獻4]特開2003-209448號公報[專利文獻5]特開2003-298370號公報可是，在圖35所示的可變增益型差動放大器中，可變阻抗電路50在FET的夾斷電壓附近的控制電壓的區(qū)域中具有強的非線性。據(jù)此，在特定的控制電壓附近，失真特性惡化。因此，在進行連續(xù)的增益控制時，當提供了在FET中波形失真增大的控制電壓時，可變增益型差動放大器的失真特性惡化。
在可變增益型差動放大器中，為了改善失真特性，考慮到增加晶體管1O1、102的發(fā)射極電阻?？墒?，可變增益型差動放大器的工作電流按照增益的變化而變化。
根據(jù)用途，有時希望在不改變工作電流的情況下，改善可變增益型差動放大器的失真。
此外，在圖35的可變增益型差動放大器的中，當輸入功率水平一定時，當高增益時，輸出功率水平增高，輸入輸出特性容易飽和。這是因為可變增益型差動放大器的工作電流不按照增益的變化而變化。
根據(jù)用途，有時希望通過按照輸出功率水平設定工作電流，抑制輸入輸出特性的飽和。
在使用圖35的可變增益型差動放大器的以往的接收裝置中，無法實現(xiàn)充分高的動態(tài)范圍。
分布型放大器在高速數(shù)字信號傳輸系統(tǒng)中使用。在這樣的高速數(shù)字信號傳輸系統(tǒng)中，當輸入水平變動時，為了使增益變化，放大器具有可變增益功能是有效的。
因此，提出在分布型放大器的各放大部中使用級聯(lián)的晶體管，使這些晶體管分別導通和斷開的結(jié)構(參照專利文獻4)。
可是，在分別使晶體管導通和斷開的結(jié)構中，增益只離散變化。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供不改變工作電流，就能實現(xiàn)低失真的可變阻抗電路、使用它的可變增益型差動放大器、使用它的乘法器。
本發(fā)明的另一目的在于提供抑制輸入輸出特性的飽和，并且能實現(xiàn)低失真的可變阻抗電路、使用它的可變增益型差動放大器、使用它的乘法器。
本發(fā)明的又一目的在于提供能實現(xiàn)足夠高的動態(tài)范圍，并且能實現(xiàn)低失真的高頻電路。
本發(fā)明的再一目的在于提供能在寬闊頻帶中使增益連續(xù)變化的差動分布型放大器。
須指出的是，在本發(fā)明中，在乘法器中也包含混頻器。
第一發(fā)明的可變增益型差動放大器包括具有接收第一輸入信號的第一端子、通過第一負載連接在第一電位上的第二端子、通過第一阻抗元件連接在第二電位上的第三端子的第一晶體管；具有接收第二輸入信號的第一端子、通過第二負載連接在第一電位上的第二端子和通過第二阻抗元件連接在第二電位上的第三端子的第二晶體管；連接在第一晶體管的第三端子和第二晶體管的第三端子間的可變阻抗電路。可變阻抗電路包含串聯(lián)在第一晶體管的第三端子和第二晶體管的第三端子間的第一電阻要素、可變阻抗元件和第二電阻要素；對可變阻抗元件的控制端子提供控制電壓。
在本發(fā)明的可變增益型差動放大器中，第一和第二輸入信號由第一和第二晶體管差動放大。這時，按照控制電壓，可變阻抗電路的可變阻抗元件的阻抗變化，可變增益型差動放大器的增益變化。
此外，通過可變阻抗電路的第一和第二電阻要素，改善失真特性。這時，流向第一和第二晶體管的工作電流不變化。因此，不使工作電流變化，能實現(xiàn)低失真。
第二發(fā)明的乘法器包括具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶體管；可變阻抗電路。第一晶體管的第一端子接收第一輸入信號，第二端子通過第一負載連接在第一電位上，第三端子連接在第五晶體管的第二端子上；第二晶體管的第一端子接收第二輸入信號，第二端子通過第二負載連接在第一電位上，第三端子連接在第五晶體管的第二端子上；第三晶體管的第一端子接收第二輸入信號，第二端子通過第一負載連接在第一電位上，第三端子連接在第六晶體管的第二端子上；第四晶體管的第一端子接收第一輸入信號，第二端子通過第二負載連接在第一電位上，第三端子連接在第六晶體管的第二端子上；第五晶體管的第一端子接收第三輸入信號，第三端子通過第一阻抗元件連接在第二電位上；第六晶體管的第一端子接收第四輸入信號，第三端子通過第二阻抗元件連接在第二電位上；可變阻抗電路包含串聯(lián)在第五晶體管的第三端子和第六晶體管的第三端子之間的第一電阻要素、可變阻抗元件和第二電阻要素；對可變阻抗元件的控制端子提供控制電壓。
在本發(fā)明的乘法器中，通過第一～第四晶體管把第一和第二輸入信號差動放大，通過第五和第六晶體管把第三和第四輸入信號差動放大，把第一和第二輸入信號的差動放大結(jié)果以及第三和第四輸入信號的差動放大結(jié)果相乘。這時，按照控制電壓，可變阻抗電路的可變阻抗元件的阻抗變化，乘法器的增益變化。
此外，通過可變阻抗電路的第一和第二電阻要素改善失真特性。這時，流向第五和第六晶體管的工作電流不變化。因此，不改變工作電流，就能實現(xiàn)低失真。
第三發(fā)明的可變阻抗電路包含被提供等電位的第一和第二節(jié)點；串聯(lián)在第一節(jié)點和第二節(jié)點之間的第一電阻要素、可變阻抗元件和第二電阻要素；對可變阻抗元件的控制端子提供控制電壓。
在本發(fā)明的可變阻抗電路中，通過改變控制電壓，在第一節(jié)點和第二節(jié)點之間為等電位的狀態(tài)下，能使第一節(jié)點和第二節(jié)點之間的阻抗變化。這時，第一節(jié)點和第二節(jié)點的電位相等，所以電流不流向第一電阻要素、可變阻抗元件、第二電阻要素。
因此，當在可變增益型放大器或乘法器中使用該可變阻抗電路時，能減少耗電。
第四發(fā)明的可變增益型差動放大器包括具有接收第一輸入信號的第一端子、通過第一負載連接在第一電位上的第二端子、通過第一阻抗元件連接在第二電位上的第三端子的第一晶體管；具有接收第二輸入信號的第一端子、通過第二負載連接在第一電位上的第二端子和通過第二阻抗元件連接在第二電位上的第三端子的第二晶體管；連接在第一晶體管的第三端子和第二晶體管的第三端子間的可變阻抗電路；可變阻抗電路包含串聯(lián)在第一晶體管的第三端子和第二晶體管的第三端子間的第一和第二可變阻抗元件；連接在第一可變阻抗元件和第二可變阻抗元件的連接點與第二電位之間的電阻要素；對第一和第二可變阻抗元件的控制端子提供控制電壓。
在本發(fā)明的可變增益型差動放大器中，第一和第二輸入信號由第一和第二晶體管差動放大。這時，按照控制電壓，可變阻抗電路的第一和第二可變阻抗元件的阻抗變化，可變增益型差動放大器增益變化。
此外，在高增益時，工作電流增加，在低增益時(衰減時)，工作電流減少。據(jù)此，改善高增益時的輸入輸出特性的飽和。結(jié)果，輸入輸出特性的線性提高，改善失真特性。
第五發(fā)明的乘法器包括具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶體管；可變阻抗電路；第一晶體管的第一端子接收第一輸入信號，第二端子通過第一負載連接在第一電位上，第三端子連接在第五晶體管的第二端子上；第二晶體管的第一端子接收第二輸入信號，第二端子通過第二負載連接在第一電位上，第三端子連接在第五晶體管的第二端子上；第三晶體管的第一端子接收第二輸入信號，第二端子通過第一負載連接在第一電位上，第三端子連接在第六晶體管的第二端子上；第四晶體管的第一端子接收第一輸入信號，第二端子通過第二負載連接在第一電位上，第三端子連接在第六晶體管的第二端子上；第五晶體管的第一端子接收第三輸入信號，第三端子通過第一阻抗元件連接在第二電位上；第六晶體管的第一端子接收第四輸入信號，第三端子通過第二阻抗元件連接在第二電位上；可變阻抗電路包含串聯(lián)在第五晶體管的第三端子和第六晶體管的第三端子間的第一和第二可變阻抗元件；連接在第一可變阻抗元件和第二可變阻抗元件的連接點與第二電位之間的電阻要素；對第一和第二可變阻抗元件的控制端子提供控制電壓。
在本發(fā)明的乘法器中，通過第一～第四晶體管把第一和第二輸入信號差動放大，通過第五和第六晶體管把第三和第四輸入信號差動放大，把第一和第二輸入信號的差動放大結(jié)果和第三和第四輸入信號的差動放大結(jié)果相乘。這時，按照控制電壓，可變阻抗電路的第一和第二可變阻抗元件的阻抗變化，乘法器的增益變化。
此外，在高增益時，工作電流增加，在低增益時(衰減時)工作電流減少。據(jù)此，改善高增益時的輸入輸出特性的飽和。結(jié)果，輸入輸出特性的線性提高，失真特性改善。
第六發(fā)明的可變阻抗電路包括第一、第二、第三、第四、第五節(jié)點；串聯(lián)在第一節(jié)點和第二節(jié)點之間的第一和第二可變阻抗元件；連接在第一節(jié)點和第三節(jié)點之間的第一電阻要素；連接在第二節(jié)點和第四節(jié)點之間的第二電阻要素；連接在第一可變阻抗元件和第二可變阻抗元件的連接點與第五節(jié)點之間的第三電阻要素；對第一、第二、第三、第四、第五節(jié)點分別提供第一、第二、第三、第四、第五電位；第一和第二電位相等；對第一和第二可變阻抗元件的控制端子提供控制電壓。
在本發(fā)明的可變阻抗電路中，按照控制電壓，能使流向第一、第二、第三電阻元件的電流變化。據(jù)此，可變阻抗電路作為可變電流源工作。
因此，當在可變增益放大電路或乘法器中使用該可變阻抗電路時，能按照增益的變化使工作電流變化。結(jié)果，能抑制輸入輸出特性的飽和，能實現(xiàn)低失真。
第七發(fā)明的可變阻抗電路在第六發(fā)明的可變阻抗電路的結(jié)構中，第三、第四以及第五電位與第一以及第二電位不同，第三、第四以及第五電位相等。
這時，流過第一電阻要素和第二電阻要素的電流相等。
第八發(fā)明的高頻電路包括接收第一和第二輸入信號的第一或第四發(fā)明的差動放大器；第二或第五發(fā)明的乘法器；把差動放大器的第一和第二晶體管的第二端子的輸出信號作為第三和第四輸入信號提供給乘法器的第五和第六晶體管的第一端子；對差動放大器的可變阻抗電路提供第一控制電壓，對乘法器的可變阻抗電路提供第二控制電壓。
在本發(fā)明的高頻電路中，通過改變第一控制電壓，能改變差動放大器的增益，通過改變第二控制電壓，能改變乘法器的增益。這時，差動放大器和乘法器的增益范圍成為差動放大器的增益范圍和乘法器的增益范圍相乘的范圍。
外加控制電壓，使輸入功率水平低時，可變阻抗電路的阻抗最低。這時，差動放大器、乘法器同時在最大增益和最小噪聲指數(shù)下工作。因此，在該高頻電路中，在低輸入功率水平時，接收靈敏度變?yōu)樽畲蟆?br>
相反，外加控制電壓，使輸入功率水平高時，可變阻抗電路的阻抗最高。這時，差動放大器、乘法器同時在最小增益下工作。因此，該高頻電路在高輸入功率水平時，以最大衰減量工作，所以交叉調(diào)制失真和交叉調(diào)制變?yōu)樽钚 ?br>
這樣，通過用差動放大器和乘法器雙方控制增益，實現(xiàn)具有高的動態(tài)范圍的高頻電路。
通過使用第一或第四發(fā)明的差動放大器和第二或第五發(fā)明的乘法器，失真特性提高。
第九發(fā)明的高頻電路包括差動放大器；乘法器；差動放大器包含具有接收第一輸入信號的第一端子、通過第一負載連接在第一電位上的第二端子、通過第一阻抗元件連接在第二電位上的第三端子的第一晶體管；具有接收第二輸入信號的第一端子、通過第二負載連接在第一電位上的第二端子和通過第二阻抗元件連接在第二電位上的第三端子的第二晶體管；連接在第一晶體管的第三端子和第二晶體管的第三端子間，具有按照第一控制電壓變化的阻抗的第一可變阻抗電路；乘法器包括具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶體管；第二可變阻抗電路；第一晶體管的第一端子接收第三輸入信號，第二端子通過第一負載連接在第一電位上，第三端子連接在第五晶體管的第二端子上；第二晶體管的第一端子接收第四輸入信號，第二端子通過第二負載連接在第一電位上，第三端子連接在第五晶體管的第二端子上；第三晶體管的第一端子接收第四輸入信號，第二端子通過第一負載連接在第一電位上，第三端子連接在第六晶體管的所述第二端子上；第四晶體管的第一端子接收第三輸入信號，第二端子通過第二負載連接在第一電位上，第三端子連接在第六晶體管的第二端子上；第五晶體管的第一端子接收第五輸入信號，第三端子通過第一阻抗元件連接在第二電位上；第六晶體管的第一端子接收第六輸入信號，第三端子通過第二阻抗元件連接在第二電位上；第二可變阻抗電路包含連接在第五晶體管的第三端子和第六晶體管的第三端子之間，按照第二控制電壓變化的阻抗；差動放大器的第一和第二晶體管的第二端子的輸出信號作為第五和第六輸入信號提供給乘法器的第五和第六晶體管的第一端子。
在本發(fā)明的高頻電路中，通過改變第一控制電壓，能改變差動放大器的增益，通過改變第二控制電壓，能改變乘法器的增益。這時，差動放大器和乘法器的增益范圍成為改變差動放大器的增益范圍和乘法器的增益范圍相乘的范圍。
外加控制電壓，使輸入功率水平低時，可變阻抗電路的阻抗最低。這時，差動放大器、乘法器同時在最大增益和最小噪聲指數(shù)下工作。因此，在該高頻電路中，在低輸入功率水平時，接收靈敏度變?yōu)樽畲蟆?br>
相反，外加控制電壓，使輸入功率水平高時，可變阻抗電路的阻抗最高。這時，差動放大器、乘法器同時在最小增益下工作。因此，該高頻電路在高輸入功率水平時，以最大衰減量工作，所以交叉調(diào)制失真和交叉調(diào)制變?yōu)樽钚 ?br>
這樣，通過用差動放大器和乘法器雙方控制增益，實現(xiàn)具有高的動態(tài)范圍的高頻電路。
第十發(fā)明的高頻電路在第八或第九發(fā)明的高頻電路的結(jié)構中，第一和第二控制電壓是公共的電壓。
這時，通過公共電壓控制差動放大器和乘法器雙方的增益。
第十一發(fā)明的高頻電路在第八～第十發(fā)明中的任意一個發(fā)明的高頻電路的結(jié)構中，第一和第二輸入信號是給定頻率范圍的信號，第一和第二輸出信號是一定頻率的信號。
這時，能把給定頻率范圍的第一和第二輸入信號變換為一定頻率的第一和第二輸出信號。
第十二發(fā)明的高頻電路在第八～第十一發(fā)明中的任意一個發(fā)明的高頻電路的結(jié)構中，差動放大器包含第一或第四發(fā)明的差動放大器。這時，失真特性提高。
第十三發(fā)明的高頻電路在第八～第十一發(fā)明中的任意一個發(fā)明的高頻電路的結(jié)構中，乘法器包含第二或第五發(fā)明的乘法器。這時，失真特性提高。
第十四發(fā)明的高頻電路包括接收給定頻率范圍的第一和第二輸入信號的可變增益型差動放大器；接收可變增益型差動放大器的輸出信號，導出一定頻率的第一和第二輸出信號的可變增益型乘法器；可變增益型差動放大器和可變增益型乘法器的增益由公共控制電壓控制。
在本發(fā)明的高頻電路中，能把給定范圍的第一和第二輸入信號變換為一定頻率的第一和第二輸出信號。此外，通過公共的控制電壓，控制可變增益型差動放大器和可變增益型乘法器的增益范圍。這時，可變增益型差動放大器和可變增益型乘法器的增益范圍成為可變增益型差動放大器的增益范圍和可變增益型乘法器的增益范圍相乘的范圍。
當輸入功率水平低時，同時以最大增益和最小的噪聲指數(shù)使可變增益型差動放大器和可變增益型乘法器工作。據(jù)此，在高頻電路中，在低輸入功率水平時，接收靈敏度變?yōu)樽畲蟆?br>
相反，當輸入功率水平高時，同時使可變增益型差動放大器和可變增益型乘法器以最小增益工作。據(jù)此，該高頻電路在高輸入功率水平時，以最大衰減量工作，所以交叉調(diào)制失真和交叉調(diào)制變?yōu)樽钚 ?br>
這樣，通過用差動放大器和乘法器雙方控制增益，實現(xiàn)具有高的動態(tài)范圍的高頻電路。
發(fā)明15的差動分布型放大器包括由多個電感性要素構成，接收第一輸入信號的第一傳輸電路；由多個電感性要素構成，接收第二輸入信號的第二傳輸電路；由多個電感性要素構成的第三傳輸電路；由多個電感性要素構成的第四傳輸電路；多個差動放大器；多個差動放大器分別包含具有連接在第一傳輸電路的所述多個電感性要素的任意一個上的第一端子、連接在第三傳輸電路的多個電感性要素的任意一個上的第二端子、第三端子的第一晶體管；具有連接在第二傳輸電路的多個電感性要素的任意一個上的第一端子、連接在第四傳輸電路的多個電感性要素的任意一個上的第二端子、第三端子的第一晶體管；連接在第一晶體管的第三端子和第二晶體管的第三端子之間的可變阻抗電路；可變阻抗電路包含串聯(lián)在第一晶體管的第三端子和第二晶體管的第三端子之間的第一和第二可變阻抗元件；連接在第一可變阻抗元件和第二可變阻抗元件的連接點與基準電位之間的電阻要素；對第一和第二可變阻抗元件的控制端子提供控制電壓。
在本發(fā)明的差動分布型放大器中，第一和第二輸入信號通過第一和第二傳輸線路提供給多個差動放大器，由多個差動放大器的第一和第二晶體管差動放大。由多個差動放大器差動放大的信號通過第三和第四傳輸線路作為第一和第二輸出信號輸出。
這時，由多個差動放大器的第一和第二晶體管的輸入一側(cè)的寄生電容、第一和第二傳輸線路的多個電感性要素構成輸入一側(cè)的模擬傳輸線路，由第一和第二晶體管的輸出一側(cè)的寄生電容、第三和第四傳輸線路的多個電感性要素構成輸出一側(cè)的模擬傳輸線路。據(jù)此，跨寬闊頻帶能取得輸入輸出阻抗的匹配。
此外，在多個差動放大器中，按照控制電壓，第一和第二可變阻抗元件的阻抗變化，增益變化。這樣，本發(fā)明的差動分布型放大器由具有增益可變功能的多個差動放大器構成，所以跨寬闊頻帶能使增益連續(xù)變化。
第十六發(fā)明的差動分布型放大器在第十五發(fā)明的差動分布型放大器的結(jié)構中，電阻要素包含恒流源。這時，能使工作電流穩(wěn)定。
第十七發(fā)明的差動分布型放大器在第十五發(fā)明的差動分布型放大器的結(jié)構中，多個差動放大器分別還包含連接在第一晶體管的第三端子和基準電位之間的第一阻抗元件；連接在第二晶體管的第三端子和基準電位之間的第二阻抗元件。
這時，在高增益時，工作電流增加，在低增益時(衰減時)工作電流減少。據(jù)此，改善高增益時的輸入輸出特性的飽和。結(jié)果，輸入輸出特性的線性提高，改善失真特性。
第十八發(fā)明的差動分布型放大器在第十七發(fā)明的差動分布型放大器的結(jié)構中，第一和第二阻抗元件包含電阻。這時，各差動放大器的結(jié)構變?yōu)楹唵巍?br>
第十九發(fā)明的差動分布型放大器在第十七發(fā)明的差動分布型放大器的結(jié)構中，第一和第二阻抗元件包含恒流源。這時，能使工作電流穩(wěn)定。
第二十發(fā)明的差動分布型放大器在第十七～第十九發(fā)明中的任意一個發(fā)明的差動分布型放大器的結(jié)構中，電阻要素包含恒流源。這時，能使工作電流穩(wěn)定。
第二十一發(fā)明的差動分布型放大器在第十五～第二十發(fā)明中的任意一個發(fā)明的差動分布型放大器的結(jié)構中，所述多個差動放大器分別還包含具有接收偏壓的第一端子的第三晶體管；具有接收偏壓的第一端子的第四晶體管；第一和第三晶體管串聯(lián)，第二和第四晶體管串聯(lián)；第一晶體管的第二端子通過第三晶體管連接在第三傳輸電路的多個電感性要素的任意一個上；第二晶體管的第二端子通過第四晶體管連接在第四傳輸電路的多個電感性要素的任意一個上。
這時，各差動放大器由串聯(lián)的第一～第四晶體管構成，所以差動分布型放大器的頻率特性提高。
根據(jù)第一發(fā)明的可變增益型差動放大器，不使工作電流變化，就能實現(xiàn)低失真。
根據(jù)第二發(fā)明的乘法器，不使工作電流變化，就能實現(xiàn)低失真。
當在可變增益型放大器或乘法器中使用第三發(fā)明的可變阻抗電路時，能減少耗電。
根據(jù)第四發(fā)明的可變增益型差動放大器，能抑制輸入輸出特性的飽和，并且能實現(xiàn)低失真。
根據(jù)第五發(fā)明的乘法器，能抑制輸入輸出特性的飽和，并且能實現(xiàn)低失真。
根據(jù)第六發(fā)明的可變阻抗電路，能抑制輸入輸出特性的飽和，并且能實現(xiàn)低失真。
在第七發(fā)明的可變阻抗電路中，流向第一和第二電阻要素的電流相等。
根據(jù)第八～第十四發(fā)明的高頻電路，能實現(xiàn)足夠高的動態(tài)范圍，能實現(xiàn)低失真。
根據(jù)第十五～第二十一發(fā)明的差動分布型放大器，能在寬闊頻帶中使增益連續(xù)變化。
下面簡要說明附圖。
圖1是表示本發(fā)明實施例1的可變增益型差動放大器的結(jié)構的電路圖。
圖2是表示圖1的可變增益型差動放大器的動作的圖。
圖3是表示本發(fā)明實施例2的吉伯型乘法器的結(jié)構的電路圖。
圖4是表示吉伯型乘法器的失真特性的可變阻抗電路的電阻值依存性計算結(jié)果的圖。
圖5是圖1的可變增益型差動放大器和圖3的吉伯型乘法器中使用的可變電阻電路的電路圖。
圖6是表示本發(fā)明實施例3的可變增益型差動放大器的結(jié)構的電路圖。
圖7是表示圖6的可變增益型差動放大器的晶體管、電阻和模式化的可變電阻電路。
圖8是表示圖6的可變增益型差動放大器的工作電流的控制電壓依存性計算結(jié)果的圖。
圖9是表示作為實施例的圖6的可變增益型差動放大器的輸入輸出特性計算結(jié)果和作為比較例的圖35的可變增益型差動放大器的輸入輸出特性計算結(jié)果的圖。
圖10是表示本發(fā)明實施例4的可變增益型差動放大器的結(jié)構的電路圖。
圖11是表示本發(fā)明實施例5的吉伯型乘法器的結(jié)構的電路圖。
圖12是表示本發(fā)明實施例6的吉伯型乘法器的結(jié)構的電路圖。
圖13是圖6以及圖10的可變增益型差動放大器和圖11以及圖12的吉伯型乘法器中使用的可變電阻電路的電路圖。
圖14是表示實施例7的差動輸入輸出高頻電路的結(jié)構的圖。
圖15是表示圖14的差動輸入輸出高頻電路的可變增益型放大器和可變增益型乘法器的具體電路結(jié)構的電路圖。
圖16是表示圖15的可變增益型放大器和可變增益型乘法器的第一具體例的電路圖。
圖17是表示圖15的可變增益型放大器和可變增益型乘法器的第二具體例的電路圖。
圖18是表示圖15的可變增益型放大器和可變增益型乘法器的第三具體例的電路圖。
圖19是表示圖15的可變增益型放大器和可變增益型乘法器的第四具體例的電路圖。
圖20是表示圖15的可變增益型放大器和可變增益型乘法器的第五具體例的電路圖。
圖21是表示圖15的可變增益型放大器和可變增益型乘法器的第六具體例的電路圖。
圖22是表示實施例8的差動分布型放大器的結(jié)構的電路圖。
圖23是表示實施例8的差動分布型放大器的差動對電路11A的結(jié)構一例的電路圖。
圖24是表示實施例8的差動分布型放大器的一級差動放大部AM1的結(jié)構的電路圖。
圖25是表示實施例8的差動分布型放大器的差動對電路11A的結(jié)構其他例子的電路圖。
圖26是表示實施例9的差動分布型放大器的差動對電路11A的結(jié)構一例的電路圖。
圖27是表示實施例9的差動分布型放大器的一級差動放大部AM1的結(jié)構的電路圖。
圖28是表示實施例9的差動分布型放大器的差動對電路11A的結(jié)構其他例子的電路圖。
圖29是表示實施例10的差動分布型放大器結(jié)構的電路圖。
圖30是表示實施例10的差動分布型放大器的差動對電路11C的結(jié)構一例的電路圖。
圖31是表示實施例10的差動分布型放大器的差動對電路11C的結(jié)構其他例子的電路圖。
圖32是表示實施例11的差動分布型放大器的差動對電路11C的結(jié)構一例的電路圖。
圖33是表示實施例11的差動分布型放大器的差動對電路11C的結(jié)構其他例子的電路圖。
圖34是表示實施例8的差動分布型放大器特性的計算結(jié)果的圖。
圖35是表示具有OTA結(jié)構的以往的可變增益型差動放大器結(jié)構的電路圖。
圖36是表示高頻接收機中使用的以往的差動輸入輸出高頻電路的結(jié)構的圖。
圖37是表示以往的分布型放大器的一例的電路圖。
圖中1、2、31、32、33、34-晶體管；3、4、5、6、10、13、15、16、17、21、22、23、24、R17、R11、R18、R21、R31、R41-電阻；1a、2a、1b、2b、9、11、12、31a、32a、33a、34a、FET、C1、C2、C11、C12、C21、C22、C31、C32、C41、C42-電容器；20、30、40、70、800-可變電阻電路；510-可變增益型放大器；520-可變增益型乘法器；530-中間頻帶放大器；N1、N2、N3、N11、N12、N13-節(jié)點；NO1、NO2、NO10、NO20-輸出端子；NG-控制端子；NVC-電源端子；NB10、NB20、NB30、NB40-偏置端子；RFin(+)、RFin(-)、LOin(+)、LOin(-)、IN(+)、IN(-)-輸入信號；RFout(+)、RFout(-)、IFout(+)、、IFout(-)、OUT(+)、OUT IN(-)-輸出信號；Vcc-電源電壓；AGC、AGC1、AGC2-控制電壓；Vb、VB1、VB2、VB3、VB4-偏壓；11A～14L、21L～24L、31L～34L、41L～44L-電感；AM1～AM4-差動放大器；130、130a、130b-恒流源。
具體實施例方式
圖1是表示本發(fā)明實施例1的可變增益型差動放大器的結(jié)構的電路圖。
圖1的可變增益型差動放大器由雙極性晶體管(以下簡稱為晶體管)1、2、電阻3、4、5、6、10、分流電阻7、8和n-MOSFET(以下簡稱為FET)9構成。分流電阻7、8和FET9構成可變電阻電路20。電阻3、4、5、6決定偏壓電位。
晶體管1的基極連接在接收輸入信號RFin(+)的輸入端子N11上，晶體管2的基極連接在接收輸入信號RFin(-)的輸入端子N12上。輸入信號RFin(+)、輸入信號RFin(-)是差動輸入。晶體管1、2的集電極分別通過電阻3、4連接在接收電源電壓Vcc的電源端子NVC上。晶體管1、2的發(fā)射極分別通過電阻5、6連接在接地端子上。此外，晶體管1、2的集電極分別連接在輸出端子NO1、NO2上。從輸出端子NO1、NO2分別導出輸出信號RFout(-)、RFout(+)。輸出信號RFout(-)、RFout(+)是差動輸出。
在連接在晶體管1、2的發(fā)射極上的節(jié)點N1、N2之間串聯(lián)分流電阻7、FET9和串聯(lián)分流8。FET9的柵極通過電阻10連接在接收控制電壓AGC的控制端子NG上。
電阻3、4具有相等的電阻值Rc，電阻5、6具有相等的電阻值Re，分流電阻7、8具有相等的電阻值Rsh。
在本實施例中，晶體管1相當于第一晶體管，晶體管2相當于第二晶體管，電阻7、8相當于第一和第二電阻要素，F(xiàn)ET9相當于可變阻抗元件。此外，電阻3相當于第一負載，電阻4相當于第二負載，電阻5相當于第一阻抗元件，電阻6相當于第二阻抗元件?？勺冸娮桦娐?0相當于可變阻抗電路。
下面，參照圖2(a)、(b)、(c)說明圖1的可變增益型差動放大器的動作。圖2(a)表示圖1的可變增益型差動放大器的晶體管1，圖2(b)表示圖1的可變增益型差動放大器的晶體管1、2、電阻5、6和模式化的可變電阻電路20。此外，圖2(c)是表示比較例的差動放大器或吉伯型乘法器的高輸入功率水平是的交叉調(diào)制失真的改善方法的圖。
在圖2(c)所示的比較例中，為了改善高輸入水平時的交叉調(diào)制失真，通過在晶體管1、2的發(fā)射極和節(jié)點N1、N2之間插入電阻51、61，緩和FET9中的失真。
可是，在比較例的結(jié)構中，在電阻51、61中發(fā)生電壓下降，工作電流變化。
而在圖1的可變增益型差動放大器中，如下所述，通過在作為可變增益控制電路工作的FET9的兩端連接分流電阻7、8，不改變工作電流，就能實現(xiàn)低失真。
首先，圖2(a)，說明偏壓和工作電流的決定方法。這里，如果電源電壓為Vcc，晶體管1的基極電壓為Vbb，集電極電壓為Vc，發(fā)射極電壓為Ve，基極-發(fā)射極電壓為Vbe，集電極-發(fā)射極電壓為Vce。此外，晶體管1的集電極電阻(電阻3的電阻值)為Rc，發(fā)射極電阻(電阻5的電阻值)為Re，集電極電流為Icc，發(fā)射極電流為Iee，則以下表達式(1)～(5)成立。
Vbb＝Vbe+Ve＝Vbe+Re·Iee…(1)Iee＝(Vbb-Vbe)/Re…(2)Vcc＝Icc·Rc+Vcc+Ve＝Icc·Rc+Vcc+Re·Iee…(3)IccIee…(4)Vcc＝Icc·(Rc+Re)+Vce…(5)這里，在圖2(a)的電路中，工作電流等于發(fā)射極電流Iee。如果從以上表達式(2)決定基極電壓Vbe和發(fā)射極電阻Re，就決定晶體管1的工作電流Iee。如果發(fā)射極電阻Re減少，則工作電流Icc增大。
在圖2(b)中，可變阻抗電路20的電阻值為r。這里，如果節(jié)點N1、N2為相同電位，則圖2(a)的工作電流Iee變?yōu)橐韵卤磉_式(6)。
Iee＝2·(Vbb-Vbe)/Re…(6)從以上表達式(6)可知，圖2(b)的電路的工作電流Iee不一存于可變電阻電路20的電阻值r，即使可變電阻電路20的電阻值r變化，工作電流Iee也一定。
因此，在圖1的可變增益型差動放大器中，不改變工作電流Iee，能實現(xiàn)低失真。
這里，在圖1的可變增益型差動放大器的例子中，作為晶體管1、2的發(fā)射極等的尺寸，選擇適合于低噪聲化的值。為了使電源電壓Vcc為3V，總電路電流(工作電流)為5mA，使電阻3、4的電阻值Rc為250Ω，電阻5、6的電阻值Re為250Ω，分流電阻7、8的電阻值Rsh為25Ω。此外，為了增益控制，在控制端子NG上外加3V～0V范圍內(nèi)的控制電壓AGC。電阻5、6引起的電壓下降約為0.62，即使變更分流電阻7、8的電阻值Rsh，總電路電流也不變化。因此，不改變工作電流Iee，就能改善失真特性。
(實施例2)圖3是表示本發(fā)明實施例2的吉伯型乘法器(混頻器)的結(jié)構的電路圖。
圖3的吉伯型乘法器由雙極性晶體管(以下簡稱為晶體管)1、2、31、32、33、34、電阻3、4、5、6、10、分流電阻7、8和n-MOSFET(以下，簡稱為FET)9構成。分流電阻7、8和FET9構成可變電阻電路20。電阻3、4、5、6決定偏壓電位。
晶體管1的基極連接在接收輸入信號RFin(+)的輸入端子N11上，晶體管2的基極連接在接收輸入信號RFin(-)的輸入端子N12上。輸入信號RFin(+)、輸入信號RFin(-)是差動輸入。在晶體管1的集電極和輸出端子NO1、NO2之間分別插入晶體管31、32。此外，在晶體管2的集電極和輸出端子NO1、NO2之間分別插入晶體管33、34。晶體管31、34的基極連接在接收輸入信號LOin(+)的輸入端子N13上，晶體管32、33的基極連接在接收輸入信號LOin(-)的輸入端子N14上。輸入信號LOin(+)、LOin(-)是差動輸入。晶體管31、33的集電極通過電阻3連接在接收電源電壓Vcc的電源端子NVC上。此外，晶體管32、34的集電極通過電阻4連接在電源端子NVC上。
圖3的吉伯型乘法器的其他部分的結(jié)構與圖1的可變增益型差動放大器的結(jié)構同樣。
在本實施例中，晶體管31相當于第一晶體管，晶體管32相當于第二晶體管，晶體管33相當于第三晶體管，晶體管34相當于第四晶體管，晶體管35相當于第五晶體管，晶體管36相當于第六晶體管。分流電阻7、8相當于第一和第二電阻要素，F(xiàn)ET9相當于可變阻抗元件。此外，電阻3相當于第一負載，電阻4相當于第二負載，電阻5相當于第一阻抗元件，電阻6相當于第二阻抗元件。可變電阻電路20相當于可變阻抗電路。
這里，如果一方的差動輸入信號為RF＝RFin(+)-RFin(-)，另一方差動輸入信號為LO＝LOin(+)-LOin(-)，差動輸出信號為IF＝IFout(+)-IFout(-)。此外，差動輸入信號RF的頻率為fRF，差動輸入信號LO的頻率為fLO，差動輸出信號IF為fIF，則以下表達式成立fIF＝fRF±fLO例如，如果差動輸入信號RF的頻率fRF為1.1GHz，差動輸入信號LO的頻率fLO為1GHz，則差動輸出信號IF的頻率fIF為2.1GHz和100MHz。因此，圖3的吉伯型乘法器通過取出100MHz的頻率fIF，能作為降頻器使用。
在圖3的吉伯型乘法器中也與圖1的可變增益型差動放大器同樣，不改變工作電流，就能改善失真特性。
這里，計算圖3的吉伯型乘法器的失真特性。圖4是表示圖3的吉伯型乘法器的失真特性的可變阻抗電路的電阻值Rs依存性的計算結(jié)果的圖。這里，使可變阻抗電路的電阻值Rs變化，計算3次交叉調(diào)制失真。
如圖4所示，伴隨著可變阻抗電路的電阻值Rs的增加，3次交叉調(diào)制失真減小。這時，如上所述，工作電流不變化。因此，在圖3的吉伯型乘法器中，不改變工作電流，就能改善失真特性。
(可變電阻電路的第一例)圖5是表示圖1的可變增益型差動放大器和圖3的吉伯型乘法器中使用的可變電阻電路20的電路圖。
圖5的可變電阻電路20由分流電阻7、8、電阻10和FET9構成。分流電阻7、FET9和分流電阻8連接在節(jié)點N1和節(jié)點N2之間。對節(jié)點N1和節(jié)點N2提供相同電位。FET9的柵極通過電阻10連接在控制端子NG上。在控制端子NG上外加控制電壓AGC。
在圖5的可變電阻電路20中，通過改變控制電壓AGC，在節(jié)點N1、N2為相同電位的狀態(tài)下，能使節(jié)點N1、N2間的阻抗變化。這時，因為節(jié)點N1、N2的電位相等，所以電流不流向分流電阻7、FET9和分流電阻8。因此，在附加可變電阻電路20中，耗電不增加。
圖5的可變電阻電路20并不局限于圖1的可變增益型差動放大器和圖3的吉伯型乘法器，能在節(jié)點N1、N2為相同電位的狀態(tài)下，使節(jié)點N1、N2間的阻抗變化時使用，能應用于各種電路。
(實施例3)圖6是表示本發(fā)明實施例3的可變增益型差動放大器的結(jié)構的電路圖。
圖6的與圖1的可變增益型差動放大器的不同點在于代替可變電阻電路20，設置可變電阻電路30。
可變電阻電路30由FET11、12和電阻13、15、16構成。FET11、12串聯(lián)在節(jié)點N1和節(jié)點N2之間。FET11、12的柵極分別通過電阻15、16連接在接收控制電壓AGC的控制端子NG上。
電阻3、4具有相等的電阻值Rc，電阻5、6具有相等電阻值Re，電阻15、16具有相等的電阻值Rg。
圖6的可變增益型差動放大器的其他部分的結(jié)構與圖1的可變增益型差動放大器的結(jié)構相同。
在本實施例中，晶體管1相當于第一晶體管，晶體管2相當于第二，F(xiàn)ET11相當于第一可變阻抗元件，F(xiàn)ET12相當于第二可變阻抗元件。此外，電阻3相當于第一負載，電阻4相當于第二負載，電阻5相當于第一阻抗元件，電阻6相當于第二阻抗元件?？勺冸娮桦娐?0相當于可變阻抗電路。
下面，參照圖7說明圖6的可變增益型差動放大器的動作。圖7是表示圖6的可變增益型差動放大器的晶體管1、2、電阻5、6和模式化的可變電阻電路30的圖。
在圖6的可變增益型差動放大器中，如下所述，在節(jié)點N1、N2之間串聯(lián)2個FET11、12，把兩個FET11、12間的節(jié)點N3通哦電阻13連接在接地端子上，與增益相應的工作電流流過。
在圖7中，可變電阻電路30的FET11、12的電阻值分別為r，電阻13的電阻值為R。如果流向FET11、12的電流為Ir，則流過電阻13的電流為2Ir。這里，如果節(jié)點N1、N2為相同電位，則圖7的工作電流Iee’變?yōu)橐韵卤磉_式(7)。
Iee’＝2·(Vbb-Vbc)/Rc+(Vbb-Vbe)/{R+(r/2)}…(7)從以上表達式(7)可知，圖7的電流的工作電流Iee’依存于可變電阻電路30的FET11、12的電阻值r變化。即如果可變電阻電路30的FET11、12的電阻值r減少，則增益增大，工作電流Iee’也增大。
據(jù)此，圖6的可變增益型差動放大器在高增益時以高電流工作，在低電流時(衰減時)，以低電流工作。因此，能設定與輸出功率水平相應的工作電流，能抑制輸入輸出特性的飽和。
這里，計算圖6的可變增益型差動放大器的工作電流和輸入輸出特性。
晶體管1、2的發(fā)射極等尺寸選擇適合于低噪聲化的值。電源電壓Vcc為3V，基極-發(fā)射極間電壓Vbe約為0.85V。為了使工作電流變?yōu)榧s5mA(控制電壓AG為0V時)，使電阻3、4的電阻值Rc為250Ω，電阻5、6的電阻值Re為250Ω，電阻13的電阻值R為電阻值Re的1/4即62.5Ω。此外，為了增益控制，在控制端子NG上外加3V～0V范圍內(nèi)的控制電壓AGC。
圖8是表示圖6的可變增益型差動放大器中的工作電流的控制電壓AGC依存性的計算結(jié)果的圖。圖9是表示作為實施例的圖6的可變增益型差動放大器的輸入輸出特性計算結(jié)果和作為比較例的圖35的可變增益型差動放大器的輸入輸出特性計算結(jié)果的圖。
如圖8所是，在圖6的可變增益型差動放大器中，伴隨著控制電壓AGC的變化，工作電流變化2倍左右。此外，如圖9所示，在實施例的可變增益型差動放大器中，與比較例的可變增益型差動放大器相比，改善了高增益時的飽和。因此，在實施例的可變增益型差動放大器中，輸入輸出特性的線性提高，失真特性改善。
(實施例4)圖10是表示本發(fā)明實施例4的可變增益型差動放大器的結(jié)構的電路圖。
圖10的與圖6的可變增益型差動放大器的不同點在于代替電阻3、4，設置負載電路50，代替晶體管1、2，設置n-MOSFET晶體管1a、2a。須指出的是，在圖10中，代替電阻5、6，使用表示為電流源5a、6a，作為電流源5a、6a的高阻抗的晶體管。作為負載電路50，能使用電阻元件、電容性元件(例如電容器)、電感性元件(例如電感器或變壓器)、晶體管(例如，MOSFET、MESFET(金屬半導體場效應晶體管)或雙極性晶體管)等其他元件、或組合這些元件的電路。
圖10的可變增益型差動放大器的其他部分的結(jié)構與圖6的可變增益型差動放大器同樣。
在本實施例的可變增益型差動放大器中，與實施例3的可變增益型差動放大器同樣，在高增益時工作電流增加，在低增益時(衰減時)工作電流減少。據(jù)此，改善高增益時的輸入輸出特性的飽和。結(jié)果，輸入輸出特性的線性提高，改善失真特性。
(實施例5)圖11是表示本發(fā)明實施例5的吉伯型乘法器(混頻器)的結(jié)構的電路圖。
圖11的吉伯型乘法器由雙極性晶體管(以下，簡稱為晶體管)1、2、31、32、33、34、電阻3、4、5、6、13、15、16和n-MOSFET(以下，簡稱為FET)11、12構成。電阻13、15、16和FET11、12構成可變電阻電路30。
晶體管1的基極連接在接收輸入信號RFin(+)的輸入端子N11上，晶體管2的基極連接在接收輸入信號RFin(-)的輸入端子N12上。輸入信號RFin(+)、輸入信號RFin(-)是差動輸入。在晶體管1的集電極和輸出端子NO1、NO2之間分別插入晶體管31、32。此外，在晶體管2的集電極和輸出端子NO1、NO2之間分別插入晶體管33、34。晶體管31、34的基極連接在接收輸入信號LOin+)的輸入端子N13上，晶體管32、33的基極連接在接收輸入信號LOin(-)的輸入端子N14上。輸入信號LOin(+)、LOin(-)是差動輸入。晶體管31、33的集電極通過電阻3連接在接收電源電壓Vcc的電源端子NVC上。此外，晶體管32、34的集電極通過電阻4連接在電源端子NVC上。
圖11的吉伯型乘法器的其他部分的結(jié)構與圖6的可變增益型差動放大器的結(jié)構同樣。
在本實施例中，晶體管31相當于第一晶體管，晶體管32相當于第二晶體管，晶體管33相當于第三晶體管，晶體管34相當于第四晶體管，晶體管1相當于第五晶體管，晶體管2相當于第六晶體管。此外，電阻3相當于第一負載，電阻4相當于第二負載，電阻5相當于第一阻抗元件，電阻6相當于第二阻抗元件?？勺冸娮桦娐?0相當于可變阻抗電路。
在本實施例的吉伯型乘法器中，與實施例4的可變增益型差動放大器同樣，在高增益時工作電流增加，在低增益時(衰減時)工作電流減少。據(jù)此，高增益時的輸入輸出特性改善。結(jié)果，輸入輸出特性的線性提高，失真特性改善。
(實施例6)圖12是表示本發(fā)明實施例6的吉伯型乘法器(混頻器)的結(jié)構的電路圖。
圖12的吉伯型乘法器與圖11的吉伯型乘法器的不同點在于代替晶體管1、2、31、32、33、34，使用n-MOSFET1a、2a、31a、32a、33a、34a，代替電阻3、4，使用負載電路50，代替電阻5、6，時設置成為電流源的阻抗元件5a、6a，代替電阻15、16，使用公共的電阻17。負載電路50和阻抗元件5a、6a與圖10的負載電路50以及阻抗元件5a、6a同樣。
在本實施例的吉伯型乘法器中，與實施例4的可變增益型吉伯型乘法器同樣，在高增益時工作電流增加，在低增益時(衰減時)工作電流減少。據(jù)此，改善高增益時的輸入輸出特性的飽和。結(jié)果，輸入輸出特性的線性提高，改善失真特性。
(可變阻抗電路的第二例)圖13是圖6以及圖10的可變增益型差動放大器和圖11以及圖12的吉伯型乘法器中使用的可變電阻電路30的電路圖。
圖13的可變電阻電路30由FET11、12和電阻13、15、16構成。FET11、12串聯(lián)在節(jié)點N1和節(jié)點N2之間。此外，節(jié)點N1通過電阻5連接在節(jié)點N11上，節(jié)點N2通過電阻6連接在節(jié)點N12上。FET11、12間的節(jié)點N3通過電阻13連接在節(jié)點N13上。FET11、12的柵極分別通過電阻15、16連接在控制端子NG上。
對節(jié)點N1、N2分別提供電壓A、B。對節(jié)點N11、N12分別提供電壓C、D，對節(jié)點N13提供電壓E。在控制端子NG上外加控制電壓AGC。電壓A、B相等，電壓C、D、E可以相等，也可以不同。
這里，電壓A、B相等，電壓C、D相等，電壓C、D、E與電壓A、B不同。這時，按照控制電壓AGC，能使流向電阻5、6、13的電流變化。因此，能把可變電阻電路30作為可變電流源使用。特別是當電壓C、D、E相等時，電阻5、6、13與分別流向它們的電流的積變?yōu)橐欢ā?br>
圖13的可變電阻電路30不局限于圖6的可變增益型差動放大器、圖10的可變增益型差動放大器、圖11、圖12的吉伯型乘法器，能作為可變電流源應用于各種電路中。
(實施例7)圖14是表示實施例7的差動輸入輸出高頻電路的結(jié)構的圖。圖14的差動輸入輸出高頻電路在高頻接收機中使用。
圖14的差動輸入輸出高頻電路由可變增益型放大器510、可變增益型乘法器520以及中間頻帶放大器(以下稱作IF放大器)530構成。向可變增益型放大器510輸入差動信號，輸出由IF放大器530放大的差動信號。對可變增益型放大器510、可變增益型乘法器520分別提供用于控制增益的控制電壓AGC1、AGC2。須指出的是，控制電壓AGC1、AGC2可以是公共的控制電壓。這時，通過公共的控制電壓，能控制可變增益型放大器510、可變增益型乘法器520雙方的增益。
可變增益型放大器510由具有可變增益功能的可變增益型放大器構成，可變增益型乘法器520由具有可變增益功能的吉伯型乘法器構成，IF放大器530由不具有可變增益功能的差動放大器構成。
在圖14的差動輸入輸出高頻電路中，對可變增益型放大器510輸入寬頻率范圍的高頻信號，從可變增益型乘法器520輸出一定的中間頻率信號。據(jù)此，輸入IF放大器530中的信號的頻率變?yōu)橐欢ā?br>
圖15是表示圖14的可變增益型放大器510和可變增益型乘法器520的具體電路結(jié)構的電路圖。
在圖15的差動輸入輸出高頻電路中，可變增益型放大器510由可變增益型差動放大器構成，可變增益型乘法器520由吉伯型乘法器構成。
可變增益型放大器510具有晶體管1、2、電阻3、4、5、6和可變電阻電路800。
可變增益型乘法器520具有晶體管1、2、31、32、33、34、電阻3、4、5、6和可變電阻電路800。
在可變增益型放大器510中，晶體管1、2的基極分別接收輸入信號RFin(+)、RFin(-)。此外，晶體管1、2的基極分別通過電阻21、22接收偏壓Vb。晶體管1、2的集電極分別通過電阻3、4接收電源電壓Vcc。晶體管1、2的發(fā)射極分別通過電阻5、6連接在接地端子上。在連接在晶體管1、2的發(fā)射極上的節(jié)點N1、N2間連接可變電阻電路800。晶體管1、2的集電極分別通過級間電容器C1、C2連接在可變增益型乘法器520的晶體管1、2的基極上。
在可變增益型乘法器520中，晶體管31、34的基極接收輸入信號LOin(+)，晶體管32、33的基極接收輸入信號LOin(-)。此外，晶體管31、34的基極通過電阻23接收偏壓Vb，晶體管32、33的基極通過電阻24接收偏壓Vb。
晶體管31、33的集電極通過電阻3接收電源電壓Vcc，晶體管32、34的集電極通過電阻4接收電源電壓Vcc。此外，從晶體管31、33的集電極分別導出輸出信號IFout(+)，從晶體管32、34的集電極分別導出輸出信號IFout(-)。
晶體管31、32的發(fā)射極連接在晶體管1的集電極上，晶體管33、34的發(fā)射極連接在晶體管2的集電極上。在連接在晶體管1、2的發(fā)射極上的節(jié)點N1、N2間連接可變電阻電路800。
對可變增益型放大器510的可變電阻電路800和可變增益型乘法器520的可變電阻電路800分別通過電阻提供控制電壓AGC1、AGC2?？刂齐妷篈GC1、AGC2可以是公共的控制電壓。
作為可變增益型放大器510的可變電阻電路800，能使用圖1的可變電阻電路20、圖6的可變電阻電路3、圖16的可變電阻電路40、或后面描述的可變電阻電路70。此外，作為可變增益型乘法器520的可變電阻電路800，能使用圖1的可變電阻電路20、圖6的可變電阻電路3、圖16的可變電阻電路40、或后面描述的可變電阻電路70。
在圖15的差動輸入輸出高頻電路中，外加控制電壓AGC1、AGC2，使輸入功率水平低時，可變電阻電路800的電阻值最低。這時，可變增益型放大器510和可變增益型乘法器520同時以最大的增益和最小的噪聲指數(shù)工作。因此，在該差動輸入輸出高頻電路中，在低輸入功率水平時，接收靈敏度變?yōu)樽畲蟆?br>
相反，外加控制電壓AGC1、AGC2，使在低輸入功率水平，可變電阻電路800的電阻值變?yōu)樽罡摺＿@時，可變增益型放大器510和可變增益型乘法器520同時以最小增益工作。因此，在該差動輸入輸出高頻電路中，在高功率輸入功率水平時，以最大的衰減量工作，所以交叉調(diào)制失真和交叉調(diào)制變?yōu)樽钚 ?br>
可變增益型放大器510和可變增益型乘法器520的增益范圍成為可變增益型放大器510的增益范圍和可變增益型乘法器520的增益范圍相乘的范圍。
這樣，通過用可變增益型放大器510和可變增益型乘法器520雙方控制增益，實現(xiàn)具有高的動態(tài)范圍的高頻電路。
圖16是表示圖15的可變增益型放大器510和可變增益型乘法器520的第一具體例的電路圖。
在圖16的例子中，使用可變電阻電路40作為可變增益型放大器510的可變電阻電路800，使用可變電阻電路20作為可變增益型乘法器520的可變電阻電路800。
這時，在可變增益型乘法器520中，不改變工作電路，就能改善失真特性。因此，在可變增益型乘法器520中，不增加耗電，就能謀求低失真化。
圖17是表示圖15的可變增益型放大器510和可變增益型乘法器520的第二具體例的電路圖。
在圖17的例子中，使用可變電阻電路20作為可變增益型放大器510的可變電阻電路800，使用可變電阻電路20作為可變增益型乘法器520的可變電阻電路800。
這時，可變增益型放大器510和可變增益型乘法器520中，不改變工作電路，就能改善失真特性。因此，不增加耗電，就能謀求低失真化。
在圖17的差動輸入輸出高頻電路的例子中，晶體管1、2的發(fā)射極的尺寸選擇適合于低噪聲化的值。電源電壓Vcc為3V，在可變增益型放大器510中，為了使工作電流變?yōu)榧s5mA，使電阻3、4的電阻值分別為250Ω，電阻5、6的電阻值分別為250Ω，可變電阻電路20的分流電阻7、8的電阻值為25Ω。在可變增益型乘法器中，為了使工作電流變?yōu)榧s4mA，使電阻5、6的電阻值分別為25Ω，電阻7、8的電阻值分別為25Ω。在可變增益型放大器510的可變電阻電路20和可變增益型乘法器520的可變電阻電路20的FET9的柵極通過具有5Kω左右的高電阻值的電阻10外加公共的控制電壓AGC1、AGC2。
這里，因為電源電壓Vcc是3V，所以在最大增益時，控制電壓AGC為3V，在最大增益時(最大衰減時)，控制電壓AGC1、AGC2為0V。
使控制電壓AGC變化，當輸入功率水平變化時，在假定的最小輸入功率水平時，可變增益型放大器510和可變增益型乘法器520以最大增益和最小噪聲指數(shù)工作，維持這時的差動中間頻率信號(輸出信號IFout(+)、IFout(-)的水平。
據(jù)此，同時控制可變增益型放大器510和可變增益型乘法器520的增益，把可變增益型放大器510的可變增益范圍和可變增益型乘法器520的可變增益范圍向城。因此，能實現(xiàn)具有高的動態(tài)范圍的高頻接收機。
圖18是表示圖15的可變增益型放大器510和可變增益型乘法器520的第三具體例的電路圖。
在圖18的例子中，使用可變電阻電路30作為可變增益型放大器510的可變電阻電路800，使用可變電阻電路30作為可變增益型乘法器520的可變電阻電路800。
這時，可變增益型放大器510和可變增益型乘法器520中，高增益時的輸入輸出特性的飽和改善，輸入輸出特性的線性提高，失真特性改善。因此，動態(tài)范圍大幅度改善，并且實現(xiàn)低失真。
圖19是表示圖15的可變增益型放大器510和可變增益型乘法器520的第四具體例的電路圖。
在圖19的例子中，使用可變電阻電路30作為可變增益型放大器510的可變電阻電路800，使用可變電阻電路20作為可變增益型乘法器520的可變電阻電路800。
這時，在可變增益型放大器510中，高增益時的飽和改善，輸入輸出特性的線性提高，失真特性改善。此外，在可變增益型乘法器520中，不改變工作電流，能改善失真特性。因此，動態(tài)范圍大幅度改善，并且實現(xiàn)低失真。
圖20是表示圖15的可變增益型放大器510和可變增益型乘法器520的第五具體例的電路圖。
在圖20的例子中，使用可變電阻電路20作為可變增益型放大器510的可變電阻電路800，使用可變電阻電路30作為可變增益型乘法器520的可變電阻電路800。
這時，在可變增益型放大器510中，不改變工作電流，就能改善失真特性。此外，在可變增益型乘法器520中，高增益時的飽和改善，輸入輸出特性的線性提高，失真特性改善。因此，動態(tài)范圍改善，并且實現(xiàn)低失真。
圖21是表示圖15的可變增益型放大器510和可變增益型乘法器520的第六具體例的電路圖。
在圖21的例子中，使用可變電阻電路70作為可變增益型放大器510的可變電阻電路800，使用可變電阻電路20作為可變增益型乘法器520的可變電阻電路800。
這里，當可變電阻電路70包含F(xiàn)ET71、72和電阻701、702、711、712。晶體管1的發(fā)射極通過電阻701、702連接在接地端子上。晶體管2的發(fā)射極通過電阻711、712連接在接地端子上。FET71連接在晶體管1、2的發(fā)射極間。FET72連接在電阻701、702間的節(jié)點和電阻711、712間的節(jié)點之間。對FET71、72的柵極分別通過81、82提供控制電壓AGC1。
在可變增益型放大器510中，對FET71、72的柵極提供公共的控制電壓AGC1，所以FET71的柵源間電壓以及柵漏間電壓與FET72的柵源間電壓以及柵漏間電壓不同。這等同于對FET71、72的柵極提供不同的控制電壓。因此，當對FET71外加非線性最高的控制電壓時，對FET72外加非線性低的控制電壓。相反，當在FET72外加非線性最高的控制電壓時，對FET71外加非線性低的控制電壓。結(jié)果，使控制電壓AGC1變化，進行連續(xù)的增益控制時，抑制特定的控制電壓AGC1下的可變增益型差動放大器的失真特性的劇烈惡化。據(jù)此，把失真抑制在一定水平以下。
因此，在圖21的例子中，把失真抑制在一定水平以下，并且動態(tài)范圍改善。
(其他變形例)須指出的是，在所述實施例1～7中，可以使用MOSFET、MESFET等其他晶體管作為實施例1～6的晶體管。代替實施例1～6的晶體管的一部分或全部，可以使用串聯(lián)的晶體管。
此外，在所述實施例1～7中，作為第一和第二負載，可以使用其它電阻元件、電容性元件(例如電容器)、電感性元件(例如，電感器或變壓器)、晶體管(例如，MOSFET、MESFET或雙極性晶體管)等其他元件、或組合這些元件的電路。
在所述實施例1～7中，作為第一和第二阻抗元件，可以使用其它電阻元件、電容性元件(例如電容器)、電感性元件(例如，電感器或變壓器)、晶體管(例如，MOSFET、MESFET或雙極性晶體管)等其他元件、或組合這些元件的電路。
此外，在所述實施例1～7中，作為可變電阻元件，可以使用p-MOSFET、雙極性晶體管等其他晶體管，也可以使用具有按照控制電壓變化的阻抗的其他阻抗元件。
在所述實施例1、2、7中，可以使用具有電阻成分的其他元件作為第一和第二阻抗元件，或使用組合具有電阻成分的多個元件的電路。
此外，在所述實施例3～7中，可以使用具有電阻成分的其他元件作為電阻要素，或者使用組合具有電阻成分的多個元件的電路。
(實施例8)圖22是表示實施例8的差動分布型放大器的結(jié)構的電路圖。
圖22的差動分布型放大器由多個差動對電路11A～14A、輸入一側(cè)的多個電感器11L～14L、輸入一側(cè)的多個電感器21L～24L、輸出一側(cè)的多個電感器31L～34L、輸出一側(cè)的多個電感器41L～44L、電阻R11、R21、R31、R41和電容器C11、C12、C21、C22、C31、C32、C41、C42構成多級的差動放大部AM1～AM4。
在本實施例中，作為電感器11L～14L、21L～24L、31L～34L、41L～44L，使用螺旋電感器。電感器11L～14L串聯(lián)，構成第一輸入一側(cè)傳輸線路。第一輸入一側(cè)傳輸線路的一端連接在偏置端子NB10上，并且通過電容器C11連接在輸入端子NI10上，另一端通過電容器C12和電阻R11接地。
電感器21L～24L串聯(lián)，構成第二輸入一側(cè)傳輸線路。第二輸入一側(cè)傳輸線路的一端連接在偏置端子NB20上，并且通過電容器C21連接在輸入端子NI20上，另一端通過電容器C22和電阻R21接地。
電感器31L～34L串聯(lián)，構成第一輸出一側(cè)傳輸線路。第一輸出一側(cè)傳輸線路的一端通過電容器C31和電阻R31接地，另一端連接在端源端子NV10上，并且通過電容器C32連接在輸出端子NO10上。
電感器41L～44L串聯(lián)，構成第二輸出一側(cè)傳輸線路。第二輸出一側(cè)傳輸線路的一端通過電容器C41和電阻R41接地，另一端連接在端源端子NV20上，并且通過電容器C42連接在輸出端子NO20上。
差動對電路11A～14分別具有輸入端子NI1、NI2、輸出端子NO1、NO2和接地端子NG0。差動對電路11A～14的輸入端子NI1分別連接在電感器11L～14L的一端上，輸入端子NI2分別連接在電感器21L～24L的一端，輸出端子NO1分別連接在電感器31L～34L的一端上，輸出端子NO2分別連接在電感器41L～44L的一端上。差動對電路11A～14的接地端子NG0接地，控制端子NGC連接在控制端子NG上。
對輸入端子NI10、NI20分別提供具有彼此倒相的相位的輸入信號IN(+)、IN(-)。輸入信號IN(+)、IN(-)是差動輸入。對偏置端子NB10、NB20分別提供偏壓VB1、VB2，對電源端子N10、NV20分別提供電源電壓Vcc。對控制端子NG提供控制電壓AGC。從輸出端子NO10、NO20分別導出具有彼此倒相的相位的輸出信號OUT(-)、OUT(+)。輸出信號OUT(-)、OUT(+)是差動輸出。
圖23是表示實施例8的差動分布型放大器的差動對電路11A結(jié)構的一例的電路圖。須指出的是，差動對電路12A～14A的結(jié)構與差動對電路11A的結(jié)構同樣。
差動對電路11A包含n-MOSFET(以下，簡稱為FET)1a、2a、11、12和電阻13、15、16。FET1a連接在輸出端子NO1和節(jié)點N1之間，F(xiàn)ET2a連接在輸出端子NO2和節(jié)點N2之間，F(xiàn)ET11連接在節(jié)點N1和節(jié)點N3之間，F(xiàn)ET12連接在節(jié)點N2和節(jié)點N3之間。
FET1a、2a的柵極分別連接在輸入端子NI1、NI2上。節(jié)點N3通過電阻13連接在接地端子NG0上，F(xiàn)ET11、12的柵極分別通過電阻15、16連接在控制端子NGC上。
圖24是表示實施例8的差動分布型放大器的一級的差動放大部AM1的結(jié)構的電路圖。
圖24的差動放大部AM1包含圖23的差動對電路11A和圖22的電感器31L、41L。
對輸入端子NI1、NI2分別提供基于圖22的輸入信號IN(+)、IN(-)的輸入信號RFin(+)、RFin(-)。從輸出端子NO1、NO2分別導出輸出信號RFout(-)、RFout(+)。FET11、12和電阻13、15、16構成可變阻抗電路。
在圖24的差動放大部AM1中，節(jié)點N3對于高頻成為虛擬接地點。根據(jù)可變阻抗電路的通過特性，能使虛擬接地點和FET1a、2a的源極(節(jié)點N1、N2)之間的阻抗(接地阻抗)變化。當提高可變阻抗電路的阻抗時，差動放大部AM1的增益衰減，當降低可變阻抗電路的阻抗時，差動放大部AM1的增益增加。
差動對電路11A～14A的FET1a、2a、11、12的柵極長度例如是0.1μm，柵極寬度為100μm。此外，電阻13的電阻值例如為100Ω，電阻15、16的電阻值例如為5Kω左右。作為電感器11L～14L、21L～24L，例如使用0.6Nh的螺旋電感器，作為電感器31L～34L、41L～44L，例如使用0.5nH的螺旋電感器。
構成可變阻抗電路的FET11、12的額定電壓例如為1.8V。為了增益控制，如果外加在控制端子NG上的控制電壓AGC在1.8V～0V的范圍內(nèi)連續(xù)變化，則差動分布型放大器在控制電壓AGC為1.8V時表現(xiàn)最大增益，當控制電壓AGC為0時，表現(xiàn)最小增益。
圖25是表示實施例8的差動分布型放大器的差動對電路11A的結(jié)構其他例子的電路圖。須指出的是，差動對電路12A～14A的結(jié)構與差動對電路11A的結(jié)構同樣。
圖25的差動對電路11A與圖23的差動對電路11A的不同點在于代替電阻13設置恒流源130。恒流源130包含n-MOSFET(簡稱為FET)131、132和電流源133。FET131連接在節(jié)點N3和接地端子NG1之間。FET131、132的柵極連接在FET132的漏極柵。電流源133和FET132串聯(lián)在接收電源電壓Vcc的電源端子NV30和接地端子NG2之間。
當為圖25的差動對電路11A時，能使工作電流穩(wěn)定。
在本實施例的差動分布型放大器中，由差動對電路11A～14A的FET1a、2a的柵源間電容、電感器11L～14L、21L～24L構成輸入一側(cè)的模擬傳輸線路，由差動對電路11A～14A的FET1a、2a的漏源間電容、電感器31L～34L、41L～44L構成輸出一側(cè)的模擬傳輸線路。據(jù)此，跨寬闊頻帶，能取得輸入輸出阻抗的匹配。
此外，本實施例的差動分布型放大器由多級差動放大部AM1～AM4構成，所以能跨寬闊頻帶使增益變化。
在本實施例中，多個差動對電路11A～14A相當于差動放大器，電感器11L～14L相當于第一傳輸電路的多個電感性要素，電感器21L～24L相當于第二傳輸電路的多個電感性要素，電感器31L～34L相當于第三傳輸電路的多個電感性要素，電感器41L～44L相當于第四傳輸電路的多個電感性要素。
此外，F(xiàn)ET1a相當于第一晶體管，F(xiàn)ET2a相當于第二晶體管，F(xiàn)ET11相當于第一可變阻抗元件，F(xiàn)ET12相當于第二可變阻抗元件，電阻13或恒流源相當于電流源130。接地電位相當于基準電位。
(實施例9)實施例9的差動分布型放大器的全體結(jié)構與圖2所示的結(jié)構同樣。實施例9的差動分布型放大器與實施例8的差動分布型放大器的不同點是差動對電路11A～14A。
圖26是表示實施例9的差動分布型放大器的差動對電路11A的結(jié)構一例的電路圖。須指出的是，差動對電路12A～14A的結(jié)構與差動對電路11A的結(jié)構同樣。
圖26的差動對電路11A與圖23的差動對電路11A的不同點在于在節(jié)點N1和接地端子NG3之間連接電阻5，在節(jié)點N2和接地端子NG4之間連接電阻6。
圖27是實施例9的差動分布型放大器的一級的差動放大部AM1的結(jié)構的電路圖。
圖27的差動放大部AM1表含圖26的差動對電路11A和圖22的電感器31L1、41L。
對輸入端子N11、N12分別提供基于圖22的輸入信號IN(+)、IN(-)的輸入信號RFin(+)、RFin(-)。從輸出端子NO1、NO2分別導出輸出信號RFout(-)、RFout(+)。FET11、12和電阻13、15、16構成可變阻抗電路。
圖27的差動放大部AM1的動作與圖6的可變增益型差動放大器的動作同樣。即根據(jù)通過可變阻抗電路的通過特性，能使差動放大部AM1的接地阻抗變化。當提高可變阻抗電路的阻抗時，差動放大部AM1的增益衰減，當降低可變阻抗電路的阻抗時，差動放大部AM1的增益增加。
在圖27的差動放大部AM1中，在高增益時工作電流增加，在低增益時(衰減時)工作電流減少。據(jù)此，改善高增益時的輸入輸出特性的飽和。結(jié)果，輸入輸出特性的線性提高，改善失真特性。
須指出的是，圖22的差動放大部AM2～AM4的結(jié)構和動作與圖27的差動放大部AM1結(jié)構和動作同樣。
電阻5、6、13的電阻值例如為100Ω。其他元件的值與實施例8同樣。須指出的是，電阻5、6、13的電阻值可以不同。為了增益控制，如果使外加在控制端子NG上的控制電壓AGC在1.8V～0V內(nèi)連續(xù)變化，則差動分布型放大器在控制電壓AGC為1.8V時表現(xiàn)最大增益，當控制電壓AGC為0V時表現(xiàn)最小增益。這時，隨著控制電壓AGC升高，差動放大部AM1～AM4(差動對電路11A～14A)的工作電流約增大到1.5倍。據(jù)此，差動分布型放大器的失真特性改善。
圖28是表示實施例9的差動分布型放大器的差動對電路11A的結(jié)構的其他例子的電路圖。須指出的是，差動對電路12A～14A的結(jié)構與差動對電路11A的結(jié)構同樣。
圖28的差動對電路11A與圖27的差動對電路11A不同點在于代替電阻5、6，設置恒流源130a、130b。恒流源130a連接在節(jié)點N1和接地端子NG11、NG12之間，恒流源130b連接在節(jié)點N2和接地端子NG13、NG14之間。恒流源130a、130b的結(jié)構與圖25所示的恒流源130的結(jié)構同樣。
當使用圖28的差動對電路11A時，能使工作電流穩(wěn)定。
在圖28的差動對電路11A中，代替電阻13，如圖25所示，可以設置恒流源130。這時，一定的工作電流流向恒流源130。
在本實施例的差動分布型放大器中，由差動對電路11A～14A的FET1a、2a的柵源間電容和電感器11L～14L、21L～24L構成輸入一側(cè)的模擬傳輸線路，由差動對電路11A～14A的FET1a、2a的漏源間電容和電感器31L～34L、41L～44L構成輸出一側(cè)的模擬傳輸線路。據(jù)此，跨寬闊頻帶，能取得輸入輸出阻抗的匹配。
此外，本實施例的差動分布型放大器由多級的差動放大部AM1～AM4構成，能跨寬闊頻帶連續(xù)使增益變化。
在本實施例中，多個差動對電路11A～14A相當于差動放大器，電感器11L～14L相當于第一傳輸線路的多個電感性要素，電感器21L～24L相當于第二傳輸線路的多個電感性要素，電感器31L～34L相當于第三傳輸線路的多個電感性要素，電感器41L～44L相當于第四傳輸線路的多個電感性要素。
此外，F(xiàn)ET1a相當于第一晶體管，F(xiàn)ET2a相當于第二晶體管，F(xiàn)ET11相當于第一可變阻抗元件，F(xiàn)ET12相當于第二可變阻抗元件，電阻13或恒流源130相當于電阻要素。此外，電阻5、6或恒流源130a、130b相當于第一和第二阻抗元件。接地電位相當于基準電位。
(實施例10)圖29是表示實施例10的差動分布型放大器結(jié)構的電路圖。
圖29的差動分布型放大器與圖22的差動分布型放大器的不同點是以下點。代替圖22的差動對電路11A～14A，可以設置差動對電路11C～14C。
差動對電路11C～14C分別如后所述，包含串聯(lián)的多個FET，除了輸入端子NI1、NI2、輸出端子NO1、NO2和接地端子NG0，還具有偏置端子NB1、NB2。差動對電路11C～14C的偏置端子NB1、NB2分別連接在偏置端子NB30、NB40上。對偏置端子NB30、NB40分別提供偏壓VB3、VB4。
圖30是表示實施例10的差動分布型放大器的差動對電路11C的結(jié)構一例的電路圖。須指出的是，差動對電路12C～14C的結(jié)構與差動對電路11C的結(jié)構同樣。
圖30的差動對電路11C與圖23的差動對電路11A的不同點在于還包含n-MOSFET(以下簡稱為FET)1b、2b。FET1b直接連接在輸出端子NO1和FET1a之間，F(xiàn)ET2b連接在輸出端子NO2和FET2a的漏極之間。FET1b、2b的柵極通過電阻R17、R18分別連接在偏置端子NB1、NB2上。
在本實施例中，F(xiàn)ET1a、1b、2a、2b的尺寸相同。其他元件的值與實施例8同樣。為了增益控制，如果使外加在控制端子NG上的控制電壓AGC在1.8V～0V的范圍內(nèi)連續(xù)變化，則差動分布型放大器在控制電源AGC為1.8V時表現(xiàn)最大增益，當控制電源AGC為0V時，表現(xiàn)最小增益。
圖31是表示實施例10的差動分布型放大器的差動對電路11C的結(jié)構的其他例子的電路圖。須指出的是，差動對電路12C～14C的結(jié)構與差動對電路11C的結(jié)構同樣。
圖31的差動對電路11C與圖30的差動對電路11C的不同點在于代替電阻13，設置恒流源130。恒流源130的結(jié)構與圖25所示的結(jié)構同樣。
當使用圖31的差動對電路11C時，能使工作電流穩(wěn)定。
在本實施例的差動分布型放大器中，由差動對電路11C～14C的FET1a、2a的柵源間電容、電感器11L～14L、21L～24L構成輸入一側(cè)的模擬傳輸線路，由差動對電路11C～14C的FET1a、2a的漏源間電容、電感器31L～34L、41L～44L構成輸出一側(cè)的模擬傳輸線路。據(jù)此，跨寬闊頻帶，能取得輸入輸出阻抗的匹配。
此外，本實施例的差動分布型放大器由多級差動放大部AM1～AM4構成，所以跨寬闊頻帶能連續(xù)使增益變化。
多級差動放大部AM1～AM4包含串聯(lián)的FET1a、1b、2a、2b，所以差動分布型放大器的頻率特性提高。
在本實施例中，多個差動對電路11C～14C相當于差動放大器，電感器11L～14L相當于第一傳輸電路的多個電感性要素，電感器21L～24L相當于第二傳輸電路的多個電感性要素，電感器31L～34L相當于第三傳輸電路的多個電感性要素，電感器41L～44L相當于第四傳輸電路的多個電感性要素。
此外，F(xiàn)ET1a相當于第一晶體管，F(xiàn)ET2a相當于第二晶體管，F(xiàn)ET1b相當于第三晶體管，F(xiàn)ET2b相當于第四晶體管，F(xiàn)ET11相當于第一可變阻抗元件，F(xiàn)ET12相當于第二可變阻抗元件，電阻13或恒流源相當于電流源130。接地電位相當于基準電位。
(實施例11)實施例11的差動分布型放大器的全體結(jié)構與圖29所示的結(jié)構同樣。實施例11的差動分布型放大器與實施例10的差動分布型放大器的不同點是差動對電路11C～14C的結(jié)構。
圖32是表示實施例11的差動分布型放大器的差動對電路11C結(jié)構一例的電路圖。須指出的是，差動對電路12C～14C的結(jié)構與差動對電路11C的結(jié)構同樣。
圖32的差動對電路11C與圖30的差動對電路11C的不同點在于在節(jié)點N1和接地端子NG3之間連接電阻，在節(jié)點N2和接地端子NG4之間連接電阻6。
在本實施例中，F(xiàn)ET1a、1b、2a、2b的尺寸相同。電阻5、6、13的值例如為100Ω。須指出的是，電阻5、6、13的電阻值可以不同。其他元件的值與實施例8的同樣。為了增益控制，如果使外加在控制端子NG上的控制電壓AGC在1.8V～0V的范圍內(nèi)連續(xù)變化，則差動分布型放大器在控制電壓AGC為1.8V時表現(xiàn)最大增益，當控制電壓AGC為0V時表現(xiàn)最小增益。這時，隨著控制電壓AGC升高，差動放大部AM1～AM4(差動對電路11C～14C)的工作電流約增大到1.5倍。據(jù)此，差動分布型放大器的失真特性改善。
圖33是表示實施例11的差動分布型放大器的差動對電路11C的結(jié)構的其他例子的電路圖。須指出的是，差動對電路12C～14C的結(jié)構與差動對電路11C的結(jié)構同樣。
圖33的差動對電路11C與圖32的差動對電路11C的不同點在于代替電阻5、6，設置恒流源130a、130b。恒流源130a連接在節(jié)點N1和接地端子NG11、NG12之間，恒流源130b連接在節(jié)點N2和接地端子NG13、NG14之間。恒流源130a、130b的結(jié)構與圖25所示的恒流源130的結(jié)構同樣。
當使用圖33的差動對電路11C時，能使工作電流穩(wěn)定。
在圖33的差動對電路11A中，代替電阻13，如圖25所示，可以設置恒流源130。這時，一定的工作電流流向恒流源130。
在本實施例的差動分布型放大器中，由差動對電路11C～14C的FET1a、2a的柵源間電容和電感器11L～14L、21L～24L構成輸入一側(cè)的模擬傳輸線路，由差動對電路11C～14C的FET1a、1b、2a、2b的漏源間電容和電感器31L～34L、41L～44L構成輸出一側(cè)的模擬傳輸線路。據(jù)此，跨寬闊頻帶，能取得輸入輸出阻抗的匹配。
此外，本實施例的差動分布型放大器由多級的差動放大部AM1～AM4構成，能跨寬闊頻帶連續(xù)使增益變化。
在本實施例中，多個差動對電路11C～14C相當于差動放大器，電感器11L～14L相當于第一傳輸線路的多個電感性要素，電感器21L～24L相當于第二傳輸線路的多個電感性要素，電感器31L～34L相當于第三傳輸線路的多個電感性要素，電感器41L～44L相當于第四傳輸線路的多個電感性要素。
此外，F(xiàn)ET1a相當于第一晶體管，F(xiàn)ET2a相當于第二晶體管，F(xiàn)ET1b相當于第三晶體管，F(xiàn)ET2b相當于第四晶體管，F(xiàn)ET11相當于第一可變阻抗元件，F(xiàn)ET12相當于第二可變阻抗元件，電阻13或恒流源130相當于電阻要素。此外，電阻5、6或恒流源130a、130b相當于第一和第二阻抗元件。接地電位相當于基準電位。
圖34是表示實施例8的差動分布型放大器特性的計算結(jié)果的圖。圖34的橫軸表示頻率，縱軸表示S參數(shù)的值。
在圖34中，黑圈表示S21(增益)的最大值，黑四邊形表示S21(增益)的最小值，白圈表示增益最大時的S11(輸入一側(cè)反射系數(shù))，白四邊形表示增益最小時的S11(輸入一側(cè)反射系數(shù))。
如圖34所示，在實施例8的差動分布型放大器中，在控制電壓AGC的1.8V～0.7V的電壓范圍中，跨3GHz～10GHz的寬闊頻帶，取得10Db～8dB的可變增益范圍。此外，跨寬闊頻帶，輸入反射系數(shù)的絕對值比6dB大。
(其他變形例)
須指出的是，在所述實施例8～11中，作為電感性要素，微波傳輸帶線路、共面線路等的傳輸線路或具有電感成分的其他電感性要素。
此外，在所述實施例10～11中第三和第四晶體管并不局限于由Si構成的n-MOSFET，可以使用p-MOSFET，也可以使用由SiGe、GaAs等其他半導體材料構成的MOSFET、MESFET、HEMT、雙極性晶體管等其他晶體管。
在所述實施例8～11中，第一和第二可變阻抗元件并不局限于由Si構成的n-MOSFET，可以使用p-MOSFET，也可以使用由SiGe、GaAs等其他半導體材料構成的MOSFET、MESFET、HEMT、雙極性晶體管等其他晶體管，或者使用具有按照控制電壓變化的阻抗的其他可變阻抗元件。
此外，在所述實施例8～11中，可以使用具有電阻成分的其他元件作為電阻要素，或者使用組合具有電阻成分的多個元件的電路。
此外，在所述實施例9和11中，作為第一和第二阻抗元件，可以使用其它電阻元件、電容性元件(例如電容器)、電感性元件(例如電感器或變壓器)、晶體管(MOSFET、MESFET、HEMT或雙極性晶體管)等其他元件、或組合這些元件的電路。
本發(fā)明的可變阻抗電路、可變增益型差動放大器、乘法器、高頻電路和差動分布型放大器能在各種電子電路、電子儀器中利用。
權利要求
1.一種可變增益型差動放大器，其特征在于包括具有接收第一輸入信號的第一端子、通過第一負載連接在第一電位上的第二端子、通過第一阻抗元件連接在第二電位上的第三端子的第一晶體管；具有接收第二輸入信號的第一端子、通過第二負載連接在所述第一電位上的第二端子和通過第二阻抗元件連接在所述第二電位上的第三端子的第二晶體管；和連接在所述第一晶體管的所述第三端子和所述第二晶體管的所述第三端子間的可變阻抗電路，所述可變阻抗電路包含串聯(lián)在所述第一晶體管的所述第三端子和所述第二晶體管的所述第三端子間的第一電阻要素、可變阻抗元件和第二電阻要素，對所述可變阻抗元件的控制端子提供控制電壓。
2.一種乘法器，其特征在于包括具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶體管；和可變阻抗電路，所述第一晶體管的所述第一端子接收第一輸入信號，所述第二端子通過第一負載連接在第一電位上，所述第三端子連接在所述第五晶體管的所述第二端子上，所述第二晶體管的所述第一端子接收第二輸入信號，所述第二端子通過第二負載連接在第一電位上，所述第三端子連接在所述第五晶體管的所述第二端子上，所述第三晶體管的所述第一端子接收所述第二輸入信號，所述第二端子通過第一負載連接在第一電位上，所述第三端子連接在所述第六晶體管的所述第二端子上，所述第四晶體管的所述第一端子接收所述第一輸入信號，所述第二端子通過第二負載連接在第一電位上，所述第三端子連接在所述第六晶體管的所述第二端子上，所述第五晶體管的所述第一端子接收所述第三輸入信號，所述第三端子通過第一阻抗元件連接在第二電位上，所述第六晶體管的所述第一端子接收第四輸入信號，所述第三端子通過第二阻抗元件連接在第二電位上，所述可變阻抗電路包含串聯(lián)在所述第五晶體管的所述第三端子和所述第六晶體管的所述第三端子之間的第一電阻要素、可變阻抗元件和第二電阻要素，對所述可變阻抗元件的控制端子提供控制電壓。
3.一種可變阻抗電路，其特征在于包括被提供等電位的第一和第二節(jié)點；和串聯(lián)在所述第一節(jié)點和所述第二節(jié)點之間的第一電阻要素、可變阻抗元件和第二電阻要素，對所述可變阻抗元件的控制端子提供控制電壓。
4.一種可變增益型差動放大器，其特征在于包括具有接收第一輸入信號的第一端子、通過第一負載連接在第一電位上的第二端子、通過第一阻抗元件連接在第二電位上的第三端子的第一晶體管；具有接收第二輸入信號的第一端子、通過第二負載連接在所述第一電位上的第二端子、通過第二阻抗元件連接在所述第二電位上的第三端子的第二晶體管；和連接在所述第一晶體管的所述第三端子和所述第二晶體管的所述第三端子間的可變阻抗電路，所述可變阻抗電路包含串聯(lián)在所述第一晶體管的所述第三端子和所述第二晶體管的所述第三端子間的第一和第二可變阻抗元件；和連接在所述第一可變阻抗元件和所述第二可變阻抗元件的連接點與所述第二電位之間的電阻要素，對所述第一和第二可變阻抗元件的控制端子提供控制電壓。
5.一種乘法器，其特征在于包括具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶體管；和可變阻抗電路，所述第一晶體管的所述第一端子接收第一輸入信號，所述第二端子通過第一負載連接在第一電位上，所述第三端子連接在所述第五晶體管的所述第二端子上，所述第二晶體管的所述第一端子接收第二輸入信號，所述第二端子通過第二負載連接在所述第一電位上，所述第三端子連接在所述第五晶體管的所述第二端子上，所述第三晶體管的所述第一端子接收所述第二輸入信號，所述第二端子通過第一負載連接在第一電位上，所述第三端子連接在所述第六晶體管的所述第二端子上，所述第四晶體管的所述第一端子接收所述第一輸入信號，所述第二端子通過第二負載連接在所述第一電位上，所述第三端子連接在所述第六晶體管的所述第二端子上，所述第五晶體管的所述第一端子接收第三輸入信號，所述第三端子通過第一阻抗元件連接在第二電位上，所述第六晶體管的所述第一端子接收第四輸入信號，所述第三端子通過第二阻抗元件連接在第二電位上，所述可變阻抗電路包含串聯(lián)在所述第五晶體管的所述第三端子和所述第六晶體管的所述第三端子間的第一和第二可變阻抗元件；和連接在所述第一可變阻抗元件和所述第二可變阻抗元件的連接點與所述第二電位之間的電阻要素，對所述第一和第二可變阻抗元件的控制端子提供控制電壓。
6.一種可變阻抗電路，其特征在于包括第一、第二、第三、第四、第五節(jié)點；串聯(lián)在所述第一節(jié)點和所述第二節(jié)點之間的第一和第二可變阻抗元件；連接在所述第一節(jié)點和所述第三節(jié)點之間的第一電阻要素；連接在所述第二節(jié)點和所述第四節(jié)點之間的第二電阻要素；和連接在所述第一可變阻抗元件和所述第二可變阻抗元件的連接點與所述第五節(jié)點之間的第三電阻要素，對所述第一、第二、第三、第四、第五節(jié)點分別提供第一、第二、第三、第四、第五電位，所述第一和第二電位相等，對所述第一和第二可變阻抗元件的控制端子提供控制電壓。
7.一種高頻電路，其特征在于具有接收第一和第二輸入信號的權利要求1或4所述的差動放大器；和權利要求2或5所述的乘法器，把所述差動放大器的所述第一和第二晶體管的所述第二端子的輸出信號作為所述第三和第四輸入信號提供給所述乘法器的所述第五和第六晶體管的所述第一端子，對所述差動放大器的所述可變阻抗電路提供第一控制電壓，對所述乘法器的所述可變阻抗電路提供第二控制電壓。
8.一種高頻電路，其特征在于具有差動放大器；和乘法器，所述差動放大器包含具有接收第一輸入信號的第一端子、通過第一負載連接在第一電位上的第二端子、通過第一阻抗元件連接在第二電位上的第三端子的第一晶體管；具有接收第二輸入信號的第一端子、通過第二負載連接在所述第一電位上的第二端子和通過第二阻抗元件連接在所述第二電位上的第三端子的第二晶體管；和連接在所述第一晶體管的所述第三端子和所述第二晶體管的所述第三端子間，具有按照第一控制電壓變化的阻抗的第一可變阻抗電路，所述乘法器包括具有第一端子、第二端子、第三端子的第一、第二、第三、第四、第五、第六晶體管；和第二可變阻抗電路，所述第一晶體管的所述第一端子接收第三輸入信號，所述第二端子通過第一負載連接在第一電位上，所述第三端子連接在所述第五晶體管的所述第二端子上，所述第二晶體管的所述第一端子接收第四輸入信號，所述第二端子通過第二負載連接在所述第一電位上，所述第三端子連接在所述第五晶體管的所述第二端子上，所述第三晶體管的所述第一端子接收所述第四輸入信號，所述第二端子通過第一負載連接在所述第一電位上，所述第三端子連接在所述第六晶體管的所述第二端子上，所述第四晶體管的所述第一端子接收所述第三輸入信號，所述第二端子通過第二負載連接在所述第一電位上，所述第三端子連接在所述第六晶體管的所述第二端子上，所述第五晶體管的所述第一端子接收第五輸入信號，所述第三端子通過第一阻抗元件連接在所述第二電位上，所述第六晶體管的所述第一端子接收第六輸入信號，所述第三端子通過第二阻抗元件連接在所述第二電位上，所述第二可變阻抗電路包含連接在所述第五晶體管的所述第三端子和所述第六晶體管的所述第三端子之間，按照第二控制電壓變化的阻抗，所述差動放大器的所述第一和第二晶體管的所述第二端子的輸出信號作為所述第五和第六輸入信號提供給所述乘法器的所述第五和第六晶體管的所述第一端子。
9.一種高頻電路，其特征在于包括接收給定頻率范圍的第一和第二輸入信號的可變增益型差動放大器；和接收所述可變增益型差動放大器的輸出信號，導出一定頻率的第一和第二輸出信號的可變增益型乘法器，所述可變增益型差動放大器和所述可變增益型乘法器的增益由公共控制電壓控制。
10.一種差動分布型放大器，其特征在于包括由多個電感性要素構成，接收第一輸入信號的第一傳輸電路；由多個電感性要素構成，接受第二輸入信號的第二傳輸電路；由多個電感性要素構成的第三傳輸電路；由多個電感性要素構成的第四傳輸電路；和多個差動放大器，所述多個差動放大器分別包含具有連接在所述第一傳輸電路的所述多個電感性要素的任意一個上的第一端子、連接在所述第三傳輸電路的所述多個電感性要素的任意一個上的第二端子、第三端子的第一晶體管；具有連接在所述第二傳輸電路的所述多個電感性要素的任意一個上的第一端子、連接在所述第四傳輸電路的所述多個電感性要素的任意一個上的第二端子、第三端子的第一晶體管；和連接在所述第一晶體管的所述第三端子和所述第二晶體管的所述第三端子之間的可變阻抗電路，所述可變阻抗電路包含串聯(lián)在所述第一晶體管的所述第三端子和所述第二晶體管的所述第三端子之間的第一和第二可變阻抗元件；和連接在所述第一可變阻抗元件和所述第二可變阻抗元件的連接點與基準電位之間的電阻要素，對所述第一和第二可變阻抗元件的控制端子提供控制電壓。
11.根據(jù)權利要求10所述的差動分布型放大器，其特征在于所述電阻要素包含恒流源。
12.根據(jù)權利要求10所述的差動分布型放大器，其特征在于所述多個差動放大器分別還包含連接在所述第一晶體管的所述第三端子和基準電位之間的第一阻抗元件；和連接在所述第二晶體管的所述第三端子和基準電位之間的第二阻抗元件。
13.根據(jù)權利要求12所述的差動分布型放大器，其特征在于所述第一和第二阻抗元件包含電阻。
14.根據(jù)權利要求12所述的差動分布型放大器，其特征在于所述第一和第二阻抗元件包含恒流源。
15.根據(jù)權利要求12～14中的任意一項所述的差動分布型放大器，其特征在于所述電阻要素包含恒流源。
16.根據(jù)權利要求10～15中的任意一項所述的差動分布型放大器，其特征在于所述多個差動放大器分別還包含具有接收偏壓的第一端子的第三晶體管；和具有接收偏壓的第一端子的第四晶體管，所述第一和第三晶體管級聯(lián)，所述第二和第四晶體管級聯(lián)，所述第一晶體管的所述第二端子通過所述第三晶體管連接在所述第三傳輸電路的所述多個電感性要素的任意一個上，所述第二晶體管的所述第二端子通過所述第四晶體管連接在所述第四傳輸電路的所述多個電感性要素的任意一個上。
全文摘要
本發(fā)明涉及可變阻抗電路、可變增益型差動放大器、乘法器、高頻電路和差動分布型放大器。晶體管(1、2)的集電極分別通過電阻(3、4)連接在接收電源電壓(Vcc)的電源端子(NVC)上。晶體管(1、2)的發(fā)射極分別通過電阻(5、6)連接在接地端子上。在連接在晶體管(1、2)的發(fā)射極上的節(jié)點(N1、N2)之間串聯(lián)分流電阻(7)、FET(9)和分流電阻(8)。FET(9)的柵極通過電阻(10)連接在接收控制電壓(AGC)的控制端子(NG)上。分流電阻(7、8)和FET(9)構成可變電阻電路(20)。提供不改變工作電流，就能實現(xiàn)低失真的可變增益型差動放大器和使用它的乘法器。
文檔編號H03F1/56GK1551489SQ20041002879
公開日2004年12月1日 申請日期2004年3月18日 優(yōu)先權日2003年3月19日
發(fā)明者馬場清一, 二改教廣, 廣 申請人:三洋電機株式會社