專利名稱：雙二進制到二進制信號的轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信設(shè)備，尤其涉及用于對雙二進制信號進行解碼的設(shè)備。
背景技術(shù)：
雙二進制信號在十九世紀六十年代被采用，自那時以來，在通信系統(tǒng)中已經(jīng)得到很多的應(yīng)用。例如，在出現(xiàn)在″IEEE Transactions onCommunications and Electronics″(第82卷，第214-218頁1963年5月)中A.Lender的文章中解釋了雙二進制信號的原理，其教導(dǎo)在此引述作為參考。簡單來說，雙二進制信號使用三個信號電平，例如，″+1″，″0″，和″-1″。與這些電平之一相應(yīng)的一個信號(即，一個雙二進制碼元)在每個信號間隔(時隙)期間被發(fā)射。通常，使用某些轉(zhuǎn)換規(guī)則從一個相應(yīng)的二進制信號中生成一個雙二進制信號。雖然兩個信號都攜帶相同的信息，但是與二進制信號的帶寬相比，雙二進制信號以信噪比作為代價，它的帶寬可以減少2倍。另外，可以如此構(gòu)造雙二進制信號以使它具有某些碼間相關(guān)性(ISC)數(shù)據(jù)，這些數(shù)據(jù)可用于在接收機中執(zhí)行糾錯算法。
已經(jīng)建議了若干不同的轉(zhuǎn)換用于從一個相應(yīng)的二進制序列ak中構(gòu)造一個雙二進制序列bk，其中，k＝1，2，3，..。在上面引用的Lender文章中所述的一個如此的轉(zhuǎn)換如下。對于任何特定的k＝m，當(dāng)am＝0時，bm＝0。當(dāng)am＝1時，bm等于+1或者-1，基于bm前面的上一個非零碼元bm-i的極性確定bm的極性，其中i是一個正整數(shù)。更明確地，當(dāng)i是奇數(shù)時，bm的極性與bm-i的極性相同；而當(dāng)i是偶數(shù)時，bm的極性與bm-i的極性相反。由于此轉(zhuǎn)換的性質(zhì)，雙二進制序列在連續(xù)時隙中沒有在″+1″和″-1″之間的轉(zhuǎn)換。只能夠出現(xiàn)在(i)″0″和″+1″以及(ii)″0″和″-1″之間的轉(zhuǎn)換。從一個已知bk重構(gòu)ak相對簡單。更明確地，當(dāng)bm＝±1時，am＝1；而當(dāng)bm＝0時，am＝0。
表1再現(xiàn)了Lender文章中給出的一個示例，以便進一步說明上述轉(zhuǎn)換。
表1 相關(guān)二進制和雙二進制數(shù)據(jù)序列的示例


一個雙二進制到二進制(D/B)信號轉(zhuǎn)換器是這樣一個設(shè)備即，它被使用在數(shù)據(jù)傳輸系統(tǒng)尾端的接收機中，以便從一個相應(yīng)雙二進制編碼信號中重建一個二進制序列。一個典型的現(xiàn)有技術(shù)D/B轉(zhuǎn)換器是用下面更詳細地描述的一個全波整流器來實現(xiàn)的?？墒?，這種轉(zhuǎn)換器的一個問題是在相對高數(shù)據(jù)傳輸速率處，例如，當(dāng)電路物理尺寸可以和與數(shù)據(jù)速率相應(yīng)的波長相比較時，它的性能變得受到不利影響。對于當(dāng)前技術(shù)水平，這種問題出現(xiàn)在大約10Gb/s的數(shù)據(jù)速率上。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的原理，在一個實施例中通過包括耦合到邏輯門的一對比較器在內(nèi)的一個雙二進制到二進制信號轉(zhuǎn)換器來處理現(xiàn)有技術(shù)中的問題。每個比較器接收被應(yīng)用到轉(zhuǎn)換器的一個雙二進制編碼模擬信號的拷貝并被設(shè)計來基于接收信號與一個相應(yīng)門限電壓的幅度比較來生成一個二進制輸出。比較器的輸出被饋送到邏輯門中，邏輯門生成一個與雙二進制編碼信號相應(yīng)的二進制序列。本發(fā)明的一個代表轉(zhuǎn)換器在高達大約40Gb/s的比特率上能夠相對良好地執(zhí)行并且能夠很方便被合并到使用雙二進制信號的數(shù)據(jù)傳輸系統(tǒng)的適當(dāng)集成設(shè)備(例如ASIC)中。
根據(jù)一個實施例，本發(fā)明是一個設(shè)備，包括第一比較器，適于接收輸入信號的第一拷貝并生成第一二進制信號；第二比較器，適于接收所述輸入信號的第二拷貝并生成第二二進制信號；和邏輯門，適于基于第一和第二二進制信號生成第三二進制信號，其中輸入信號對應(yīng)于一個雙二進制序列；和第三二進制信號是所述雙二進制序列的一個二進制表示。
根據(jù)另外一個實施例，本發(fā)明是一種信號處理方法，包括(A)把一個電信號的幅度與第一和第二門限電壓進行比較以便生成第一和第二二進制值；(B)把一個邏輯函數(shù)應(yīng)用到第一和第二二進制值上以便生成第三二進制值；和(C)重復(fù)步驟(A)和(B)以便生成第三二進制值序列，其中電信號對應(yīng)于一個雙二進制序列；和第三值序列是所述雙二進制序列的一個二進制表示。
根據(jù)另外一個實施例，本發(fā)明是一種被設(shè)計來使用雙二進制信號的數(shù)據(jù)傳輸系統(tǒng)，所述系統(tǒng)包括一個設(shè)備，所述設(shè)備包括第一比較器，適于接收輸入信號的第一拷貝并生成第一二進制信號；第二比較器，適于接收所述輸入信號的第二拷貝并生成第二二進制信號；和邏輯門，適于基于第一和第二二進制信號來生成第三二進制信號，其中輸入信號對應(yīng)于一個雙二進制序列；和第三二進制信號是所述雙二進制序列的一個二進制表示。


從如下詳細說明書、附加權(quán)利要求和附圖中，本發(fā)明的其他方面、特征和利益將變得更顯而易見。附圖中圖1示出了使用雙二進制信號的代表性數(shù)據(jù)傳輸系統(tǒng)的框圖；圖2示出了可被用于圖1系統(tǒng)中的一種代表性現(xiàn)有技術(shù)D/B轉(zhuǎn)換器的框圖；圖3示出了根據(jù)本發(fā)明一個實施例，可被用于圖1系統(tǒng)中的一種D/B轉(zhuǎn)換器的框圖；圖4圖型地說明了圖3D/B轉(zhuǎn)換器的一個示例結(jié)構(gòu)；和圖5示出了根據(jù)本發(fā)明另外一個實施例，可被用于圖1系統(tǒng)中的一種D/B轉(zhuǎn)換器的框圖。
具體實施例方式
在此對″一個實施例″或″一實施例″的參考是指結(jié)合該實施例而描述的特定特征、結(jié)構(gòu)或特性可以被包括在本發(fā)明的至少一個實施例中。出現(xiàn)在說明書各個地方的詞組″在一個實施例中″不一定全都是指一個實施例，也不一定是其他實施例互斥的單獨或替換的實施例。
圖1示出了使用雙二進制信號的代表性數(shù)據(jù)傳輸系統(tǒng)100的框圖。更明確地，系統(tǒng)100被設(shè)計來通過傳輸信道106發(fā)射與輸入二進制數(shù)據(jù)序列ck(例如一個偽隨機比特流(PRBS))相應(yīng)的信息。序列ck在系統(tǒng)100的輸出處被恢復(fù)為c′k。在發(fā)射機一端，系統(tǒng)100有一個預(yù)編碼器102，預(yù)編碼器102被設(shè)計來把碼間相關(guān)性(ISC)數(shù)據(jù)引入序列ck中。結(jié)果的相關(guān)二進制序列pk被應(yīng)用到二進制到雙二進制(B/D)編碼器104，編碼器104生成一個相應(yīng)的雙二進制序列dk。有關(guān)在系統(tǒng)100中用作預(yù)編碼器102和編碼器104的代表性電路的更多細節(jié)例如在美國專利No.5,892,858中可以找到，其教導(dǎo)在此引述作為參考。
傳輸信道106有一個耦合到傳輸鏈路一端的發(fā)射機，和一個耦合到傳輸鏈路另一端的可選接收機(這兩個都未在圖1中明確示出)。基于雙二進制序列dk，發(fā)射機生成一個適當(dāng)?shù)耐ㄐ判盘柌涯莻€信號應(yīng)用到傳輸鏈路。在鏈路的遠端，接收機(如果有)接收通信信號并生成在圖1中被表示為s(t)的一個相應(yīng)模擬信號。在一個實施例中，信道106具有(i)包括耦合到電光調(diào)制器的激光器的發(fā)射機；和(ii)包括光電二極管的接收機，所述發(fā)射機和接收機耦合到光纖。在另一實施例中，信道106具有通過無線媒體通信的射頻(RF)發(fā)射機和RF接收機。在另一實施例中，信道106具有電波形發(fā)生器，它耦合到電路板上的導(dǎo)線，例如微帶狀線。
傳輸信道106輸出的信號s(t)被應(yīng)用到D/B轉(zhuǎn)換器108以便生成二進制序列p′k，除了主要由于傳輸信道106中的不完整性引起的可能誤差外，它與序列pk相同。解碼器110倒置預(yù)編碼器102的編碼以便生成序列c′k。解碼器110可以被設(shè)計來利用序列pk的ISC以便檢測并校正序列p′k中的差錯。解碼器110的一個代表性實施，在美國專利No.4,086,566中被描述，其教導(dǎo)在此引述作為參考。
圖2示出了一種代表性的現(xiàn)有技術(shù)D/B轉(zhuǎn)換器208的框圖，它可以被用作系統(tǒng)100中的D/B轉(zhuǎn)換器108。轉(zhuǎn)換器208包括耦合到限幅器214的全波整流器(FWR)212。FWR212把信號s(t)轉(zhuǎn)換成為整流信號s′(t)，其中，負波形的極性被倒置同時正波形基本上保持不變。FWR212的可仿效實施例可以在美國專利No.4,941,080和6,480,405中找到，它們的教導(dǎo)都在此引述作為參考。限幅器214然后象現(xiàn)有技術(shù)中已知的那樣來處理信號s′(t)以便產(chǎn)生序列p′k。
雖然轉(zhuǎn)換器208很容易適于在相對低頻/比特率上運轉(zhuǎn)，但是對于相對高的比特率(例如，大約10Gb/s)，這卻不是實際的。特別的，當(dāng)FWR212中的RF信號波長可與某些電路尺度相比較時，寄生電路效應(yīng)不利地影響FWR以及轉(zhuǎn)換器208的性能。結(jié)果，設(shè)計在相對高比特率上運轉(zhuǎn)良好并且還相對小、功率有效并便宜的轉(zhuǎn)換器208可能是很困難的。
圖3示出了D/B轉(zhuǎn)換器308的框圖，它可以被用作根據(jù)本發(fā)明一個實施例的系統(tǒng)100中的D/B轉(zhuǎn)換器108。正如本領(lǐng)域技術(shù)人員從提供的說明中應(yīng)該理解的那樣，轉(zhuǎn)換器308在大約10Gb/s處或者高于10Gb/s上相對良好地執(zhí)行，與現(xiàn)有技術(shù)轉(zhuǎn)換器208不同，它同時可以更小并且價格比較低廉易于實現(xiàn)。另外，轉(zhuǎn)換器308能夠以一種相對直接的形式來適于在甚至更高的比特率上工作并且適用把自己相對簡單地結(jié)合到系統(tǒng)100的集成設(shè)備(例如ASIC)中。
使用寬帶分離器312(優(yōu)選地，具有大約1/2Tb的帶寬)，將應(yīng)用到轉(zhuǎn)換器308的信號s(t)分成兩個信號拷貝，sa(t)和sb(t)，其中，Tb是序列ck的比特周期。拷貝sa(t)被應(yīng)用到第一比較器314a的倒相輸入，它的非倒相輸入接收第一門限電壓V1。類似地，拷貝sb(t)被應(yīng)用到第二比較器314b的非倒相輸入，它的倒相輸入接收第二門限電壓，V2。每個比較器314的輸出x是如下生成的數(shù)字信號。當(dāng)V-≥V+時，x＝0；而當(dāng)V-＜V+時，x＝1，其中，V-和V+是分別應(yīng)用到比較器的倒相和非倒相輸入的電壓。每個比較器314的輸出被應(yīng)用到“異或”(XOR)門316，它生成序列P′k。優(yōu)選地，每個比較器314a、比較器314b和XOR門316具有大約1/Tb的帶寬。
圖4圖型地說明了轉(zhuǎn)換器308的一個示例性結(jié)構(gòu)。更明確地，門限電壓V1和V2被設(shè)置在大約V0/2和-V0/2的數(shù)值上，其中V0是與信號拷貝sa(t)和sb(t)中的雙二進制信號電平相應(yīng)的電壓。如圖4所示的信號軌跡對應(yīng)于雙二進制序列″+1，0，-1″。
表2說明了根據(jù)圖4配置的轉(zhuǎn)換器308的操作。
表2 在圖3的轉(zhuǎn)換器中生成的示例性信號值sa，b(t) xaxbp′ksa，b(t)≥V0/2 0 1 1-V0/2＜sa，b(t)＜V0/2 1 1 0sa，b(t)＜-V0/2 1 0 1正如表2中所指示的，如此配置的轉(zhuǎn)換器308將把如圖4所示的信號正確地轉(zhuǎn)換成為二進制序列″101″。
圖5示出了D/B轉(zhuǎn)換器508的框圖，它可以被用作根據(jù)本發(fā)明另外一個實施例的系統(tǒng)100中的D/B轉(zhuǎn)換器108。轉(zhuǎn)換器508類似于轉(zhuǎn)換器308(圖3)并且包括寬帶分離器512，兩個比較器514a-b，和邏輯門516。可是，在轉(zhuǎn)換器508和308之間的一個區(qū)別是在轉(zhuǎn)換器508中，每個信號拷貝被應(yīng)用到相應(yīng)比較器514的非倒相輸入。所述轉(zhuǎn)換器之間的另一區(qū)別是邏輯門516是一個“同”(XNOR)門。
表3說明了根據(jù)圖4配置的轉(zhuǎn)換器508的操作。
表3 在圖5的轉(zhuǎn)換器中生成的示例信號值sa，b(t) xaxbp′ksa，b(t)＞V0/2 1 1 1-V0/2＜sa，b(t)≤V0/2 0 1 0sa，b(t)＜-V0/2 0 0 1正如表3中所指示的，類似于轉(zhuǎn)換器308，轉(zhuǎn)換器508將正確地轉(zhuǎn)換如圖4所示的信號以便生成″101″序列。
有利地，本發(fā)明適合于相對高比特率的轉(zhuǎn)換器不需要現(xiàn)有技術(shù)轉(zhuǎn)換器(例如，圖2的轉(zhuǎn)換器208)的復(fù)雜微波匹配電路。此外，發(fā)明者自己的研究證明了在基于銦磷酸脂的集成電路中具體化的本發(fā)明的轉(zhuǎn)換器(i)是強大的并且相對便宜；和(ii)以高達40Gb/s的比特率相對良好地執(zhí)行。
雖然參考說明實施例已經(jīng)描述了本發(fā)明，但是這個說明書不意指以限制的理解來解釋。雖然本發(fā)明的轉(zhuǎn)換器被描述為接收模擬信號，但是他們同樣能夠被配置來接收數(shù)字信號。數(shù)據(jù)序列可以由不歸零(NRZ)或歸零(RZ)信號來表示。本發(fā)明的轉(zhuǎn)換器可以基于一對比較器，可以不同地并且適當(dāng)?shù)剡x擇它們的配置。一個邏輯門可以被實現(xiàn)為本領(lǐng)域已知的適當(dāng)邏輯元件的組合。例如，“同”門(XNOR門)516(圖5)可以被實現(xiàn)為繼反向器之后的一個“異或”門(XOR門)。使用本發(fā)明轉(zhuǎn)換器的傳輸系統(tǒng)可以被配置來操作，所述操作可以有或者沒有數(shù)據(jù)預(yù)編碼和相應(yīng)解碼。雖然示例性數(shù)據(jù)速率(例如，10Gb/s)被使用于上面的說明中，但是本發(fā)明的轉(zhuǎn)換器同樣可以被設(shè)計來操作在其它選定的比特率上。本發(fā)明已描述的實施例的各種修改以及其他實施例對本發(fā)明所屬領(lǐng)域的技術(shù)人員來說是顯而易見的，被認為落入下面權(quán)利要求中表達的本發(fā)明的原理和范圍之內(nèi)。
雖然如下方法權(quán)利要求中的步驟用相應(yīng)的標(biāo)記按照一個特定的順序來敘述，除非權(quán)利要求詳述包含實現(xiàn)一些或所有那些步驟的一個特定順序，否則那些步驟不一定意指限制為按照那個特定的順序被實現(xiàn)。
權(quán)利要求
1.一個設(shè)備，包括第一比較器，適于接收輸入信號的第一拷貝并生成第一二進制信號；第二比較器，適于接收所述輸入信號的第二拷貝并生成第二二進制信號；和邏輯門，適于基于第一和第二二進制信號生成第三二進制信號，其中輸入信號對應(yīng)于一個雙二進制序列；和第三二進制信號是所述雙二進制序列的一個二進制表示。
2.權(quán)利要求1的設(shè)備，其中所述輸入信號是模擬信號；所述邏輯門包括異或門；和所述輸入信號對應(yīng)于比大約10Gb/s更高的比特率。
3.權(quán)利要求1的設(shè)備，還包括一個分離器，所述分離器適于接收輸入信號并生成第一和第二拷貝，其中所述分離器具有大約1/2Tb的帶寬，其中Tb是與輸入信號相應(yīng)的比特周期；和第一和第二比較器以及邏輯門中的每一個都具有大約1/Tb的帶寬。
4.權(quán)利要求1的設(shè)備，其中對于每個比較器，當(dāng)應(yīng)用到第一輸入端口的電壓等于或高于應(yīng)用到第二輸入端口的電壓時，相應(yīng)的二進制信號具有二進制值″0″；和當(dāng)應(yīng)用到第一輸入端口的電壓低于應(yīng)用到第二輸入端口的電壓時，相應(yīng)的二進制信號具有二進制值″1″。
5.權(quán)利要求4的設(shè)備，其中對于第一比較器，第一拷貝被應(yīng)用到第一輸入端口；和第一門限電壓被應(yīng)用到第二輸入端口；和對于第二比較器，第二門限電壓被應(yīng)用到第一輸入端口；和第二拷貝被應(yīng)用到第二輸入端口。
6.權(quán)利要求4的設(shè)備，其中對于每個比較器，相應(yīng)的門限電壓被應(yīng)用到第一輸入端口；和相應(yīng)的信號拷貝被應(yīng)用到第二輸入端口。
7.一種信號處理方法，包括(A)把一個電信號的幅度與第一和第二門限電壓進行比較以便生成第一和第二二進制值；(B)把一個邏輯函數(shù)應(yīng)用到第一和第二二進制值以便生成第三二進制值；和(C)重復(fù)步驟(A)和(B)以便生成第三二進制值序列，其中電信號對應(yīng)于一個雙二進制序列；和第三值序列是所述雙二進制序列的一個二進制表示。
8.權(quán)利要求7的方法，其中，對于步驟(A)對于每個門限電壓，當(dāng)電信號的幅度等于或高于門限電壓時，相應(yīng)的二進制值是″0″；和當(dāng)電信號的幅度低于門限電壓時，相應(yīng)的二進制值是″1″。
9.權(quán)利要求7的方法，其中，對于步驟(A)當(dāng)電信號的幅度等于或高于第一門限電壓時，第一二進制值是″0″；當(dāng)電信號的幅度低于第一門限電壓時，第一二進制值是″1″；當(dāng)電信號的幅度等于或低于第二門限電壓時，第二二進制值是″0″；和當(dāng)電信號的幅度高于第二門限電壓時，第二二進制值是″1″。
10.一種被設(shè)計來使用雙二進制信號的數(shù)據(jù)傳輸系統(tǒng)，所述系統(tǒng)包括一個設(shè)備，所述設(shè)備包括第一比較器，適于接收輸入信號的第一拷貝并生成第一二進制信號；第二比較器，適于接收所述輸入信號的第二拷貝并生成第二二進制信號；和邏輯門，適于基于第一和第二二進制信號生成第三二進制信號，其中輸入信號對應(yīng)于一個雙二進制序列；和第三二進制信號是所述雙二進制序列的一個二進制表示。
全文摘要
本發(fā)明涉及雙二進制到二進制信號的轉(zhuǎn)換器。在一個實施例中，一個雙二進制到二進制信號轉(zhuǎn)換器包括一對耦合到邏輯門的比較器。每個比較器接收被應(yīng)用到轉(zhuǎn)換器的一個雙二進制編碼模擬信號的拷貝并被設(shè)計來基于接收信號與一個相應(yīng)門限電壓的幅度比較來生成一個二進制輸出。比較器的輸出被饋送到邏輯門，邏輯門生成一個與雙二進制編碼信號相應(yīng)的二進制序列。本發(fā)明的一個代表轉(zhuǎn)換器在高達大約40Gb/s的比特率上能夠相對良好地執(zhí)行并且能夠很方便被合并到使用雙二進制信號的數(shù)據(jù)傳輸系統(tǒng)的適當(dāng)集成設(shè)備(例如ASIC)中。
文檔編號H03M5/00GK1585280SQ200410059050
公開日2005年2月23日 申請日期2004年7月29日 優(yōu)先權(quán)日2003年7月30日
發(fā)明者安德魯·L.·艾達米奇, 杰弗里·H.·辛斯基 申請人:朗迅科技公司