專利名稱：一種射頻拉遠(yuǎn)模塊中時(shí)鐘信號的數(shù)字鎖相方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種寬帶碼分多址(WCDMA)系統(tǒng)內(nèi)所用時(shí)鐘的數(shù)字鎖相方法，尤其涉及WCDMA系統(tǒng)中的射頻拉遠(yuǎn)模塊中時(shí)鐘信號的數(shù)字鎖相方法。
背景技術(shù)：
射頻拉遠(yuǎn)模塊是3G通信系統(tǒng)中重要的組成部分，為附屬于基站(NODE B)的一個(gè)通信模塊。射頻拉遠(yuǎn)模塊主要功能是完成盲區(qū)覆蓋，減少基站的數(shù)量，該模塊可以將數(shù)據(jù)通過光纖送到所依附的上級基站，該模塊與基站的關(guān)系如附圖1所示。
在3G通信中往往會需要非?？量痰臅r(shí)鐘精度，例如要求誤差范圍為小于10-8的高精度時(shí)鐘。在現(xiàn)有技術(shù)的壓控晶振(OCXO)可以在短期內(nèi)輸出較高精度的時(shí)鐘信號，但長時(shí)期的時(shí)鐘信號精度滿足不了3G通信系統(tǒng)要求。在射頻拉遠(yuǎn)模塊上單獨(dú)使用OCXO作為時(shí)鐘源時(shí)，為了與上一級基站實(shí)現(xiàn)同步通信，就需要采取有效的方法以動態(tài)調(diào)整OCXO輸出的時(shí)鐘頻率，使時(shí)鐘信號達(dá)到預(yù)期精度，并能夠長期穩(wěn)定在系統(tǒng)需要的精度范圍之內(nèi)。

發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種射頻拉遠(yuǎn)模塊中時(shí)鐘信號的數(shù)字鎖相方法，該方法解決了OCXO長時(shí)期精度不好的缺陷，并實(shí)現(xiàn)射頻拉遠(yuǎn)模塊與上一級基站通信的同步。
本發(fā)明方法以時(shí)鐘信號的數(shù)字鎖相技術(shù)為核心，該方法利用現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)數(shù)字鎖相，其中以全球定位系統(tǒng)(GPS)接收機(jī)產(chǎn)生的1周期/秒(1PPS)方波信號或光傳輸物理接口模塊提取的基站時(shí)鐘30.7MHz方波信號做基準(zhǔn)，通過數(shù)字鎖相技術(shù)動態(tài)調(diào)整OCXO輸出頻率，以獲得長期穩(wěn)定的高精度時(shí)鐘信號，從而為射頻拉遠(yuǎn)模塊中的其他單板提供高精度的同步時(shí)鐘。
本發(fā)明射頻拉遠(yuǎn)模塊中時(shí)鐘信號的數(shù)字鎖相方法利用的裝置由以下幾部分組成，GPS星卡、GPS天線及饋線、光傳輸物理接口模塊(PHY)、FPGA模塊、CPU模塊、數(shù)字/模擬轉(zhuǎn)換器(DAC)、OCXO模塊。本發(fā)明方法所使用裝置的結(jié)構(gòu)技術(shù)方案參見圖2。該裝置中各個(gè)模塊的功能如下天線及饋線，用于接收來自GPS衛(wèi)星的信號。GPS星卡，用于接收GPS衛(wèi)星廣播的數(shù)據(jù)，恢復(fù)出1PPS數(shù)字方波信號并送到FPGA中作為一種時(shí)鐘數(shù)字鎖相的基準(zhǔn)信號。光傳輸物理接口模塊(PHY)，該模塊從來自上級基站的光傳輸信號中提取基站時(shí)鐘信號的30.72MHz方波信號，將該方波信號傳送給FPGA作為時(shí)鐘鎖相的基準(zhǔn)信號。CPU模塊，用于通過RS232接口配置GPS星卡的工作模式，讀取星歷信息、捕捉衛(wèi)星的數(shù)量等參數(shù)。FPGA模塊，用于以GPS的1PPS方波信號作為采樣步長基準(zhǔn)，以預(yù)定的采樣步長對OCXO的輸出時(shí)鐘計(jì)數(shù)，為CPU提供配置寄存器和計(jì)數(shù)結(jié)果寄存器。CPU模塊，用于配置FPGA中寄存器的參數(shù)，并把FPGA中的OCXO方波的實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之差經(jīng)過數(shù)字量化處理、濾波后輸出到數(shù)模轉(zhuǎn)換器(DAC)，其中對計(jì)數(shù)差值數(shù)字量化的過程主要是在控制電壓范圍內(nèi)，將控制電壓等分成若干等分，每一等分的電壓值越小對OCXO的控制越微小，調(diào)節(jié)越精密。數(shù)模轉(zhuǎn)換器(DAC)，完成并行數(shù)字信號到模擬電壓的轉(zhuǎn)化，將CPU輸出的量化電壓值轉(zhuǎn)換成模擬電壓送到OCXO的控制端，校正OCXO的輸出頻率。經(jīng)過校正后，使OCXO時(shí)鐘信號的輸出頻率始終保持在3G系統(tǒng)要求的精度(Δf/f)范圍之內(nèi)。OCXO模塊，用于輸出模擬正弦波，在CPU控制下，輸出穩(wěn)定的工作時(shí)鐘頻率，可以通過改變壓控端電壓微調(diào)輸出頻率。
本發(fā)明的一種射頻拉遠(yuǎn)模塊中時(shí)鐘信號的數(shù)字鎖相方法，包括步驟步驟一，壓控晶振(OCXO)產(chǎn)生10MHz的正弦波信號，經(jīng)過功率分配和模擬/數(shù)字轉(zhuǎn)換后，形成10MHz的方波信號作為本地時(shí)鐘信號；步驟二，選擇參考基準(zhǔn)信號，以GPS星卡輸出的1PPS方波信號作為采樣步長的參考基準(zhǔn)，或者以光傳輸物理接口模塊(PHY)提取的30.72MHz信號經(jīng)過FPGA內(nèi)設(shè)置的分頻器被分頻成的1PPS方波信號作為采樣步長的參考基準(zhǔn)；步驟三，設(shè)置采樣步長，該采樣步長為一個(gè)48秒時(shí)間段，在該時(shí)間段內(nèi)利用PFGA內(nèi)設(shè)置的計(jì)數(shù)器對輸入FPGA的本地時(shí)鐘的方波信號進(jìn)行計(jì)數(shù)，48秒采樣步長等同于1PPS方波信號的48個(gè)方波期間，在此期間計(jì)數(shù)器計(jì)數(shù)的理論值應(yīng)當(dāng)為4.8×108，即48秒內(nèi)理論上應(yīng)當(dāng)輸入到FPGA共4.8×108個(gè)本地時(shí)鐘(OCXO)信號方波；步驟四，設(shè)置射頻拉遠(yuǎn)模塊中本地時(shí)鐘信號誤差上限，一旦本地時(shí)鐘信號的誤差超過此上限，則進(jìn)行數(shù)字鎖相，恢復(fù)時(shí)鐘信號精度，以本地時(shí)鐘信號10MHz和48秒采樣步長計(jì)算，系統(tǒng)所要求的時(shí)鐘信號精確度為10-8，則一個(gè)采樣步長周期內(nèi)本地時(shí)鐘信號實(shí)際計(jì)數(shù)誤差上限為4.8個(gè)時(shí)鐘信號方波，該理論計(jì)數(shù)值與計(jì)數(shù)誤差上限數(shù)值被存儲在CPU內(nèi)的存儲器中；步驟五，以FPGA內(nèi)所設(shè)置計(jì)數(shù)器在48個(gè)1PPS方波時(shí)間段內(nèi)對10MHz的本地時(shí)鐘方波信號進(jìn)行計(jì)數(shù)，每個(gè)48秒采樣步長期間，計(jì)數(shù)器計(jì)數(shù)的起始時(shí)間為第一個(gè)1PPS方波的上升沿，計(jì)數(shù)器計(jì)數(shù)的終止時(shí)間為第四十九個(gè)1PPS方波的上升沿，F(xiàn)PGA每輸入一個(gè)本地時(shí)鐘信號(OCXO)方波，F(xiàn)PGA內(nèi)計(jì)數(shù)器計(jì)數(shù)一次，在一個(gè)采樣步長結(jié)束后，F(xiàn)PGA以中斷方式通知CPU從FPGA計(jì)數(shù)器讀取該采樣步長期間計(jì)數(shù)器的實(shí)際計(jì)數(shù)值；步驟六，CPU計(jì)算實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差，一旦判斷計(jì)數(shù)值誤差小于等于4，則OCXO繼續(xù)保持當(dāng)前狀態(tài)；步驟七，一旦步驟六的判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間誤差大于4，將該誤差數(shù)值進(jìn)行量化，輸出給DAC模塊；步驟八，DAC模塊將量化的誤差信號轉(zhuǎn)換為模擬控制電壓，輸出到OCXO的電壓控制端，調(diào)節(jié)OCXO的輸出正弦波頻率；上述步驟五至步驟八重復(fù)執(zhí)行，直到判斷本地時(shí)鐘信號誤差率不超過誤差上限。
根據(jù)本發(fā)明的上述方法，其特征在于步驟七中進(jìn)一步判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差是否大于48，如果大于48則在步驟八中對OCXO的電壓控制端施加30mV的控制電壓，快速調(diào)節(jié)本地時(shí)鐘頻率。
根據(jù)本發(fā)明的上述方法，其特征在于步驟七中進(jìn)一步判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差是否大于48，如果小于等于48則在步驟八中對OCXO的電壓控制端施加15mV的控制電壓，精細(xì)地調(diào)節(jié)本地時(shí)鐘頻率。
利用本發(fā)明的方法，可以克服現(xiàn)有技術(shù)中OCXO經(jīng)過長期工作后，由于晶振老化和溫度漂移產(chǎn)生的時(shí)鐘信號頻率誤差，從而實(shí)現(xiàn)射頻拉遠(yuǎn)模塊內(nèi)本地時(shí)鐘信號符合3G系統(tǒng)所要求的10-8時(shí)鐘精度，并使本地時(shí)鐘長期穩(wěn)定在該精度范圍內(nèi)，以便射頻拉遠(yuǎn)模塊實(shí)現(xiàn)與上級基站之間的同步。


圖1為3G系統(tǒng)中射頻拉遠(yuǎn)模塊在系統(tǒng)中的位置示意圖；圖2為本發(fā)明方法所采用的射頻拉遠(yuǎn)模塊結(jié)構(gòu)示意圖；圖3為本發(fā)明方法所采用主要步驟的流程圖；圖4為采用本發(fā)明方法的情況下，本地時(shí)鐘OCXO的工作狀態(tài)圖。
具體實(shí)施例方式
下面結(jié)合附圖對本發(fā)明作進(jìn)一步說明。
圖1為射頻拉遠(yuǎn)模塊在3G系統(tǒng)中位置示意圖，圖3為本發(fā)明方法的基本步驟的流程圖。圖2為3G系統(tǒng)中射頻拉遠(yuǎn)模塊結(jié)構(gòu)示意圖，圖2中OCXO為射頻拉遠(yuǎn)模塊上的壓控晶振，作為模塊上的本地時(shí)鐘信號源使用，具體地使用輸出頻率為10MHz的壓控晶振。該OCXO壓控晶振輸出為正弦波，該信號經(jīng)過功分器進(jìn)行分配后輸出給模擬轉(zhuǎn)差分模塊，將正弦波信號轉(zhuǎn)換為10MHz頻率的方波信號，傳輸給FPGA模塊。GPS星卡利用所接收的GPS信號恢復(fù)出每秒一周期(1PPS)的方波信號，輸出給FPGA模塊。光傳輸物理接口模塊PHY從來自上級基站的光信號中提取作為時(shí)鐘信號基準(zhǔn)的30.72MHz方波信號。
在圖2所示的射頻拉遠(yuǎn)模塊中，在對本地時(shí)鐘OCXO進(jìn)行初始校準(zhǔn)時(shí)，首先使用GPS星卡輸出的1PPS方波信號作為基準(zhǔn)。FPGA接收到來自GPS星卡的1PPS信號后，以第一個(gè)1PPS方波信號的上升沿起動FPGA內(nèi)設(shè)置的計(jì)數(shù)器對10MHz的本地時(shí)鐘方波信號進(jìn)行計(jì)數(shù)，F(xiàn)PGA每檢測到本地時(shí)鐘信號的一個(gè)方波則計(jì)數(shù)一次，在經(jīng)歷48秒的采樣步長后，在第四十九個(gè)1PPS方波信號的上升沿終止計(jì)數(shù)器計(jì)數(shù)，此時(shí)計(jì)數(shù)器內(nèi)所統(tǒng)計(jì)的本地時(shí)鐘方波的數(shù)量為實(shí)際計(jì)數(shù)值。理論上，在48秒的采樣步長內(nèi)，10MHz頻率的本地時(shí)鐘信號應(yīng)當(dāng)輸出4.8X108個(gè)方波，也就是說，該采樣步長期間理論計(jì)數(shù)值應(yīng)當(dāng)為4.8×108。如果要求本地時(shí)鐘信號的誤差率不超過10-8，則實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的差不應(yīng)當(dāng)超過4.8。由于計(jì)數(shù)器的計(jì)算精度只計(jì)算到個(gè)位，如果實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的差值小于等于4則判斷為本地時(shí)鐘信號精度滿足誤差率要求，如果實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的差值大于等于5，則判斷本地時(shí)鐘信號精度沒有民族誤差率要求，需要對本地時(shí)鐘進(jìn)行調(diào)節(jié)。在一個(gè)采樣步長結(jié)束時(shí)，F(xiàn)PGA以中斷方式通知CPU讀取實(shí)際計(jì)數(shù)值；CPU以實(shí)際計(jì)數(shù)值和理論計(jì)數(shù)值進(jìn)行計(jì)算，并判斷本地時(shí)鐘誤差率是否滿足精度要求。如果判斷不滿足精度要求，則將實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的差值進(jìn)行量化并輸出該量化值輸出給數(shù)/模轉(zhuǎn)換器DAC，經(jīng)過數(shù)模轉(zhuǎn)換，形成電壓控制信號，輸出到壓控晶振的電壓控制端口，調(diào)節(jié)壓控晶振的頻率。而后，F(xiàn)PGA執(zhí)行下一個(gè)采樣步長的計(jì)數(shù)過程，在判斷經(jīng)過調(diào)節(jié)的本地時(shí)鐘信號滿足精度要求后，保持本地時(shí)鐘信號的振蕩頻率，如果還沒有滿足精度要求，則對壓控晶振進(jìn)行調(diào)節(jié)，直至滿足精度要求，完成初始校準(zhǔn)。
完成初始校準(zhǔn)后，在射頻拉遠(yuǎn)模塊正常工作過程中，可以采用GPS星卡輸出的1PPS信號作為本地時(shí)鐘的基準(zhǔn)參考，也可以選擇來自光傳輸物理接口模塊(PHY)從光信號中提取的30.72MHz方波信號作為本地時(shí)鐘的基準(zhǔn)參考。
在圖2所示的射頻拉遠(yuǎn)模塊中，在本地時(shí)鐘OCXO經(jīng)過初始校準(zhǔn)并滿足后，當(dāng)使用來自PHY模塊的30.72MHz作為對本地時(shí)鐘進(jìn)行校準(zhǔn)的參考時(shí)間時(shí)，首先需要在FPGA內(nèi)設(shè)置一個(gè)分頻器，將30.72MHz的方波信號分頻成為每秒一次的方波信號，即分頻形成1PPS方波信號。隨后在48秒的采樣步長期間對OXCO方波信號計(jì)數(shù)的步驟均與利用GPS星卡信號的校準(zhǔn)過程相同，在此不再重復(fù)描述。
圖4為本地時(shí)鐘的工作狀態(tài)圖。參照圖4，本地時(shí)鐘經(jīng)過加電預(yù)熱(POWER UP/WARMUP)后，通常工作在自由振蕩狀態(tài)(FREE RUNNING)。由于本發(fā)明的方法可以在射頻拉遠(yuǎn)模塊工作過程中可以選擇來自GPS星卡的1PPS信號作為對本地時(shí)鐘進(jìn)行校準(zhǔn)的基準(zhǔn)信號源，也可以采用光傳輸物理接口模塊(PHY)所提取的30.72MHz信號經(jīng)過分頻后產(chǎn)生的1PPS信號作為基準(zhǔn)信號源，因此在對本地時(shí)鐘信號進(jìn)行精度調(diào)節(jié)時(shí)首先需要選擇基準(zhǔn)信號源以便將所選擇的基準(zhǔn)信號源切換到給FPGA，圖4所示工作狀態(tài)圖中表示了基準(zhǔn)切換狀態(tài)(REFERENCE SWITCH)。
在實(shí)際的時(shí)鐘校準(zhǔn)過程中，一般如果本地時(shí)鐘頻率誤差大于10-7則被認(rèn)為誤差太大，需要對本地時(shí)鐘頻率進(jìn)行較大調(diào)節(jié)，本地時(shí)鐘頻率誤差大于10-7則對應(yīng)于在48秒的采樣步長期間的實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值的差值大于48，在應(yīng)用本發(fā)明的上述方法時(shí)，在步驟七判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差大于4后，還應(yīng)當(dāng)進(jìn)一步判斷該誤差是否大于48，如果大于48則被認(rèn)為此時(shí)本地時(shí)鐘頻率的誤差已經(jīng)大于10-7，這時(shí)在步驟八對壓控晶振的電壓控制端子施加較大的電壓控制信號，具體為30mV的控制電壓，此種狀態(tài)在圖4中標(biāo)記為快捕獲狀態(tài)(FAST CAPTURE)，可以加快壓控晶振頻率的調(diào)節(jié)。
使用本發(fā)明，如果本地時(shí)鐘頻率誤差小于等于10-7而大于10-8則被認(rèn)為誤差較小，此時(shí)在步驟七中判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值大于4后，還應(yīng)當(dāng)進(jìn)一步判斷該誤差是否小于等于48，如果計(jì)數(shù)誤差小于等于48，就意味著需要對本地時(shí)鐘頻率進(jìn)行較小調(diào)節(jié)，這時(shí)可以對壓控晶振的電壓控制端子施加較小的電壓控制信號，具體為15mV的控制電壓，此種狀態(tài)在圖4中被標(biāo)記為慢捕獲狀態(tài)(SLOW CAPTURE)，在慢捕獲狀態(tài)下精細(xì)地調(diào)節(jié)壓控晶振的頻率。當(dāng)利用本發(fā)明的方法將本地時(shí)鐘信號精度調(diào)節(jié)得符合3G系統(tǒng)所要求的精度高于10-8時(shí)，本地時(shí)鐘進(jìn)入圖4所示的頻率和相位鎖定狀態(tài)(FREQ.AND PHASE LOCKED)，即相當(dāng)于在本發(fā)明方法的步驟六判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差小于4，這時(shí)不對壓控晶振施加調(diào)節(jié)電壓控制信號。在本地時(shí)鐘進(jìn)入鎖定狀態(tài)后，就意味著不需要對壓控晶振進(jìn)行調(diào)節(jié)控制，這時(shí)進(jìn)入保持狀態(tài)(HOLDOVER)。在保持狀態(tài)下，射頻拉遠(yuǎn)模塊仍然需要定期檢查本地時(shí)鐘的精度，也就是計(jì)算一個(gè)采樣步長期間的FPGA所接收的本地時(shí)鐘10MHz方波信號的實(shí)際計(jì)數(shù)值，一旦發(fā)現(xiàn)時(shí)鐘頻率誤差超過3G的精度要求范圍則繼續(xù)調(diào)節(jié)壓控晶振，即重新進(jìn)入快捕獲或慢捕獲狀態(tài)。
本發(fā)明的上述實(shí)施例僅僅為說明本發(fā)明的方法，本發(fā)明保護(hù)范圍由權(quán)利要求書所限定。
權(quán)利要求
1.一種射頻拉遠(yuǎn)模塊中時(shí)鐘信號的數(shù)字鎖相方法，包括步驟步驟一，壓控晶振(OCXO)產(chǎn)生10MHz的正弦波信號，經(jīng)過功率分配和模擬/數(shù)字轉(zhuǎn)換后，形成10MHz的方波信號作為本地時(shí)鐘信號；步驟二，選擇參考基準(zhǔn)信號，以GPS星卡輸出的1PPS方波信號作為采樣步長的參考基準(zhǔn)，或者以光傳輸物理接口模塊(PHY)提取的30.72MHz信號經(jīng)過FPGA內(nèi)設(shè)置的分頻器被分頻成的1PPS方波信號作為采樣步長的參考基準(zhǔn)；步驟三，設(shè)置采樣步長，該采樣步長為一個(gè)48秒時(shí)間段，在該時(shí)間段內(nèi)利用PFGA內(nèi)設(shè)置的計(jì)數(shù)器對輸入FPGA的本地時(shí)鐘的方波信號進(jìn)行計(jì)數(shù)，48秒采樣步長等同于1PPS方波信號的48個(gè)方波期間，在此期間計(jì)數(shù)器計(jì)數(shù)的理論值應(yīng)當(dāng)為4.8×108，即48秒內(nèi)理論上應(yīng)當(dāng)輸入到FPGA共4.8×108個(gè)本地時(shí)鐘(OCXO)信號方波；步驟四，設(shè)置射頻拉遠(yuǎn)模塊中本地時(shí)鐘信號誤差上限，一旦本地時(shí)鐘信號的誤差超過此上限，則進(jìn)行數(shù)字鎖相，恢復(fù)時(shí)鐘信號精度，以本地時(shí)鐘信號10MHz和48秒采樣步長計(jì)算，系統(tǒng)所要求的時(shí)鐘信號精確度為10-8，則一個(gè)采樣步長周期內(nèi)本地時(shí)鐘信號實(shí)際計(jì)數(shù)誤差上限為4.8個(gè)時(shí)鐘信號方波，該理論計(jì)數(shù)值與計(jì)數(shù)誤差上限數(shù)值被存儲在CPU內(nèi)的存儲器中；步驟五，以FPGA內(nèi)所設(shè)置計(jì)數(shù)器在48個(gè)1PPS方波時(shí)間段內(nèi)對10MHz的本地時(shí)鐘方波信號進(jìn)行計(jì)數(shù)，每個(gè)48秒采樣步長期間，計(jì)數(shù)器計(jì)數(shù)的起始時(shí)間為第一個(gè)1PPS方波的上升沿，計(jì)數(shù)器計(jì)數(shù)的終止時(shí)間為第四十九個(gè)1PPS方波的上升沿，F(xiàn)PGA每輸入一個(gè)本地時(shí)鐘信號(OCXO)方波，F(xiàn)PGA內(nèi)計(jì)數(shù)器計(jì)數(shù)一次，在一個(gè)采樣步長結(jié)束后，F(xiàn)PGA以中斷方式通知CPU從FPGA計(jì)數(shù)器讀取該采樣步長期間計(jì)數(shù)器的實(shí)際計(jì)數(shù)值；步驟六，CPU計(jì)算實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差，一旦判斷計(jì)數(shù)值誤差小于等于4，則OCXO繼續(xù)保持當(dāng)前狀態(tài)；步驟七，一旦步驟六的判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間誤差大于4，將該誤差數(shù)值進(jìn)行量化，輸出給DAC模塊；步驟八，DAC模塊將量化的誤差信號轉(zhuǎn)換為模擬控制電壓，輸出到OCXO的電壓控制端，調(diào)節(jié)OCXO的輸出正弦波頻率；上述步驟五至步驟八重復(fù)執(zhí)行，直到步驟六判斷本地時(shí)鐘信號誤差率不超過誤差上限。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于步驟七中進(jìn)一步判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差是否大于48，如果大于48則在步驟八中對OCXO的電壓控制端施加30mV的控制電壓，快速調(diào)節(jié)本地時(shí)鐘頻率。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于步驟七中進(jìn)一步判斷實(shí)際計(jì)數(shù)值與理論計(jì)數(shù)值之間的誤差是否大于48，如果小于等于48則在步驟八中對OCXO的電壓控制端施加15mV的控制電壓，精細(xì)地調(diào)節(jié)本地時(shí)鐘頻率。
全文摘要
本發(fā)明涉及一種寬帶碼分多址(WCDMA)系統(tǒng)的射頻拉遠(yuǎn)模塊中時(shí)鐘信號的數(shù)字鎖相方法，該方法以時(shí)鐘信號的數(shù)字鎖相技術(shù)為核心，利用現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)數(shù)字鎖相，其中以全球定位系統(tǒng)(GPS)接收機(jī)產(chǎn)生的1周期/秒(1PPS)方波信號或光傳輸物理接口模塊提取的基站時(shí)鐘30.7MHz方波信號分頻后產(chǎn)生的1周期/秒信號做基準(zhǔn)，通過數(shù)字鎖相技術(shù)動態(tài)調(diào)整OCXO輸出頻率，以獲得長期穩(wěn)定的高精度時(shí)鐘信號，從而為射頻拉遠(yuǎn)模塊中的其他單板提供高精度的同步時(shí)鐘。
文檔編號H03L7/00GK1649287SQ200510055360
公開日2005年8月3日 申請日期2005年3月18日 優(yōu)先權(quán)日2005年3月18日
發(fā)明者魯雪峰, 李凱, 何梁, 李海峰, 孫文法 申請人:北京北方烽火科技有限公司