專利名稱：Pll頻率合成器電路及其頻率調(diào)諧方法
技術(shù)領(lǐng)域：
本發(fā)明涉及PLL頻率合成器電路，并且涉及它的頻率調(diào)諧方法。
背景技術(shù)：
諸如移動電話等小型移動無線設(shè)備隨著其每一新款的問世，就會增加新的特性，并且對設(shè)備的外部尺寸以及重量和價格等施加了一定限制。因此，需要對在這些設(shè)備中使用的組件進行小型化/重量減輕/成本降低。
在移動無線設(shè)備的無線單元中，被稱為PLL頻率合成器的用于參考信號生成的電路，通常用于發(fā)送和接收信號。
PLL頻率合成器電路是一種具有自動調(diào)節(jié)震蕩頻率功能的電路，并且在自動調(diào)節(jié)之后由PLL頻率合成器電路輸出的信號被用作參考信號。
在過去，PLL頻率合成器的組成非常普遍地包括通過集成其中電路被模塊化成分立組件的壓控振蕩器電路(VCO壓控振蕩器)而獲得的IC，由離散組件組成的低通濾波器電路(LPF電路低通濾波器)，以及其他電路。
為了減少PLL頻率合成器在無線單元的襯底上的貼裝表面面積，近年不斷有在半導(dǎo)體集成電路上貼裝壓控振蕩器電路和低通濾波器電路的嘗試，而這是很難利用現(xiàn)有技術(shù)在IC內(nèi)部進行貼裝的。
下面來進一步詳細講述現(xiàn)有的PLL頻率合成器電路。
<PLL頻率合成器的基本結(jié)構(gòu)和操作的講述>
圖9為框圖，示出了通用PLL頻率合成器電路的結(jié)構(gòu)。
圖9所示的頻率合成器電路是由相位比較電路901、低通濾波器(LPF)電路902、壓控振蕩器電路903和除法器電路904構(gòu)成的反饋回路所組成。其振蕩輸出908用作無線通信電路的發(fā)送器電路和接收器電路的參考信號。
相位比較電路901檢測由PLL頻率合成器輸出的參考信號905和除法器電路904的輸出909之間的相位差，并且輸出與該相位差成正比的電流或電壓906。
低通濾波器電路902通過從相位比較電路901的輸出906中去除高頻分量而獲得的信號907提供給壓控振蕩器電路903。
除法器電路904通過將壓控振蕩器電路903的輸出908的頻率代入到表達式1/N(除以N)中而獲得的信號909反饋給相位比較電路901。
在這種類型的PLL頻率合成器電路中，對信號909的相位進行了調(diào)節(jié)，以便相位比較電路901的輸出906為零。
處于穩(wěn)態(tài)的振蕩輸出908的頻率變成參考信號905的頻率的N倍。
<CMOS VCO(壓控振蕩器電路)的結(jié)構(gòu)和操作的講述>
上面已經(jīng)提到，為了減少PLL頻率合成器在無線單元的襯底上的貼裝表面面積，近年不斷有在半導(dǎo)體集成電路上貼裝壓控振蕩器電路和低通濾波器電路的嘗試，而這是很難利用現(xiàn)有技術(shù)在IC內(nèi)部進行貼裝的。
圖10至圖12為電路圖，示出了由UCLA的Abidi等人在2001年第23屆ISSCC(國際固態(tài)電路會議)中的模擬技術(shù)講演第四期的“A Filtering Technique to Lower Oscillator Phase Noise”中所講述的CMOS晶體管組成的壓控振蕩器電路。
圖10示出了它的基本電路。
圖10所示的基本電路具有第一和第二電感器1001和1002、第一和第二可變電容器元件1003和1004以及第一至第三NMOS晶體管1005、1006和1007。
在圖10所示的電路中，使用NMOS晶體管1005和1006作為用于獲得負電阻的有源元件，并且使用利用了NMOS晶體管1003和1004組成的柵極和背柵之間的空間的MOS電容器作為可變電容器元件。NMOS晶體管1003和1004的電容值彼此相等，并且電感器1001和1002的電感值彼此相等。
在圖10的振蕩器電路中，如果Cv為NMOS晶體管1003或NMOS晶體管1004的電容，并且L1為第一電感器1001或第二電感器1002的電感值，則Cv和L的并聯(lián)頻率為振蕩頻率fvco1，可以由公式(1)得到。
公式(1)fvco1＝1/(2·π·(L1·Cv)1/2)在圖11中，為了擴大振蕩頻率范圍，為圖10中的基本電路提供具有對應(yīng)于NMOS晶體管1003和1004的可變電容器元件的電容器切換電路(調(diào)諧電容器電路)1011和1012。
在圖11中，每一個電容器切換電路1011和1012的結(jié)構(gòu)如圖12所示，并且可變電容器元件1021對應(yīng)于圖10中的NMOS晶體管1003或1004。電容器切換電路1011和1012具有可變電容器元件1021；電容值分別為C、2C和4C的電容器1022、1023和1024；以及NMOS晶體管1025、1026和1027。通過根據(jù)NMOS晶體管1025、1026和1027的“導(dǎo)通”或“截止”狀態(tài)來控制電容器1022、1023和1024是接地還是不接地(GND)，由可變電容器元件1021和電容器1022、1023和1024組成的并聯(lián)電容Cvp可以在較寬的范圍內(nèi)變化。通過改變施加于可變電容器元件1021的背柵的控制電壓Vc，可以精密地調(diào)整由可變電容器元件1021和電容器1022、1023和1024組成的并聯(lián)電容Cvp。如果可變電容器元件1021的Vc感應(yīng)電容變化的范圍ΔCvp和電容1022的電容值C之間的關(guān)系被設(shè)定為C＜ΔCvp，則電感器1001和電容器切換電路1011的諧振頻率，以及電感器1002和電容器切換電路1012的諧振頻率均可連續(xù)變化，并且振蕩頻率fvco2也可以連續(xù)變化。因此，與圖10中的電路相比，fvco2可以在更寬的頻率范圍中變化，并且如果L2為電感器1001和1002的電感值，則fvco2可由公式(2)得到。
公式(2)fvco2＝1/(2·π·(L2·Cvp)1/2)在日本未核專利申請公開No.2001-352218中，講述了只使用可變電容器元件來構(gòu)成圖13中的電容器切換電路的結(jié)構(gòu)例子，來作為用于在較寬范圍內(nèi)改變CMOS VCO的振蕩頻率的機制。
具體地說，如圖13所示，該例子中的電路具有多個可變電容器元件1111、1112、1113和1114；分別與可變電容器元件1111至1114一一對應(yīng)的頻率控制引腳1121、1122、1123和1124；諧振電路1101；負電阻電路1102；以及傳輸輸出引腳1103。與圖11的電路中的電容器切換電路功能等效的功能，可以通過將施加于頻率控制引腳1121至1124的偏置電勢切換到使所對應(yīng)的每一個可變電容器元件1111至1114的電容變化達到飽和的最大電勢和最小電勢來執(zhí)行的。
不過，在使用了VCO從而可以通過在圖10至13所示類型的電容器諧振電路中進行電容器切換而在較寬范圍內(nèi)來改變頻率的PLL頻率合成器電路中，必須提供用于事先恢復(fù)被切換電容器的設(shè)置值的機制，以便在PLL回路的頻率鎖定操作之前，存在著在VCO振蕩頻率的范圍中進行鎖定所希望的頻率。
在用于調(diào)整VCO的振蕩頻率的可變電容器元件中，如圖13所示的VCO電路還使用了作為MOS晶體管類型的N阱電容器。在該相關(guān)專利申請的第23和24段、圖3、4和5以及其他地方，詳細講述了用于校正N阱電容器特性的波動的方法。
具體地說，在相關(guān)專利申請的第23段中給出了如下說明“例如，在工廠裝貨檢查期間，從頻率控制引腳8施加了事先確定的恒電壓，并且可以校正因制造中的波動而導(dǎo)致的頻率不均勻”。不過，在用于將恒電壓施加給控制引腳的方法中，可以預(yù)料到恒電壓將等于當(dāng)N阱電容器的電容變化特性因元件的變化而達到飽和時所處的電勢的情況，并且該方法被認為不適用于大規(guī)模生產(chǎn)。
相關(guān)專利申請的第24段還講述了通過計數(shù)器等來監(jiān)控頻率的方法例子，并且通過頻率校正信號生成電路將其結(jié)果反饋到控制電壓輸出，但是當(dāng)N阱電容器的特性變化較大時，振蕩頻率中的誤差(不均勻)極可能會超過僅通過調(diào)整施加于單個N阱電容器的電勢而獲得的校正范圍。
為了克服如上所述的缺點，提出了本發(fā)明，并且本發(fā)明的目的是提出一種PLL頻率合成器電路及其頻率調(diào)諧方法，從而，使用壓控振蕩器電路的振蕩頻率可以比通過現(xiàn)有技術(shù)更為可靠地取得期望鎖定頻率。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提出了集成在半導(dǎo)體集成電路上的PLL頻率合成器電路，該電路包括有壓控振蕩器電路，它具有電容器、電感器以及用于使用電容器和電感器的諧振頻率進行振蕩的可變電容器元件，用于輸出可變電容器元件的振蕩頻率信號；負反饋回路電路，其構(gòu)造為包括壓控振蕩器電路，能夠使從壓控振蕩器電路輸出的信號進行循環(huán)并且執(zhí)行用于將信號的頻率調(diào)整到期望鎖定頻率的頻率獲取操作；調(diào)諧電路，用于執(zhí)行調(diào)諧，以便通過在頻率獲取操作之前來調(diào)節(jié)壓控振蕩器電路的電容器的電容值，使振蕩頻率接近鎖定頻率；以及參考電勢應(yīng)用電路，用于在調(diào)諧電路執(zhí)行調(diào)諧操作期間將參考電勢施加于壓控振蕩器電路的可變電容器元件。
根據(jù)本發(fā)明的PLL頻率合成器電路提供了參考電壓生成電路608，用于在由VCO自動調(diào)諧電路執(zhí)行調(diào)諧操作期間將參考電勢施加于VCO的可變電容器元件，因此導(dǎo)致上述振蕩頻率通過調(diào)諧操作能夠比通過現(xiàn)有電路更為可靠地接近期望鎖定頻率。
根據(jù)本發(fā)明的另一方面，提出了用于調(diào)諧PLL頻率合成器電路的振蕩頻率的方法，該電路包括壓控振蕩器電路，它具有電容器、電感器以及用于使用電容器和電感器的諧振頻率進行振蕩的可變電容器元件，用于輸出可變電容器元件的振蕩頻率信號；以及負反饋回路電路，其構(gòu)造為包括該壓控振蕩器電路，能夠使從壓控振蕩器電路輸出的信號進行循環(huán)并且執(zhí)行用于將信號的頻率調(diào)整到期望鎖定頻率的頻率獲取操作。用于PLL頻率合成器電路的頻率調(diào)諧方法，該方法包括執(zhí)行第一調(diào)諧，以便通過調(diào)節(jié)處于其中在將兩種類型電勢中的一個施加于壓控振蕩器電路的可變電容器元件的狀態(tài)下的壓控振蕩器電路的電容器的電容值，以使振蕩頻率接近鎖定頻率；以及執(zhí)行第二調(diào)諧，以便通過調(diào)節(jié)處于其中在將兩種類型電勢中的另一個施加于壓控振蕩器電路的可變電容器元件的狀態(tài)下的壓控振蕩器電路的電容器的電容值，以使振蕩頻率接近鎖定頻率。這些步驟是在頻率獲取操作之前執(zhí)行的。
通過根據(jù)本發(fā)明的用于調(diào)諧PLL頻率合成器電路的振蕩頻率的方法，提供了參考電壓生成電路608，用于在由VCO自動調(diào)諧電路執(zhí)行調(diào)諧操作期間將參考電勢施加于VCO的可變電容器元件，因此導(dǎo)致上述振蕩頻率通過調(diào)諧操作能夠比通過現(xiàn)有方法更為可靠地接近期望鎖定頻率。


從結(jié)合附圖的下面的講述中，本發(fā)明的上述和其他目標(biāo)、優(yōu)勢以及特征將更加明顯。
圖1為電路圖，示出了根據(jù)本發(fā)明第一實施例的PLL頻率合成器電路；圖2為解釋了圖1的PLL頻率合成器電路中的VCO自動頻率調(diào)諧的圖(理想狀態(tài)下)；圖3為解釋了(當(dāng)受到元件變化或溫度以及電源電壓的影響時)圖1的PLL頻率合成器電路中的VCO自動頻率調(diào)諧圖；圖4為電路圖，示出了根據(jù)本發(fā)明第二實施例的PLL頻率合成器電路；圖5為電路圖，示出了根據(jù)本發(fā)明第三實施例的PLL頻率合成器電路；圖6A和6B是示出了壓控振蕩器電路(VCO)的可變電容器元件(MOS電容器)的圖，其中圖6A為符號表示的圖，圖6B為示意性結(jié)構(gòu)圖；圖7是示出了MOS電容器的電壓特性(C-V特性)的圖；圖8是解釋了圖4和5的PLL頻率合成器電路中的VCO自動頻率調(diào)諧的圖；圖9為框圖，示出了通用PLL頻率合成器電路的結(jié)構(gòu)；圖10為電路圖，示出了現(xiàn)有的壓控振蕩器電路(VCO)；
圖11為電路圖，示出了現(xiàn)有的壓控振蕩器電路(VCO)；圖12為電路圖，示出了現(xiàn)有的壓控振蕩器電路(VCO)；以及圖13為電路圖，示出了現(xiàn)有的壓控振蕩器電路(VCO)。
具體實施例方式
現(xiàn)在參考解釋性實施例在此講述發(fā)明。本領(lǐng)域的技術(shù)人員知道，通過使用本發(fā)明的講解可以實現(xiàn)許多可選的實施例，并且本發(fā)明并不限于用于解釋目的的實施例。
第一實施例圖1為電路圖，示出了根據(jù)本發(fā)明第一實施例的PLL頻率合成器電路，圖1也是形成第二實施例基礎(chǔ)的電路圖，如后所述。
如圖1所示，根據(jù)本實施例的PLL頻率合成器電路由相位頻率比較電路601、低通濾波器電路(下面縮寫為“LPF電路”)603、壓控振蕩器電路(下面縮寫為“VCO”)604、可變除法器電路605、除數(shù)控制電路606、VCO自動調(diào)諧電路(調(diào)諧裝置)607，以及參考電壓生成電路(參考電勢應(yīng)用裝置)608組成的負反饋回路構(gòu)成，并且這些組件都集成在半導(dǎo)體集成電路(圖中未示出)上。
在這些組件中，相位頻率比較電路601輸出的電流或電壓與參考頻率的信號REF和可變除法器電路605的輸出信號SIG之間的相位差或頻率差成正比。
參考電壓生成電路608包括參考電壓源630和在彼此相反狀態(tài)下工作的開關(guān)632和633，并且具有將VCO604的可變電容器元件616和617(如下所述)的電容器對電壓特性呈線性變化的區(qū)域中的一點處的電勢Vref提供給LPF電路603和VCO604的功能。
這些組件中的參考電壓源630中，其一端接地，另一端與開關(guān)632相至。
在VCO自動調(diào)諧電路607的控制下，開關(guān)632在參考電壓源630與LPF電路603(和它前面的VCO604)之間連接狀態(tài)和這些組件之間的非連接狀態(tài)之間進行切換。
在VCO自動調(diào)諧電路607的控制下，開關(guān)633在相位頻率比較電路601的輸出與LPF電路603(以及前面的VCO604)之間連接狀態(tài)和這些組件之間的非連接狀態(tài)之間進行切換。
在這種結(jié)構(gòu)中，在穩(wěn)態(tài)(即將PLL頻率合成器電路鎖定在期望頻率的狀態(tài))中，存在著開關(guān)633接通(即相位頻率比較電路601和LPF電路603彼此連接的狀態(tài))并且開關(guān)632斷開(即參考電壓源630和LPF電路603彼此非連接的狀態(tài))的狀態(tài)。因此，在穩(wěn)態(tài)中，相位頻率比較電路601的輸出通過參考電壓生成電路608來傳遞，并且不作改動地饋送給LPF電路603。
LPF電路603具有電容器6341和6342以及電阻635。在這些組件中的電容器6341中，其一端接地，另一端連接到參考電壓生成電路608和電阻635的一端。電阻635的另一端連接到電容器6342的一端，并且電容器6342的另一端接地。進而，電阻635的上述一端還連接到VCO604的引腳610。
這種結(jié)構(gòu)的LPF電路603從相位頻率比較電路601的輸出信號中去除交流電流分量，并且將用于控制振蕩頻率的電壓信號Vcont提供給VCO604的引腳610。
VCO604為LC型振蕩器電路，它使用了由負電阻電路中的PMOS晶體管和NMOS晶體管的組合所組成的反轉(zhuǎn)反相器電路。
在這些組件中，與反轉(zhuǎn)反相器電路相對應(yīng)的是PMOS晶體管611和NMOS晶體管612的組合，以及PMOS晶體管613和NMOS晶體管614的組合。
用于改變振蕩頻率的LC諧振電路是由n(例如6)個由電感器615；可變電容器元件616和617；具有加權(quán)電容值的電容器618、619、620、621、622和623；以及開關(guān)624、625、626、627、628和629組成的電容器陣列組成的。
在這些組件中，通過可變電容器元件616和617來執(zhí)行頻率的精密調(diào)整，并且通過電容器陣列頻率可以在較寬的范圍中變化。在該結(jié)構(gòu)中，如果使用通用CMOS工藝，則MOS晶體管用于可變電容器元件616和617。具體地說，圖1示出了其中如圖6A/B(結(jié)構(gòu))和圖7(特性)所示的MOS電容器用作可變電容器元件616和617的例子。
在如圖6A/6B所示的MOS電容器的結(jié)構(gòu)中，有SiO2或其他絕緣體夾在由金屬、多晶硅或其他導(dǎo)體制成的第一引腳X和由半導(dǎo)體(圖7中的N型半導(dǎo)體N阱)制成的第二引腳Y之間的結(jié)構(gòu)。X引腳和Y引腳之間的空間起到電容器元件的作用。
圖6A/6B所示的MOS電容器(N阱電容器)的C-V特性如圖7所示。這些特性根據(jù)施加在X引腳和Y引腳之間的電壓Vtune而變化，并且作為Vtune所施加的電壓能夠達到GND電勢和電源電壓VDD之差的絕對值(圖7，外加電壓范圍401)。在通用CMOS工藝的情況下，其中電容值的變化與Vtune成正比的范圍(變化區(qū)域)402如1V那樣窄，其中可以認為電容與Vtune線性成正比變化的線性區(qū)域403變得更窄，通常只有約0.5V。具體地說，在本實施例中VCO604的可變電容器元件616和617是具有線性區(qū)域403相對于外加電壓范圍401來說是很窄的之特征的元件。
在此將講VCO604中的組成元件之間的互連。
可變電容器元件616和可變電容器元件617的半導(dǎo)體側(cè)上的引腳(第二引腳Y)相互連接，并且該連接點連接到引腳610。
可變電容器元件616的導(dǎo)體電極側(cè)上的引腳(第一引腳X)連接到電感器615的一端，并且可變電容器元件617的導(dǎo)體電極側(cè)上的引腳連接到電感器615的另一端。可變電容器元件616的導(dǎo)體側(cè)上的引腳連接到電感器615所在的點被指定為點P1，可變電容器元件617的導(dǎo)體側(cè)上的引腳連接到電感器615所在的點被指定為點P2。
將PMOS晶體管611的源極引腳連接到電源電勢(VDD)；其漏極引腳連接到NMOS晶體管612的源極引腳；其柵極引腳連接到NMOS晶體管612的柵極引腳；并且NMOS晶體管612的漏極引腳接地。
以同樣的方式，將PMOS晶體管613的源極引腳連接到電源電勢(VDD)；其漏極引腳連接到NMOS晶體管614的源極引腳；其柵極引腳連接到NMOS晶體管614的柵極引腳；并且NMOS晶體管614的漏極引腳接地。
將PMOS晶體管611和NMOS晶體管612的柵極引腳連接到PMOS晶體管613的漏極引腳和NMOS晶體管614的源極引腳之間的連接點。以同樣的方式，將PMOS晶體管613和NMOS晶體管614的柵極引腳連接到PMOS晶體管611的漏極引腳和NMOS晶體管612的源極引腳之間的連接點。
進而，將PMOS晶體管611的漏極引腳和NMOS晶體管612的源極引腳之間的連接點連接到點P1，并且將PMOS晶體管613的漏極引腳和NMOS晶體管614的源極引腳之間的連接點連接到點P2。
將電容器618的一端連接到點P1，并且將其另一端連接到開關(guān)624。以同樣的方式，將電容器619的一端連接到點P1，并且將其另一端連接到開關(guān)625，將電容器620的一端連接到點P1，并且將其另一端連接到開關(guān)626。
將電容器621的一端連接到點P2，并且將其另一端連接到開關(guān)627。以同樣的方式，將電容器622的一端連接到點P2，并且將其另一端連接到開關(guān)628，將電容器623的一端連接到點P2，并且將其另一端連接到開關(guān)629。
進而，在VCO自動調(diào)諧電路607的控制之下，通過斷開和接通來對開關(guān)624～629進行狀態(tài)切換，由此相應(yīng)的電容器(電容器618～623中的任何一個相應(yīng)的電容器)相連或者不相連。
可變除法器電路605實現(xiàn)了將其中VCO604的輸出信號fvco除以N的信號SIG反饋給相位頻率比較電路601的作用。可變除法器電路605的除數(shù)N是根據(jù)從外部輸入的數(shù)據(jù)由除數(shù)控制電路606提供的。
這里圖2是示出了圖1中的VCO604的控制電勢(控制電壓)Vcont(x軸)與VCO604的振蕩頻率fvco(y軸)之間的關(guān)系的圖。
如圖2所示，fvco-Vcont特性曲線的變化取決于是如何控制開關(guān)624～629根據(jù)用于切換電容器618～623的nbit電容器切換信號VCOSET636(圖1)來斷開和接通的，并且VCO604的振蕩頻率的特性的上下離散變動與電容器618～620和電容器621～623中的接地(GND)電容器的總和成反比。換句話說，采用的結(jié)構(gòu)可以通過選擇處于接通狀態(tài)的開關(guān)624～629來調(diào)整用于與電感器615一起生成諧振頻率的電容值。
如果當(dāng)VCOSET為某值時存在著由曲線701表示的fvco-Vcont特性，則如果信號VCOSET636的值以1遞增，那么電容的和就會增加，并且振蕩頻率特性從由曲線701表示的特性降低到由曲線702表示的特性。
如果VCOSET636的值遞減，則電容的和也會減小，并且振蕩頻率特性從由曲線701表示的特性增長到由曲線703表示的特性。
下面參照圖2和3來講述VCO自動調(diào)諧電路607的操作。
VCO自動調(diào)諧電路607通過將當(dāng)進行頻率設(shè)置數(shù)據(jù)的更新時所生成的“使能”信號作為觸發(fā)信號來開始調(diào)諧操作，并且執(zhí)行開關(guān)624～626和627～629的斷開和接通控制來切換VCO604的電容器618～620和621～623，以便VCO604能夠以希望鎖定的期望頻率fcvo_lock發(fā)生振蕩。
當(dāng)將“使能”信號輸入到VCO自動調(diào)諧電路607時，首先執(zhí)行用于反轉(zhuǎn)參考電壓生成電路608的兩個開關(guān)的狀態(tài)的控制；具體地說，用于斷開開關(guān)633和接通開關(guān)632。
因此，由于將電勢Vref施加給了LPF電路603的電容器6341和6342，并且將電勢Vref饋送給VCO604的頻率控制引腳610，因此VCO604以與電勢Vref相對應(yīng)的頻率發(fā)生振蕩。
當(dāng)將“使能”信號輸入到VCO自動調(diào)諧電路607時，執(zhí)行控制，用于切換在此之前為“N”的可變除法器電路605的除數(shù)到“S”，根據(jù)由參考頻率REF產(chǎn)生的參考閘門時間來計算可變除法器電路605的輸出信號SIG(fvco/S)，確定VCO604的輸出信號fvco相對于希望鎖定的頻率fvco_lock是高還是低，并且使用這一確定結(jié)果來重復(fù)用于調(diào)整VCO604的電容器切換信號VCOSET636的值的操作。
此時，如果除數(shù)S是小于N的值，則在參考閘門時段期間可以計算的SIG信號的數(shù)目會增加，并且可以以更高精度來計算VCO604的振蕩頻率。如果確定的精度相同，則能夠縮短參考閘門時間，并且縮短自動調(diào)諧所需的時間。
通過重復(fù)如上所述對信號VCOSET636的調(diào)整，最終恢復(fù)出使輸出信號fvco最接近于fvco_lock的點704(圖2)，并且隨著此時信號VCOSET636的值被固定為“D”，參考電壓生成電路608的開關(guān)632和633的狀態(tài)被反轉(zhuǎn)為穩(wěn)態(tài)(返回到其中開關(guān)633接通并且開關(guān)632斷開的狀態(tài))，同時可變除法器電路605的除數(shù)從除以S返回到除以N。
結(jié)果，PLL頻率合成器電路返回到正常的操作狀態(tài)，因此執(zhí)行了其中將系統(tǒng)鎖定到參考頻率的N倍頻率的操作(頻率獲取操作)，并且在一定時間后，頻率收斂于圖2所示的點705。
通過諸如上述的第一實施例，參考電壓生成電路608用于在由VCO自動調(diào)諧電路607執(zhí)行調(diào)諧操作期間將參考電勢施加于VCO604的可變電容器元件616和617，因此導(dǎo)致上述振蕩頻率通過調(diào)諧操作可以比通過現(xiàn)有方法更為可靠地接近期望鎖定頻率。
第二實施例在講述根據(jù)第二實施例的PLL頻率合成器電路(圖4)以作為根據(jù)上述第一實施例的PLL頻率合成器電路的修正之前，來講述第一實施例的缺陷。
圖6所示的MOS電容器(N阱電容器)的C-V特性如圖7所示。這些特性根據(jù)施加于X引腳和Y引腳之間的電壓Vtune而變化，并且作為Vtune所施加的電壓能夠達到GND電勢和電源電壓VDD之差的絕對值(圖7，外加電壓范圍401)。在通用CMOS工藝的情況下，電容值的變化與Vtune成正比的范圍(變化區(qū)域)402如1V那樣窄，電容可以認為與Vtune線性成正比變化的線性區(qū)域403則變得更窄，并且通常只有約0.5V。具體地說，可變電容器元件616和617是具有線性區(qū)域403相對于外加電壓范圍401是較窄的之特性的元件。
進而，圖7所示的MOS電容器的C-V特性受到在半導(dǎo)體制造時的元件變化(下面簡稱為“制造變化”)和操作期間溫度的影響，其中在C-V特性中獲得線性區(qū)域的Vtune的范圍向左和向右移動，并且線性區(qū)域特性的斜率也改變了。在頻率控制中使用了該MOS電容器的圖1的VCO604中，在MOS電容器兩端上的電壓Vtune是根據(jù)VCO604的控制引腳610與點P1(圖1)之間的電勢差來確定的，或者是根據(jù)控制引腳610和點P2(圖1)之間的電勢差來確定的。
在該結(jié)構(gòu)中，P1的偏置電勢根據(jù)PMOS晶體管611和NMOS晶體管612的閾值(下面稱之為Vt)均值、電源電壓VDD和溫度Tj進行波動。同樣，P2的偏置電勢根據(jù)PMOS晶體管613和NMOS晶體管614的Vt均值、電源電壓VDD和溫度Tj進行波動。
因此，在圖2所示的Vcont-fvco特性的頻率可變區(qū)域706中，其中頻率根據(jù)MOS電容器的特性而呈線性變化的范圍窄到0.5V；進而，頻率可變范圍根據(jù)制造變化、電源電壓VDD和溫度Tj而向左和向右移動，甚至頻率可變范圍的斜率也在變化。因此，要實現(xiàn)其中盡管存在制造變化、電源電壓VDD和溫度Tj以及其他條件但是在圖1的VCO604的自動調(diào)諧期間所施加的參考電壓Vref總是處于頻率可變區(qū)域706的范圍內(nèi)的這樣一種電路是極為困難的。
下面來進一步詳細講述上述缺陷。
圖3示出了當(dāng)VCO604的頻率可變區(qū)域801受到制造變化、溫度Tj、電源電壓VDD的波動以及其他條件的影響而向左移動時，圖1所示的PLL頻率合成器電路的fvco-Vcont特性。
在圖3中，由于頻率可變區(qū)域801向左移動，因此在VCO自動調(diào)諧期間通過參考電壓生成電路608施加于控制引腳610的電壓Vref處于VCO頻率可變區(qū)域801的范圍之外。
在這種情況下，在自動頻率調(diào)諧中恢復(fù)出點802，其中“E”被設(shè)置為VCO604的電容器切換信號VCOSET636的值，并且然后PLL頻率合成器電路轉(zhuǎn)到鎖定操作。
不過，在這種狀態(tài)下，由于VCO振蕩頻率fvco只能在特性曲線上變化，其中不管Vcont的電勢如何都存在著點802，因此PLL頻率合成器電路不會使頻率收斂到期望頻率fvco_lock。
為了使PLL頻率合成器能夠在自動頻率調(diào)諧中恢復(fù)出鎖定頻率，可以采用這樣一種結(jié)構(gòu)，其中電壓Vref具有的特性使得其值的變化與頻率可變區(qū)域801的變化一致，但是由于可變電容器元件(MOS電容器)616和617的特性是根據(jù)制造變化和溫度Tj而變化的，并且CMOSVCO604的P1和P2的偏置是根據(jù)制造變化、電源電壓VDD和溫度Tj而變化的，因此要獲得其中電壓Vref隨著這兩個偏置的變化而變化的電路極為困難。
因此，當(dāng)圖1所示的PLL頻率合成器的所有電路都集成在半導(dǎo)體集成電路上時，就需要執(zhí)行控制，以便通過抑制半導(dǎo)體制造階段中的CMOS晶體管和可變電容器元件的特性的波動，來使電壓Vref處于VCO64的頻率可變區(qū)域801的變化范圍之內(nèi)，以根據(jù)使用條件來事先執(zhí)行調(diào)整其元件值的微調(diào)，或執(zhí)行其他操作。結(jié)果，降低了制造產(chǎn)量，在制造后的檢查處理中需要更多的時間，并且會引起其他缺陷。
下面來講述其中克服了第一實施例的缺陷的第二實施例。
根據(jù)圖4所示的第二實施例的PLL頻率合成器由相位頻率比較電路101、LPF電路103、VCO電路104、可變除法器電路105、除數(shù)控制電路106、VCO自動調(diào)諧電路107，以及參考電壓生成電路108組成的負反饋回路構(gòu)成，并且將這些組件集成在半導(dǎo)體集成電路(圖中未顯示)上。
在這些組件中，由于除了VCO自動調(diào)諧電路107、參考電壓生成電路108和VCO104之外的電路結(jié)構(gòu)與根據(jù)上述第一實施例的PLL頻率合成器電路(圖1)中的相同，因此省略了對它們的詳細講述。
具體地說，相位頻率比較電路101與圖1的相位頻率比較電路601相同，可變除法器電路105與圖1的可變除法器電路605相同，并且除數(shù)控制電路106與圖1的除數(shù)控制電路606相同。
LPF電路103具有電容器1351和1352，并且具有電阻1353。電容器1351和1352以及電阻1353分別與LPF電路603中的電容器6341和6342以及電阻635相同。
下面來詳細講述VCO自動調(diào)諧電路107、參考電壓生成電路108和VCO104。
首先，參考電壓生成電路108具有開關(guān)130、133和134，以及具有相互不同的低電勢Vref_L131和高電勢Vref_H132的兩個電壓源(參考電壓源)。
在這些組件中，在VCO自動調(diào)諧電路107的控制下，開關(guān)130在相位頻率比較電路101的輸出與LPF電路103(和它前面的VCO104)之間的連接狀態(tài)以及這些組件之間的非連接狀態(tài)之間進行切換。
在VCO自動調(diào)諧電路107的控制下，開關(guān)133在低電勢Vref_L131與LPF電路103(和它前面的VCO104)之間的連接狀態(tài)以及這些組件的非連接狀態(tài)之間進行切換。以同樣的方式，開關(guān)134在高電勢Vref_H132與LPF電路103(和它前面的VCO104)之間的連接狀態(tài)以及這些組件之間的非連接狀態(tài)之間進行切換。
在穩(wěn)態(tài)下，建立起了其中開關(guān)130接通并且開關(guān)133和134斷開的狀態(tài)，將相位頻率比較電路101的輸出電壓或輸出電流饋送給LPF電路103，并且從相位頻率比較電路101的輸出中去除了交流分量的電勢饋送給VCO104的引腳110。
設(shè)置Vref_L131的電勢，使得當(dāng)將Vref_L131施加于VCO104的控制引腳110時，MOS電容器可變電容器元件116和117的值(電容值)充分飽和，并且這些可變電容器元件116和117的電容值達到最大。
另一方面，當(dāng)將Vref_H132施加于VCO104的控制引腳110時，設(shè)置高電勢Vref_H132的電勢，使得MOS電容器可變電容器元件116和117的值達到充分飽和，并且其電容值達到最小。
在該結(jié)構(gòu)中，更為優(yōu)選的情況是，設(shè)置包括了電勢Vref_L131和Vref_H132這兩種類型電勢中的每一個，使得即使C-V特性由于制造變化而發(fā)生波動，可變電容器元件116和117的C-V特性也可達到飽和。
VCO104的基本結(jié)構(gòu)與上述第一實施例中的VCO604的相同。
具體地說，如圖4所示，VCO104具有可變電容器元件116和117；電感器115；PMOS晶體管111和113；NMOS晶體管112和114；電容器118、119、120、121、122和123；以及開關(guān)124、125、126、127、128和129?？勺冸娙萜髟?16和117、電感器115、PMOS晶體管111和113、NMOS晶體管112和114、電容器118～123以及開關(guān)124～129分別與VCO604中的可變電容器元件616和617、電感器615、PMOS晶體管611和613、NMOS晶體管612和614、電容器618～623以及開關(guān)624～629相同。
VCO104為LC型振蕩器電路，與VCO604相同，它使用了由負電阻電路中的PMOS晶體管和NMOS晶體管的組合所組成的反轉(zhuǎn)反相器電路，與反轉(zhuǎn)反相器電路相對應(yīng)的組件為PMOS晶體管111和NMOS晶體管112的組合，以及PMOS晶體管113和NMOS晶體管114的組合。在VCO604中，用于改變振蕩頻率的LC諧振電路是由n(例如6)個由電感器115、可變電容器元件116和117、具有加權(quán)電容值的電容器118至123以及開關(guān)124至129組成的電容器陣列組成的。
不過，本實施例的VCO104必須設(shè)計為使得振蕩頻率的切換階梯的頻率變化量fvco_step具有遠小于因壓控而引起的頻率可變范圍Δfvco與當(dāng)fvco與Vcont成正比時的寬度Vcont_w的乘積的值的特性，以便在用于VCO振蕩頻率的自動調(diào)諧機制中不會發(fā)生功能失常(見圖8)。
為了防止用于VCO振蕩頻率的自動調(diào)諧機制發(fā)生功能失常，優(yōu)選情況下應(yīng)事先對電容器118～120和121～123的電容值的權(quán)重進行調(diào)整，以便在理想狀態(tài)下滿足以下條件fvco_step≤Δfvco/4。
下面參照圖8所示的fvco_Vcont特性來講述圖4所示的PLL頻率合成器的VCO自動調(diào)諧操作。
VCO自動調(diào)諧電路107通過將當(dāng)進行頻率設(shè)置數(shù)據(jù)的更新時所生成的“使能”信號作為觸發(fā)信號來開始操作，并且根據(jù)如下所述的方法來執(zhí)行兩次自動調(diào)諧(通過第一調(diào)諧操作和第二調(diào)諧操作)。
首先，在第一自動調(diào)諧(第一調(diào)諧操作，第一調(diào)諧步驟)中，輸入“使能”信號，從而執(zhí)行了用于斷開參考電壓生成電路108的開關(guān)130、接通其開關(guān)133，并且將可變除法器電路105的除數(shù)從通常的“N”切換到“S”的控制。
然后，通過接通開關(guān)133來將低電勢Vref_L131的電勢施加于LPF電路103，將低電勢Vref_L131饋送給VCO104的頻率控制引腳110，并且VCO104以與低電勢Vref_L131相對應(yīng)的頻率發(fā)生振蕩。
在該狀態(tài)下，VCO自動調(diào)諧電路107根據(jù)由參考頻率REF產(chǎn)生的參考閘門時間來計數(shù)可變除法器電路105的輸出信號SIG(fvco/S)，并且確定fvco相對于希望鎖定的頻率fvco_lock(鎖定頻率)是高還是低。使用這一確定結(jié)果來重復(fù)用于調(diào)整VCO104的電容器切換信號VCOSET136的值的操作。
最終，恢復(fù)出使fvco最接近于fvco_lock所處的點502(圖8第一設(shè)置值)，此時存儲用于VCOSET136的值“A”，并且完成第一自動頻率調(diào)諧。
在第二自動調(diào)諧(第二調(diào)諧操作，第二調(diào)諧步驟)中，VCO自動調(diào)諧電路107執(zhí)行用于斷開參考電壓生成電路108的開關(guān)133并且接通其開關(guān)134的控制。
在這種情況下，將高電勢Vref_H132的電勢施加于LPF電路103，將高電勢Vref_H132饋送給VCO104的頻率控制引腳110，并且VCO104以與高電勢Vref_H132相對應(yīng)的頻率發(fā)生振蕩。
在該狀態(tài)下，VCO自動調(diào)諧電路107根據(jù)由參考頻率REF產(chǎn)生的參考閘門時間來計算可變除法器電路105的輸出信號SIG(fvco/S)，并且確定fvco相對于希望鎖定的頻率fvco_lock是高還是低。使用這一確定結(jié)果來重復(fù)用于調(diào)整VCO104的電容器切換信號VCOSET136的值的操作。
最終，恢復(fù)出使fvco最接近于fvco_lock所處的點503(圖8第二設(shè)置值)，此時存儲用于VCOSET136的值“B”，并且完成第二自動頻率調(diào)諧。
當(dāng)啟動第二調(diào)諧步驟時，優(yōu)選情況下使用用于第一調(diào)諧步驟中所得到的VCOSET的值“A”作為啟動點，來啟動恢復(fù)，因為這樣可以縮短第二恢復(fù)步驟所需的時間。
然后，VCO自動調(diào)諧電路107將VCO104的電容器切換信號VCOSET136的值固定為“C”，該值是在第一自動頻率調(diào)諧中所得到的“A”和第二自動頻率調(diào)諧中所得到的“B”之間的中點的值(第三調(diào)諧操作，第二調(diào)諧步驟)，并且將可變除法器電路105的除數(shù)從除以S返回到除以N。
VCO自動調(diào)諧電路107還在接通其開關(guān)130的同時，斷開參考電壓生成電路208的開關(guān)134，并且使PLL回路返回到穩(wěn)態(tài)。
結(jié)果，PLL頻率合成器電路執(zhí)行用于將系統(tǒng)鎖定到參考頻率的N倍頻率的操作，并且一段時間之后頻率收斂于圖8所示的點504上。
在該結(jié)構(gòu)中，為了確?？偸谴嬖谥挥谟勺詣诱{(diào)諧所得到的VCOSET136的值A(chǔ)和B之間的值C，在理想狀態(tài)下必須滿足下面的公式(3)的關(guān)系。在該公式中，VCO104的調(diào)節(jié)靈敏度為Δfvco，其中fvco與Vcont成正比變化的Vcont區(qū)域?qū)挾葹閂cont_w，并且當(dāng)VCOSET136的值以1遞增改變時，頻率變化量為fvco_step。
公式(3)(Δfvco×Vcont_w)/4≥fvco_step在該結(jié)構(gòu)中，由于可變除法器電路105的輸出SIG是通過根據(jù)參考信號產(chǎn)生的閘門時間來計算的，并且確定了VCO振蕩頻率的高度，由于SIG信號和閘門時間之間的時序關(guān)系，或者由于自動調(diào)諧期間的干擾，預(yù)料得到的計數(shù)誤差達到約±1的程度。因此，在實際設(shè)計中必須留有裕度。
在以上講述中，講述了其中使用低電勢Vref_L131的電勢來執(zhí)行第一自動調(diào)諧，并且使用高電勢Vref_H132的電勢來執(zhí)行第二自動調(diào)諧的例子，但是如果使用高電勢Vref_H132來執(zhí)行第一自動調(diào)諧，并且使用低電勢Vref_L131來執(zhí)行第二自動調(diào)諧，則也可得到同樣的效果。
通過諸如上述實施例等第二實施例，可以得到下述效果。
在根據(jù)如圖1所示的第一實施例的PLL頻率合成器電路的情況中，為了PLL頻率合成器電路的鎖定，如果不能在自動頻率調(diào)諧期間施加于VCO604的控制引腳610的電壓Vref連續(xù)地保持在其中VCO604的頻率變化與應(yīng)用電壓成正比的區(qū)域中，則PLL頻率合成器不能將VCO604調(diào)到希望鎖定的頻率。
相比之下，在第二實施例的情況中，在VCO104的振蕩頻率的自動調(diào)諧期間施加的參考電壓Vref設(shè)置為使得在包括有使可變電容器元件(MOS電容器)116和117的C-V特性達到充分飽和的低電勢Vref_L131和高電勢Vref_H132這兩個狀態(tài)下，執(zhí)行自動頻率調(diào)諧。
因此，即使MOS電容器或CMOS電容器的特性因半導(dǎo)體特性、溫度或電源電壓的變化而波動，并且圖8所示的fvco-Vcont特性垂直和水平地波動，如果它的值為處于比通過在Vref_L131執(zhí)行自動頻率調(diào)諧所恢復(fù)的電容器切換設(shè)置VCOSET值“A”小一個梯度的值和比通過在Vref_H132執(zhí)行自動頻率調(diào)諧而得到的電容器切換設(shè)置值“B”大一個梯度的值之間的VCOSET值，那么VCO104也能以希望PLL頻率合成器電路鎖定的頻率發(fā)生振蕩。從圖8所示的fvco-Vcont特性可以明顯地看出這一事實。
因此，通過在將電容器切換設(shè)置值VCOSET設(shè)置為在“A”和“B”之間的值“C”之后切換到PLL頻率合成器電路的鎖定操作，可以使PLL頻率合成器電路可靠地鎖定到期望頻率上。
簡而言之，通過第二實施例，即使當(dāng)CMOS晶體管的閾值(Vt)和可變電容器元件的C-V特性因制造變化、溫度、電源電壓等而變化時，也可以將VCO104的振蕩頻率可靠地調(diào)整到希望的PLL頻率合成器電路的鎖定的頻率。
由于在半導(dǎo)體制造階段不再需要將CMOS晶體管的特性變化進行過分地抑制，因此即使當(dāng)PLL頻率合成器的所有電路都通過通用CMOS半導(dǎo)體工藝來集成，也可以獲得高產(chǎn)量，并且低成本和大規(guī)模的生產(chǎn)成為可能。
第三實施例下面參照圖5來講述根據(jù)第三實施例的PLL頻率合成器電路。
根據(jù)圖5所示的第三實施例的PLL頻率合成器電路由相位頻率比較電路201、LPF電路203、VCO電路204、可變除法器電路205、除數(shù)控制電路206、VCO自動調(diào)諧電路207、以及參考電壓生成電路208組成的負反饋回路構(gòu)成，并且將這些組件集成在半導(dǎo)體集成電路(圖中未示出)上。
在這些組件中，除了參考電壓生成電路208以外的電路具有與根據(jù)上述第二實施例的PLL頻率合成器電路(圖4)相同的結(jié)構(gòu)，因此省略了對它們的詳細講述。
具體地說，相位頻率比較電路201與圖4的相位頻率比較電路101相同，LPF電路203與圖4的LPF電路103相同，VCO204與VCO104相同，可變除法器電路205與圖4的可變除法器電路105相同，除數(shù)控制電路206與圖4的除數(shù)控制電路106相同，并且VCO自動調(diào)諧電路207與圖4的VCO自動調(diào)諧電路107相同。
LPF電路203具有電容器233和234以及電阻235，但是電容器233和234以及電阻235與LPF電路103中的電容器1351和1352以及電阻1353相同。
VCO204具有可變電容器元件216和217；電感器215；PMOS晶體管211和213；NMOS晶體管212和214；電容器218、219、220、221、222和223；以及開關(guān)224、225、226、227、228和229?？勺冸娙萜髟?16和217、電感器215、PMOS晶體管211和213、NMOS晶體管212和214、電容器218～223以及開關(guān)224～229分別與VCO104中的可變電容器元件116和117、電感器115、PMOS晶體管111和113、NMOS晶體管112和114、電容器118～123以及開關(guān)124～129相同。
具體地說，VCO204為LC型振蕩器電路，它使用了由負電阻電路中的PMOS晶體管和NMOS晶體管的組合所組成的反轉(zhuǎn)反相器電路。與反轉(zhuǎn)反相器電路相對應(yīng)的組件為PMOS晶體管211和NMOS晶體管212的組合，以及PMOS晶體管213和NMOS晶體管214的組合。在VCO204中，用于改變振蕩頻率的LC諧振電路是由n(例如6)個由電感器215、可變電容器元件216和217、具有加權(quán)電容值的電容器218～223以及開關(guān)224～229組成的電容器陣列組成的。
在上述第二實施例(圖4)中，使用了低電勢Vref_L131和高電勢Vref_H132來作為兩個參考電壓源，構(gòu)造了參考電壓生成電路108，但是由于低電勢Vref_L和高電勢Vref_H是使可變電容器元件(圖5情況下的可變電容器電路216和217)的電容器變化特性充分飽和的電勢，因此例如將Vref_L設(shè)置為GND電勢并且將Vref_H設(shè)置為電源電壓VDD就不會引起任何問題。
因此，在本實施例的情況下，提供了參考電壓生成電路208來替代參考電壓生成電路108，如圖5所示。
具體地說，參考電壓生成電路208具有開關(guān)230、開關(guān)231和開關(guān)232，并且這些組件中的開關(guān)230構(gòu)造為使得在VCO自動調(diào)諧電路207的控制之下，在相位頻率比較電路201的輸出和LPF電路203(和它前面的VCO204)之間的連接狀態(tài)與在這些組件之間的非連接狀態(tài)之間進行切換。開關(guān)231構(gòu)造為使得在作為低電勢Vref_L的GND電勢和LPF電路203(和它前面的VCO204)之間的連接狀態(tài)與在這些組件之間的非連接狀態(tài)之間進行切換。以同樣的方式，開關(guān)232構(gòu)造為使得在作為高電勢Vref_H的VDD電勢(電源電勢)和LPF電路203(和它前面的VCO204)之間的連接狀態(tài)與在這些組件之間的非連接狀態(tài)之間進行切換。
在本實施例的情況下，由于在上述的第二實施例中對自動調(diào)諧過程的唯一修改是用GND電勢替換上述第二實施例中的低電勢Vref_L，并且用VDD電勢替換上述第二實施例中的高電勢Vref_H，而其他方面都與第二實施例的相同，因此省略了對它們的講述。
在諸如上述實施例的第三實施例中，通過僅由開關(guān)230、231和232組成的簡單結(jié)構(gòu)就可以得到參考電壓生成電路208，并且其設(shè)計也得到簡化。
由于用來生成模擬或數(shù)字格式的電勢的參考電壓生成電路108變成不是必需的，因此在尺寸上可以減少參考電壓生成電路208在半導(dǎo)體集成電路上所占的面積，并且制造成本可以更低。
進而，由于由參考電壓生成電路208提供的電勢可具有包括了GND電勢和VDD電勢這兩個值，因此即使PLL頻率合成器電路中的電源電壓(VDD)具有2.5V～5V的寬規(guī)格，本發(fā)明的電路也具有能夠在不作任何調(diào)整的情況下工作的優(yōu)點。
很明顯，本發(fā)明并不限于上述實施例，在不偏離本發(fā)明的范圍和精神的情況下，可以對其進行修正和更改。
權(quán)利要求
1.一種集成在半導(dǎo)體集成電路上的PLL頻率合成器電路，包括壓控振蕩器電路，它具有電容器、電感器以及用于使用電容器和電感器的諧振頻率進行振蕩的可變電容器元件，用于輸出可變電容器元件的振蕩頻率信號；負反饋回路電路，其構(gòu)造為包括該壓控振蕩器電路，能夠使從壓控振蕩器電路輸出的信號進行循環(huán)，并且執(zhí)行用于將信號的頻率調(diào)整到期望鎖定頻率的頻率獲取操作；調(diào)諧電路，用于執(zhí)行調(diào)諧，以便通過在頻率獲取操作之前來調(diào)節(jié)壓控振蕩器電路的電容器的電容值，使振蕩頻率接近鎖定頻率；以及參考電勢應(yīng)用電路，用于在調(diào)諧電路執(zhí)行調(diào)諧操作期間將參考電勢施加于壓控振蕩器電路的可變電容器元件。
2.如權(quán)利要求1所述的PLL頻率合成器電路，其中用作可變電容器元件的元件的特征是，其中可變電容器元件的電容特性呈線性變化的電壓范圍比由可變電容器元件的第一引腳施加到第二引腳的電壓的絕對值窄。
3.如權(quán)利要求2所述的PLL頻率合成器電路，其中使用MOS電容器來作為可變電容器元件。
4.如權(quán)利要求1所述的PLL頻率合成器電路，其中當(dāng)通過電容值的調(diào)整來切換振蕩頻率的梯度的頻率變化量為fvco_step，并且通過電壓控制的振蕩頻率的變化范圍為Δfvco時，則設(shè)置fvco_step值使得滿足以下條件fvco_step≤Δfvco/4。
5.如權(quán)利要求1所述的PLL頻率合成器電路，其中參考電壓應(yīng)用電路能夠在調(diào)諧操作期間有選擇地將兩種類型電勢之一施加于壓控振蕩器電路的可變電容器元件。
6.如權(quán)利要求5所述的PLL頻率合成器電路，其中兩種類型電勢中的每一個都為固定電勢。
7.如權(quán)利要求5所述的PLL頻率合成器電路，其中將兩種類型電勢中的每一個設(shè)置為使可變電容器元件的C-V特性飽和的值。
8.如權(quán)利要求7所述的PLL頻率合成器電路，其中將兩種類型電勢中的每一個設(shè)置為即使可變電容器元件的C-V特性因制造變化而波動也可以使可變電容器元件的C-V特性飽和的值。
9.如權(quán)利要求5所述的PLL頻率合成器電路，其中兩種類型電勢中的一個為電源電勢，另一個為接地電勢。
10.如權(quán)利要求5所述的PLL頻率合成器電路，其中調(diào)諧電路構(gòu)造為能夠執(zhí)行第一調(diào)諧操作，用于將兩種類型電勢中的一個施加于壓控振蕩器電路的可變電容器元件；以及第二調(diào)諧操作，用于將兩種類型電勢中的另一個施加于壓控振蕩器電路的可變電容器元件。
11.如權(quán)利要求1所述的PLL頻率合成器電路，其中壓控振蕩器電路具有多個電容器；并且調(diào)諧電路通過從多個電容器中選擇任何一些電容器，來對在諧振頻率的生成中所使用的電容值進行調(diào)節(jié)。
12.如權(quán)利要求10所述的PLL頻率合成器電路，其中壓控振蕩器電路具有多個電容器；調(diào)諧電路通過從多個電容器中選擇任何一些電容器，來對在諧振頻率的生成中所使用的電容值進行調(diào)節(jié)；并且通過在將施加于可變電容器元件的電勢設(shè)置為兩個電勢中的一個的狀態(tài)下所執(zhí)行的第一調(diào)諧操作中對在諧振頻率的生成中所使用的電容值進行調(diào)節(jié)，恢復(fù)出用于使振蕩頻率最接近于鎖定頻率的電容值的第一設(shè)置值。
13.如權(quán)利要求12所述的PLL頻率合成器電路，其中調(diào)諧電路通過在將施加于可變電容器元件的電勢設(shè)置為兩個電勢中的另一個的狀態(tài)下執(zhí)行的第二調(diào)諧操作中對在諧振頻率的生成中所使用的電容值進行調(diào)節(jié)，恢復(fù)出用于使振蕩頻率最接近于鎖定頻率的電容值的第二設(shè)置值。
14.如權(quán)利要求13所述的PLL頻率合成器電路，其中調(diào)諧電路執(zhí)行第三調(diào)諧操作，用于將在諧振頻率的生成中所使用的電容值設(shè)置為靠近第一和第二設(shè)置值的中點的第三設(shè)置值，并且完成調(diào)諧操作。
15.一種用于調(diào)諧PLL頻率合成器電路的振蕩頻率的方法，該電路包括壓控振蕩器電路，它具有電容器、電感器以及用于使用電容器和電感器的諧振頻率進行振蕩的可變電容器元件，用于輸出可變電容器元件的振蕩頻率信號；以及負反饋回路電路，其構(gòu)造為包括該壓控振蕩器電路，能夠使從壓控振蕩器電路輸出的信號進行循環(huán)并且執(zhí)行用于將信號的頻率調(diào)整到期望鎖定頻率的頻率獲取操作；用于PLL頻率合成器電路的頻率調(diào)諧方法，該方法包括執(zhí)行第一調(diào)諧，以便通過調(diào)節(jié)處于將兩種類型電勢中的一種施加于壓控振蕩器電路的可變電容器元件的狀態(tài)下的壓控振蕩器電路的電容器的電容值，以使振蕩頻率接近鎖定頻率；以及執(zhí)行第二調(diào)諧，以便通過調(diào)節(jié)處于將兩種類型電勢中的另一種施加于壓控振蕩器電路的可變電容器元件的狀態(tài)下的壓控振蕩器電路的電容器的電容值，以使振蕩頻率接近鎖定頻率，這些步驟是在頻率獲取操作之前執(zhí)行的。
16.如權(quán)利要求15所述的用于PLL頻率合成器電路的頻率調(diào)諧方法，進一步包括當(dāng)執(zhí)行第一調(diào)諧時恢復(fù)出用于使振蕩頻率最接近于鎖定頻率的電容值的第一設(shè)置值的步驟，以及當(dāng)執(zhí)行第二調(diào)諧時恢復(fù)出用于使振蕩頻率最接近于鎖定頻率的電容值的第二設(shè)置值的步驟。
17.如權(quán)利要求16所述的用于PLL頻率合成器電路的頻率調(diào)諧方法，其中第二調(diào)諧是通過使用第一設(shè)置值作為初始電容值來啟動的。
18.如權(quán)利要求16所述的用于PLL頻率合成器電路的頻率調(diào)諧方法，其中在頻率獲取操作之前，將在諧振頻率的生成中所使用的電容值設(shè)置為靠近第一和第二設(shè)置值的中點的第三設(shè)置值。
全文摘要
一種集成于半導(dǎo)體集成電路上的PLL頻率合成器電路，包括壓控振蕩器電路，它具有電容器、電感器以及用于使用電容器和電感器的諧振頻率進行振蕩的可變電容器元件，用于輸出可變電容器元件的振蕩頻率信號；負反饋回路電路，其構(gòu)造為包括該壓控振蕩器電路，能夠循環(huán)來自壓控振蕩器電路的信號輸出，并且執(zhí)行用于將信號的頻率調(diào)整到期望鎖定頻率的頻率獲取操作；調(diào)諧電路，用于執(zhí)行調(diào)諧，以便通過在頻率獲取操作之前來調(diào)節(jié)壓控振蕩器電路的電容器的電容值，來使振蕩頻率接近于鎖定頻率；以及參考電勢應(yīng)用電路，用于在調(diào)諧電路執(zhí)行調(diào)諧操作期間將參考電勢施加于壓控振蕩器電路的可變電容器元件。
文檔編號H03L7/183GK1677867SQ20051005621
公開日2005年10月5日 申請日期2005年3月31日 優(yōu)先權(quán)日2004年3月31日
發(fā)明者田中利幸 申請人:Nec化合物半導(dǎo)體器件株式會社