專利名稱：脈沖產(chǎn)生器和脈沖產(chǎn)生方法
技術領域：
本發(fā)明涉及一種脈沖產(chǎn)生器和脈沖產(chǎn)生方法，尤其涉及一種可調整脈寬的脈沖產(chǎn)生器和脈沖產(chǎn)生方法。
背景技術：
脈沖產(chǎn)生器已廣泛地使用在集成電路的運用產(chǎn)品中，其利用時鐘信號(clock signal)的觸發(fā)來產(chǎn)生電子脈沖信號。圖1所示為一常規(guī)的脈沖產(chǎn)生器1，其包含一延遲單元12和一NAND邏輯柵11。所述延遲單元12用以將一輸入信號Pin反相并延遲一特定內部時間(certain internal time)而形成一延遲信號 所述NAND邏輯柵11接收所述延遲信號 和所述輸入信號Pin之后，經(jīng)過NAND運算輸出一輸出信號Pout。其中位于 上方的橫線符號表示負邏輯(negative logic)運算。
所述延遲單元12的結構可以圖2(a)或圖2(b)的方式實現(xiàn)。在圖2(a)中，奇數(shù)個反相器INV彼此串接形成所述延遲單元12。在圖2(b)中，奇數(shù)組的反相器INV和電阻器R彼此串接形成另一種形式的所述延遲單元12。圖3表示所述輸入信號Pin、延遲信號 和所述輸出信號Pout的時序圖，其中所述輸出信號Pout的脈寬與所述延遲單元12中的反相器INV數(shù)目有關。因此，一旦以圖2(a)或圖2(b)實現(xiàn)的延遲單元12被使用在常規(guī)的脈沖產(chǎn)生器1時，那么所述輸出信號Pout的脈寬將固定不變。圖3也顯示常規(guī)的脈沖產(chǎn)生器1是在輸入信號Pin的升緣操作。如果需要在降緣操作，那么將圖1中的NAND邏輯柵11改為NOR邏輯柵(未圖示)即可。
另外，美國專利US6,121,803揭示一脈沖產(chǎn)生器，其根據(jù)一電壓源Vcc由0V上升到3V(或5V)并將一電源打開(power on)或重置(reset)以穩(wěn)定地產(chǎn)生脈沖信號。然而，當所述電壓源Vcc的上升斜率(slew rate)控制不好時，將導致脈沖脈寬改變。另外，將所述電壓源Vcc由0V提升(boost)到3V(或5V)時，所需的時間為數(shù)微秒(10-6秒)或更長，因此不能滿足脈沖寬度小于微秒的運用。此外，上述常規(guī)技術需要許多反相器或晶體管才能產(chǎn)生一具有預期脈寬的脈沖，然而，這樣將增加電路設計的復雜度和成本。

發(fā)明內容
本發(fā)明的主要目的為提供一種脈沖產(chǎn)生器，所述脈沖產(chǎn)生器使用較少的晶體管來產(chǎn)生具大范圍可調脈寬的脈沖信號。本發(fā)明的次要目的為提供一種脈沖產(chǎn)生器，其通過一控制信號來調整脈沖的脈寬。
為達到上述目的，本發(fā)明揭示一種脈沖產(chǎn)生器，所述脈沖產(chǎn)生器包含一CMOS反相器、一電容元件和一電阻元件。所述CMOS反相器具有兩個終端，分別連接到一電壓源和一參考電壓(例如接地)。所述電容元件和所述電阻元件并聯(lián)連接到所述CMOS反相器的輸入端，且所述CMOS反相器的輸出端產(chǎn)生復數(shù)個脈沖。一輸入信號(或稱為提升信號)利用所述電容元件耦合到所述CMOS反相器的輸入端，而存儲在所述電容元件的電荷可通過所述電阻元件釋放電荷。所述輸入信號可為一在數(shù)納秒(10-9秒)之內由0V提升到3V或5V的信號。這樣，操控所述CMOS反相器的輸入端的電壓就可用以控制所述CMOS反相器的操作，即控制所述CMOS反相器輸出端的電壓電平。脈沖的脈寬可通過控制經(jīng)由所述電容元件接收和經(jīng)由所述電阻元件放電的所述輸入信號來加以調整。所述脈沖的脈寬可調整到納秒等級的寬度。


圖1示范常規(guī)脈沖產(chǎn)生器的電路示意圖；圖2(a)和2(b)示范圖1的延遲單元的電路示意圖；圖3為常規(guī)脈沖產(chǎn)生器相關信號的時序圖；圖4為本發(fā)明的脈沖產(chǎn)生器的系統(tǒng)方框圖；
圖5為本發(fā)明的脈沖產(chǎn)生器的一實施例的電路示意圖；圖6為圖5的脈沖產(chǎn)生器的相關信號時序圖；和圖7為本發(fā)明的脈沖產(chǎn)生器的另一實施例的電路示意圖。
具體實施例方式
圖4為本發(fā)明的脈沖產(chǎn)生器2的系統(tǒng)方框圖。所述脈沖產(chǎn)生器2包含一CMOS反相器3、一電容元件4和一電阻元件5。所述CMOS反相器3包含連接到一電壓源Vcc的一第一端點31、連接到一第一參考電壓Vref1的一第二端點32和用以輸出脈沖Vout的輸出端30。所述電容元件4的一輸入端42接收一提升信號BST，其另一節(jié)點N連接到所述CMOS反相器3的輸入端。所述電阻元件5的一端點連接到所述節(jié)點N，其另一端點則連接到一第二參考電壓Vref2。因此，所述電容元件4和所述電阻元件5并聯(lián)連接到所述CMOS反相器3的輸入端。
圖5為本發(fā)明的脈沖產(chǎn)生器2的一實施例的電路示意圖。所述CMOS反相器3包含一PMOS晶體管34和一NMOS晶體管35。所述PMOS晶體管34和所述NMOS晶體管35的柵極連接到所述CMOS反相器3的輸入端，即上述兩者的柵極電氣連接到所述節(jié)點N。所述第一端點31連接一電壓源Vcc。在這一實施例中，第一參考電壓Vref1及第二參考電壓Vref2都接地；所述電容元件4采用具有電容值C的一電容器43；所述電阻元件3采用具有電阻值R的一電阻器53。所述脈沖產(chǎn)生器2在開機后的穩(wěn)定狀態(tài)下操作，即在所述電壓源Vcc已達穩(wěn)態(tài)之后操作。
圖6為圖5的脈沖產(chǎn)生器2的相關信號時序圖，其顯示輸入端42、節(jié)點N和輸出端30的電壓變化。首先，節(jié)點N的電壓Vn位于低電平且電容器43中無電荷存儲。再參看圖5，這時因為PMOS晶體管34處于導通狀態(tài)，輸出端30的電壓Vout則位于高電平且等于電壓源Vcc。參看圖6的路徑(a)，當提升信號BST的電壓由0V提升到Vcc時，通過電容器43與提升信號BST耦合的節(jié)點N的電壓Vn則上升到一特定電平，其中所述特定電平由電容器43的電容值C所決定且通常小于電壓源Vcc。如路徑(b)所示，當Vn大于NMOS晶體管35的閾值電壓(threshold voltage)時，NMOS晶體管35和PMOS晶體管34分別轉變成導通和非導通狀態(tài)，這時輸出端30將與第二端點32電氣連接。在本實施例中，第二端點32接地，因此輸出端30的電壓Vout降為低電平。之后，如路徑(c)所示，節(jié)點N的電壓Vn將通過電阻器53逐漸釋放電荷而下降。當Vn低于NMOS晶體管35的閾值電壓時，即當存儲在電容元件的電荷低于閾值電壓時，NMOS晶體管35和PMOS晶體管34分別轉變成非導通和導通狀態(tài)。因此，Vout將由低電平轉變成高電平(Vcc)，而電容器43中的電荷釋放率(dissipating rate)將決定Vout脈沖的脈寬。在本實施例中，提升信號BST被用作上升緣觸發(fā)信號。然而，提升信號BST也可實施成下降緣觸發(fā)信號。
圖7為本發(fā)明的脈沖產(chǎn)生器2的另一實施例的電路示意圖，其分別以一PMOS晶體管44和一NMOS晶體管54取代圖5的所述電容器43和所述電阻器53。所述PMOS晶體管44的源極和漏極連接到輸入端42以接收提升信號BST。所述PMOS晶體管44的柵極則連接到節(jié)點N。當所述脈沖產(chǎn)生器2在操作時，可將一大于所述NMOS晶體管54的閾值電壓的控制信號Vs施加于所述NMOS晶體管54的柵極55，以使得所述NMOS晶體管54轉變成導通狀態(tài)，以形成一條經(jīng)由所述NMOS晶體管54流通到地面的釋放電荷路徑。因此存儲在所述PMOS晶體管44的電荷可經(jīng)由釋放電荷路徑釋放到地面。在本實施例中，Vout的脈寬大小可利用控制信號Vs加以調整。當控制信號Vs愈大時，表示流經(jīng)所述NMOS晶體管54到地面的電流愈大，即節(jié)點N的電荷釋放率愈高，則Vout的脈寬將減小。此外，所述脈沖產(chǎn)生器2在操作過程中，控制信號Vs是可調整的。Vout的脈寬大小也跟所述PMOS晶體管44的電容值C′有關。當電容值C′愈大時，Vout的脈寬將愈大。另外，Vout的脈寬大小也可通過改變所述NMOS晶體管54的電阻值來調整。
在圖7的實施例中，所述PMOS晶體管44的柵極連接到節(jié)點N，因此其中所使用的晶體管型式(P型或N型)如圖7所示。然而，如果將所述PMOS晶體管44的連接端點反向，即將所述PMOS晶體管44的源極和漏極連接到節(jié)點N并將其柵極連接到輸入端42，也是可行的。只要改變其中所使用的晶體管型式即可。
本發(fā)明的脈沖產(chǎn)生器2優(yōu)于常規(guī)脈沖產(chǎn)生器1之處在于(1)在操作時，Vout的脈寬大小可以調整；和(2)所使用的晶體管數(shù)量大為減少。
本發(fā)明的技術內容和技術特點已揭示如上，然而所屬領域的技術人員仍可能基于本發(fā)明的教示和揭示而進行種種不背離本發(fā)明精神的替換和修飾。因此，本發(fā)明的保護范圍應不限于實施例所揭示的內容，而應包括各種不背離本發(fā)明的替換和修飾，并為上述權利要求書所涵蓋。
權利要求
1.一種脈沖產(chǎn)生器，其包含一金氧互補半導體(CMOS)反相器，其特征在于包含一連接電壓源的一第一端點和一連接到一第一參考電壓的第二端點；一電容元件，其接收一提升信號；和一電阻元件，其接收一第二參考電壓；其中所述電容元件和所述電阻元件并聯(lián)連接到所述COMS反相器的輸入端，且所述CMOS反相器的輸出端產(chǎn)生復數(shù)個脈沖。
2.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述第一參考電壓接地。
3.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述第二參考電壓接地。
4.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述第二參電壓為所述電壓源。
5.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述電阻元件接收一控制信號以調整所述復數(shù)個脈沖的脈寬。
6.根據(jù)權利要求5所述的脈沖產(chǎn)生器，其特征在于所述電阻元件為一MOS晶體管且其柵極接收所述控制信號。
7.根據(jù)權利要求6所述的脈沖產(chǎn)生器，其特征在于所述MOS晶體管具有一接地的源極或漏極。
8.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述電阻元件為一電阻器。
9.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述電容元件為一MOS晶體管。
10.根據(jù)權利要求9所述的脈沖產(chǎn)生器，其特征在于所述MOS晶體管的源極和漏極接收所述提升信號。
11.根據(jù)權利要求9所述的脈沖產(chǎn)生器，其特征在于所述MOS晶體管的柵極接收所述提升信號。
12.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述電容元件為一電容器。
13.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述CMOS反相器的輸入端與所述提升信號電容耦合且所述提升信號的電壓升緣或降緣寬度為納秒等級。
14.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述電壓源大于所述第一參考電壓。
15.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述電容元件透過所述電阻元件釋放電荷。
16.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述復數(shù)個脈沖的脈寬低到納秒等級。
17.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述復數(shù)個脈沖的脈寬通過改變所述電容元件的電容值或改變所述電阻元件的電阻值來調整。
18.根據(jù)權利要求1所述的脈沖產(chǎn)生器，其特征在于所述提升信號由零增加到所述電壓源。
19.一種脈沖產(chǎn)生方法，其特征在于包含下列步驟將一CMOS反相器的輸出電壓從一第一電平改變到一第二電平，其利用提升一連接到所述CMOS反相器的輸入端的電容元件的電壓；通過一連接到所述CMOS反相器的輸入端的電阻元件釋放所述電容元件中的電荷；和當存儲在所述電容元件的電荷低于一閾值時，將所述CMOS反相器的輸出電壓從所述第二電平改變到所述第一電平。
20.根據(jù)權利要求19所述的脈沖產(chǎn)生方法，其特征在于所述電容元件為一電容器或一電阻器。
21.根據(jù)權利要求19所述的脈沖產(chǎn)生方法，其特征在于所述電容元件由一提升信號充電。
22.根據(jù)權利要求19所述的脈沖產(chǎn)生方法，其特征在于所述電阻元件為一電阻器或一MOS晶體管。
23.根據(jù)權利要求19所述的脈沖產(chǎn)生方法，其特征在于進一步包含改變所述電容元件的電容值或所述電阻元件的電阻值以調整脈沖的脈寬的步驟。
24.根據(jù)權利要求19所述的脈沖產(chǎn)生方法，其特征在于所述電阻元件接收一控制信號以調整脈沖的脈寬。
全文摘要
本發(fā)明揭示一種脈沖產(chǎn)生器，其包含一金氧互補半導體CMOS反相器(Complementary Metal Oxide Semiconductor Inverter)、一電容元件和一電阻元件，其中所述CMOS反相器包含分別連接到一電壓源和一參考電壓的兩終端。所述電容元件和所述電阻元件并聯(lián)連接到所述CMOS反相器的輸入端，且所述CMOS反相器的輸出端產(chǎn)生復數(shù)個脈沖。所述電容器由一提升信號充電并經(jīng)由所述電阻元件放電到地面，從而操控所述CMOS反相器輸入端的電壓，即控制所述CMOS反相器內部的晶體管，借此可改變所述CMOS反相器的輸出端電壓。此外，脈沖的脈寬可通過所述電阻元件所接收的一控制信號來調整。本發(fā)明又揭示一脈沖產(chǎn)生方法，包含將一CMOS反相器的輸出電壓由一第一電平改變到一第二電平、釋放一電容元件中的電荷和將所述CMOS反相器的輸出電壓由所述第二電平改變到所述第一電平。
文檔編號H03K3/017GK1913350SQ20051009011
公開日2007年2月14日 申請日期2005年8月8日 優(yōu)先權日2005年8月8日
發(fā)明者吳淑芳 申請人:晶豪科技股份有限公司