專利名稱：奇數(shù)分頻的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及分頻領(lǐng)域，具體而言涉及一種提供至少一個通過對時鐘信號進行奇數(shù)分頻所獲得的輸出信號的方法和裝置。
背景技術(shù)：
在無線通信領(lǐng)域中，常常希望使用不同的頻率在同一網(wǎng)絡(luò)中進行通信。這種網(wǎng)絡(luò)的例子為無線局域網(wǎng)。
無線通信中的重要功能是頻率變換。為了這么做，常常希望利用正交編碼產(chǎn)生信號，其中以特定的相位和特定的頻率提供信號，并以相同的頻率以及與第一信號偏移特定相角(例如90度)的相位提供另一相關(guān)信號。當(dāng)在不同的頻率下提供這些類型的信號時，通常使用一個采用振蕩器形式的時鐘信號源以提供不同的頻率。然后對時鐘信號的頻率進行向下分頻，以便使其用于備用頻率(alternativefrequency)。通常，隨后利用振蕩器之后的預(yù)分頻器提供這種被向下分頻的頻率。在預(yù)分頻器之后，可以提供另一個電路，其提供同相和正交信號。
此外有利的是，提供一種電路或裝置，其既提供對頻率的分頻又提供兩種這樣的同相和正交信號。人們對這種方案很感興趣，因為這樣一來將要使用分頻的裝置的器件數(shù)量將保持在低水平，由此所述裝置的成本也將保持在低水平。
然而，一旦要對頻率進行奇數(shù)分頻，這就不是容易完成的簡單任務(wù)了，因為所用的主時鐘不具有允許提供九十度相移的分辨率。這可能是必需的，因為使用不同頻率的系統(tǒng)限定要使用僅能通過進行奇數(shù)分頻獲得的頻率。
US 2002/0171458描述了一種分頻器，其對輸入頻率進行奇數(shù)分頻并提供具有50％占空比的輸出信號。該文獻描述了如何產(chǎn)生一個信號但未提供相對于該信號的相移信號。
此外還可能有其他情形，其中希望產(chǎn)生需要比從向下分頻的信號所提供的更高的時鐘信號分辨率的信號。
因此需要一種改善的分頻方案，尤其是這樣一種方案，其能夠?qū)r鐘信號進行奇數(shù)分頻，同時提供比時鐘信號所能提供的更高的分辨率。

發(fā)明內(nèi)容
因此本發(fā)明的目的是提供一種改善的分頻方案。
根據(jù)本發(fā)明的第一方案，該目的是通過一種至少提供第一輸出信號的方法來實現(xiàn)的，該第一輸出信號具有通過對時鐘信號進行奇數(shù)分頻獲得的頻率，所述方法包括基于所述時鐘信號將數(shù)字值移位到一組鎖存器中，并且在每個鎖存器中將所述值保持預(yù)定數(shù)量的半時鐘周期，其中將所述值移位到與前一鎖存器相比延遲了時鐘信號的半個時鐘周期的后一鎖存器中，以及插入第一和第二中間信號以形成所述第一輸出信號，所述第一和第二中間信號均是通過存儲在鎖存器中的信息提供的。
根據(jù)本發(fā)明的第二方案，該目的還是通過一種至少提供第一輸出信號的裝置來實現(xiàn)的，該第一輸出信號具有通過對時鐘信號進行奇數(shù)分頻獲得的頻率，所述裝置包括一組鎖存器，基于所述時鐘信號將數(shù)字值移位到該組鎖存器中，并且設(shè)置每個鎖存器以將所述值保持預(yù)定數(shù)量的半時鐘周期，其中將所述值移位到與前一鎖存器相比延遲了時鐘信號的半個時鐘周期的后一鎖存器中，以及內(nèi)插單元，設(shè)置成插入第一和第二中間信號以形成所述第一輸出信號，所述第一和第二中間信號均是通過存儲在鎖存器中的信息提供的。
本發(fā)明的優(yōu)點在于當(dāng)對頻率進行奇數(shù)分頻時允許使用比時鐘信號所提供的分辨率更精細的分辨率。這允許針對這種向下分頻的頻率提供諸如相對于同相信號的正交信號的信號。因此可以進一步令同一裝置提供彼此具有相移的不同信號，這使得本發(fā)明進一步節(jié)省了所用器件的數(shù)量。此外容易利用簡單的器件和電路來實施本發(fā)明。
權(quán)利要求2和11涉及使用所述鎖存器組的第一和第(N+1)鎖存器提供第一和第二中間信號，其中N為被時鐘信號頻率除以的整數(shù)。這樣的優(yōu)點在于允許提供第一輸出信號作為相應(yīng)的同相信號的正交信號。
根據(jù)權(quán)利要求3，提供一個中間信號作為存儲在相應(yīng)鎖存器中的信息的翻轉(zhuǎn)。如果中間信號沒有百分之五十的占空比，這一特征允許提供百分之五十的占空比。
權(quán)利要求4和12涉及到組合第一和第二中間信號的信號邊沿。這一特征的優(yōu)點在于提供了具有比時鐘信號所允許的分辨率更為精細的分辨率的信號。
根據(jù)權(quán)利要求5，組合第一和第二中間信號的有限陡峭且部分重疊的邊沿。這一特征的優(yōu)點在于提供了利用標準器件插入中間信號的簡單方法。
權(quán)利要求6和13涉及處理第三和第四中間信號以提供第二輸出信號。該特征的優(yōu)點在于允許以時鐘信號不能處理的分辨率提供第一輸入信號作為與第二輸出信號具有相移的信號。
根據(jù)權(quán)利要求7和14，組合第三和第四中間信號的信號邊沿以提供第二輸出信號。這一特征的優(yōu)點在于從不具有百分之五十的占空比的信號中提供了百分之五十的占空比。
根據(jù)本發(fā)明的任選特征，由彼此連接的移位寄存器的鎖存器提供第三和第四中間信號。
根據(jù)權(quán)利要求8和15，所述鎖存器組中的第(N+1)/2和第((N+1)/2+1)鎖存器用于提供第二和第三中間信號，其中N為被時鐘信號頻率除以的整數(shù)。該特征的優(yōu)點在于允許以相對于第二輸出信號90度的相移提供第一輸出信號。
根據(jù)本發(fā)明的任選特征，在該組鎖存器中循環(huán)地對數(shù)字值進行移位，鎖存器的編號對應(yīng)于其在移位循環(huán)中接收數(shù)字值的順序。
根據(jù)本發(fā)明的又一任選特征，在鎖存器組中有N+1個鎖存器。
根據(jù)本發(fā)明的又一任選特征，所產(chǎn)生的輸出信號具有百分之五十的占空比。
本發(fā)明的總構(gòu)思是插入第一和第二中間信號，該第一和第二中間信號是從為了對時鐘信號頻率進行向下分頻而提供的一組鎖存器中的兩個鎖存器獲得的。因此可以提供其邊沿偏離時鐘信號的邊沿的輸出信號，并由此允許比初始時鐘信號所具有的分辨率更高的分辨率。
本發(fā)明的這些和其他方案將通過以下所描述的實施例而變得顯而易見，并且將參考這些實施例進行說明。


現(xiàn)在將參考附圖對本發(fā)明進行更加詳細的說明，其中圖1示出根據(jù)本發(fā)明的第一實施例的分頻裝置的方框示意圖，該裝置使時鐘頻率除以整數(shù)5；圖2示意性地示出在圖1的分頻裝置中提供和產(chǎn)生的信號；圖3示出在分頻裝置中執(zhí)行的根據(jù)本發(fā)明的提供輸出信號的方法的流程圖；圖4更詳細地示意性示出圖2的一些信號，以便對根據(jù)本發(fā)明的第一輸出信號的產(chǎn)生進行說明；圖5示出在圖1的分頻裝置中提供的內(nèi)插單元的例子的方框示意圖；圖6示出在圖1的分頻裝置中提供的信號邊沿復(fù)制單元(signaledge copying unit)的例子的方框示意圖；圖7示出根據(jù)本發(fā)明的第二實施例的分頻裝置的方框示意圖，該裝置使時鐘頻率除以整數(shù)3；以及圖8示出根據(jù)本發(fā)明的第三實施例的分頻裝置的方框示意圖，該裝置使時鐘頻率除以整數(shù)7。
具體實施例方式
本發(fā)明涉及提供奇數(shù)分頻。當(dāng)為不同的通信頻帶提供通信頻率時，例如為不同的無線局域網(wǎng)頻率(例如其中提供17GHz和5GHz的頻帶)提供通信頻率時，可能會對這種分頻感興趣。根據(jù)本發(fā)明，使用同一裝置來提供經(jīng)向下分頻的同相信號和正交信號，由此不需要額外的裝置來提供例如正交信號。
圖1示出根據(jù)本發(fā)明的第一實施例的分頻裝置10的方框示意圖。該分頻裝置10包括核心分頻單元11(由虛線框表示)和后處理單元13(由虛線框表示)。核心分頻單元11包括多個級聯(lián)連接的D觸發(fā)器12、14、16。每個D觸發(fā)器包括兩個D鎖存器。所有的鎖存器構(gòu)成一組鎖存器。因此該鎖存器組中的第一D觸發(fā)器12包括連接到第二鎖存器20的第一D鎖存器18，而第二觸發(fā)器14包括第三D鎖存器22和第四D鎖存器24，而第三D觸發(fā)器16包括第五D鎖存器26和第六鎖存器28。這里可以將鎖存器看作被組織為移位寄存器，通過其能夠?qū)?shù)字值進行移位。每個D鎖存器包括信號輸入D、時鐘信號輸入C1、第一信號輸出Q和第二反相信號輸出。第一鎖存器18的信號輸入D連接到或非門32的輸出，而第一鎖存器18的第一輸出Q連接到第二鎖存器20的信號輸入D并向該輸入提供輸出信號Q1。第二鎖存器20的第一輸出Q連接到第三鎖存器22的信號輸入D并向該輸入提供信號Q2，而第三鎖存器22的第一輸出Q連接到第四鎖存器24的信號輸入D并向該輸入提供信號Q3。第四鎖存器24的第一輸出Q連接到第五鎖存器26的信號輸入D并向該輸入提供信號Q4。第五鎖存器26的第一輸出Q連接到第六鎖存器28的信號輸入D并向該輸入提供信號Q5。第六鎖存器28的第一輸出Q連接到或非門32的第一輸入并向該輸入提供信號Q6，而第四鎖存器24的第一輸出Q連接到或非門32的第二輸入。此外，分頻裝置10從振蕩器(未示出)接收時鐘信號CL1，將該時鐘信號CL1直接提供給第二、第四和第六鎖存器20、24、28的時鐘輸入C1。還將時鐘信號CL1提供給反相器30，該反相器30又連接到第一、第三和第五鎖存器18、22、26的時鐘輸入C1。后處理單元13包括內(nèi)插單元34，其連接到第一鎖存器18的第二輸出以接收信號Q1的反相信號并連接到第六鎖存器28的第一輸出Q用于接收信號Q6。然后內(nèi)插單元34基于這些輸入信號提供第一輸出信號O_Q。后處理單元13還包括信號邊沿復(fù)制單元36，其連接到第三和第四鎖存器22、24的第一輸出Q以接收信號Q3和Q4并處理這些信號以提供第二輸出信號O_I。
圖2示出提供給圖1中的該組寄存器的時鐘信號CL1和信號Q1、Q2、Q3、Q4、Q5和Q6以及由內(nèi)插和信號邊沿復(fù)制單元產(chǎn)生的輸出信號O_I和O_U。圖3示出根據(jù)本發(fā)明的方法的方框示意圖。
現(xiàn)在將參考圖2所示的信號和圖3所示的流程圖來說明圖1中的裝置的工作。分頻裝置10接收以公知方式使用的時鐘信號CL1以為D鎖存器18、20、22、24、26、28提供時鐘，其中只要其C1輸入為低，D鎖存器就接收并提供在信號輸入D接收的輸入值作為輸出值Q；只要C1為高，D鎖存器從D到Q就是透明的。因此，這里，第二、第四和第六鎖存器20、24、28在時鐘信號的上升沿采用這種輸入值，而由于有反相器30，第一、第三和第五鎖存器18、22、26在時鐘信號CL1的下降沿采用輸入值。鎖存器18、20、22、24、26和28中的每一個將該值保持預(yù)訂數(shù)量的半時鐘周期并將該值移位至與前一鎖存器相比延遲半個時鐘周期的后一鎖存器。由此核心分頻單元11是一個在五種狀態(tài)間循環(huán)的狀態(tài)機，從而執(zhí)行本領(lǐng)域公知的分頻。然而，這些信號Q的占空比不是50％，從信號Q1-Q6中的每一個在兩個完整的時鐘周期內(nèi)為高而在三個完整的時鐘周期內(nèi)為低就可以看出這點。在下文中將把信號Q1的反相信號稱為第一中間信號，將信號Q6稱為第二中間信號，將信號Q3稱為第三中間信號，將信號Q4稱為第四中間信號。然后將第三和第四中間信號Q3和Q4從移位寄存器中間的鎖存器提供給信號邊沿復(fù)制單元36，步驟40，即，第三和第四鎖存器22和24。信號邊沿復(fù)制單元36繼續(xù)并組合這些信號以便提供第二輸出信號Q_I，步驟42。其通過復(fù)制信號Q3的上升沿以及信號Q4的后一下降沿并在其間提供高電平來這樣做。在其間提供的電平是第三和第四中間信號在由所述上升和下降沿所限定的間隔的大部分期間均具有的電平。通過這種方式，提供一種信號，其為具有百分之五十的占空比的同相信號且相對于時鐘信號CL1被5分頻。還從鎖存器組中的第一鎖存器18和最后的鎖存器26獲得了第一中間信號以及第二中間信號Q6，其中將這些信號提供給內(nèi)插單元34，步驟44。然后內(nèi)插單元34插入這些信號以便獲得圖2底部所示的第一輸出信號O_Q，步驟46。通過這種方式，產(chǎn)生與同相信號相關(guān)的正交信號，其相對于同相信號相移了90度，從圖2的最后兩個信號也可以明顯地看出這一點。
在下面的表1中概述了圖3的不同方法步驟。

表1現(xiàn)在通過更仔細地參考圖4來更為詳細地對如何執(zhí)行插入進行說明，圖4示出時鐘信號CL1與信號Q1和Q6，以及基于信號Q1和Q6產(chǎn)生的輸出信號O_Q。
內(nèi)插單元取得第一中間信號(Q1)并插入它和第二中間信號Q6。由此其獲得了第一中間信號和第二中間信號的上升沿并插入它們。結(jié)果，第一輸出信號O_Q信號在第一中間信號(Q1)(以虛線表示)和第二中間信號Q6(以虛線表示)的上升沿的中間接收上升沿。通過同樣的方式，對第一和第二中間信號的下降眼進行處理，即通過內(nèi)插。同樣，這里，也在第一中間信號和第二中間信號的下降沿之間提供所得信號的下降沿。在這些上升和下降沿之間，輸出信號接收到在第一和第二中間信號中都很明顯的高電平。如在圖4中也能看到的那樣，結(jié)果，在從時鐘信號CL1的邊沿偏移四分之一的時鐘周期的時間點提供第一輸出信號的信號邊沿。這實現(xiàn)了針對這種向下分頻的頻率的九十度相移。通過這種方式，于是確保與相對于第二同相輸出信號的九十度相移一起提供百分之五十的占空比。因此內(nèi)插法提高了輸出信號的時間分辨率。
在圖5中示出實施內(nèi)插單元的一種方式。這里將第一中間信號(Q1)提供給第一速率限制器48，而將第二中間信號Q6提供給第二速率限制器。將信號從這些速率限制器48、50提供給平均值計算單元，該單元確定速率限制信號的平均值。這里平均值計算單元包括加法單元52和乘法單元54，其中所述加法單元52將兩個信號加到一起而所述乘法單元54使所得的和乘以，即進行除法。然后將這樣計算的平均值提供給第一限幅器或放大器56，確保如果超過某一信號電平則該被除信號接收高電平，否則就接收低電平，該信號電平優(yōu)選為最大正常輸出信號電平的一半。速率限制器48、50確保信號不會過快地從高電平變到低電平和從低電平變到高電平，以便獲得第一和第二中間信號的有限陡峭的、部分重疊的信號邊沿。然后可以使用內(nèi)插組合它們，其中通過采取兩個信號的平均值來進行實際的內(nèi)插。利用這種實現(xiàn)，確保當(dāng)使信號彼此相加時，在時鐘脈沖的四分之一內(nèi)提供高信號電平而在時鐘脈沖的四分之一內(nèi)結(jié)束。然而應(yīng)當(dāng)意識到，圖5中的實施僅僅是很多可能實施中的一種。實際上，應(yīng)當(dāng)將圖5中的表示解釋為概念性的。因此有很多能夠執(zhí)行該內(nèi)插的其他方式。例如，同樣可以提供第一和第二中間信號作為電流。在這種情況下，可以通過互連電流產(chǎn)生節(jié)點實施內(nèi)插。通過適當(dāng)?shù)剡x擇將電流轉(zhuǎn)換為電壓的電阻器的電阻值獲得的增益。
在圖6中示出實施信號邊沿復(fù)制裝置36的一種方式。這里，提供第三速率限制58和第四速率限制器62，其中所述第三速率限制器58接收第三中間信號Q3并將其傳送到第二限幅器60，所述第四速率限制器62接收第四中間信號Q4并將其傳送到第三限幅器64。速率限制器和限幅器的工作方式與上述相同，增加它們以保持輸出信號O_I和O_Q之間的90度相位差。然后將信號提供給或門66，其對兩個信號執(zhí)行邏輯或運算并由此提供第二輸出信號O_I。這里應(yīng)當(dāng)意識到，可以提供許多種產(chǎn)生輸出信號O_I的可選方法。雖然這樣仍然需要該單元復(fù)制第三信號的上升沿和第四信號的下降沿并在它們之間提供高電平以提供輸出信號。
應(yīng)當(dāng)指出的是，可以提供沒有明確的速率限制器并且也沒有明確的限幅器或放大器的內(nèi)插單元；例如速率限制可以是鎖存器由于輸出電容而具有的寄生特性。如果在內(nèi)插單元34中沒有速率限制器，則在信號邊沿復(fù)制單元36中也不需要速率限制器。于是該后一種單元也可以不包括限幅器。
應(yīng)當(dāng)意識到，本發(fā)明不限于5分頻。圖7示出這種裝置10’的例子。這里提供核心分頻單元11′用于進行為3的整數(shù)分頻。這里與圖1中的裝置的不同之處在于，省略了第五和第六鎖存器。因此，將第四信號Q4和第二信號Q2提供給或門32。內(nèi)插單元34接收信號Q4，而信號邊沿復(fù)制單元接收信號Q2和Q3。然而，單元的操作與上述類似。
此外，可以提供更高的奇數(shù)倍的分頻，在圖8中用裝置10”表示7倍的分頻。圖8中的裝置10″與圖1中的裝置的不同之處在于，核心分頻單元11″還包括第四D觸發(fā)器68。第四D觸發(fā)器68與第三D觸發(fā)器16級聯(lián)連接并接收與第三D觸發(fā)器16相同類型的時鐘信號。這里，第四D觸發(fā)器68包括連接到第八D鎖存器路72的第七D鎖存器70，其中第七鎖存器70的信號輸入D接收信號Q6，該第七鎖存器70在其第一輸出Q上提供信號Q7，該第一輸出又連接到第八鎖存器72的信號輸入D，該第八鎖存器在其第一輸出Q上提供信號Q8。這里，或非門32接收信號Q6和Q8，而內(nèi)插單元36接收信號和Q8，即來自鎖存器組的第一和最后的鎖存器的信號，且信號邊沿復(fù)制單元36接收信號Q4和Q5，即來自鎖存器組的中間鎖存器的信號。在所有其他方面中，圖8中的裝置與圖1中的裝置以同樣的方式工作。
在希望進行奇數(shù)N分頻時提供寄存器或鎖存器的原則一般是使用一組級聯(lián)連接的的N+1個鎖存器或(N+1)/2個觸發(fā)器。這些鎖存器根據(jù)反相器的設(shè)置在(N-1)/2個時鐘周期內(nèi)提供高信號電平以及在(N+1)/2個時鐘周期內(nèi)提供低信號電平，或者反之亦然。這里內(nèi)插單元從第一和第(N+1)個鎖存器接收中間信號，并且信號邊沿復(fù)制單元從第((N+1)/2)和第((N+1)/2+1)個鎖存器接收中間信號。這里，鎖存器的編號對應(yīng)于在移位周期中它們接收移位通過鎖存器的值的順序。
以上描述了與正交信號一起提供同相信號，其中信號邊沿復(fù)制單元提供同相信號而內(nèi)插單元提供正交信號。同樣可能的是，使信號邊沿復(fù)制單元提供正交信號而內(nèi)插單元提供同相信號。還可以將本發(fā)明的教導(dǎo)用于僅生成一個輸出信號，然后由內(nèi)插單元提供該單個輸出信號。在這種情況下，不需要信號邊沿復(fù)制單元。于是可以將該單個的輸出信號看作同相信號。于是內(nèi)插單元將僅僅用于獲得50％占空比的信號。
本發(fā)明具有許多優(yōu)點。當(dāng)對頻率進行奇數(shù)分頻時本發(fā)明允許使用比時鐘信號所提供的分辨率更精細的分辨率。這允許針對這種向下分頻的頻率提供諸如相對于同相信號的正交信號的信號。因此，還可以使同一裝置提供彼此相對相移不到180度的不同信號，這使得本發(fā)明節(jié)省了所用器件的數(shù)量。本發(fā)明還容易實施?？梢酝ㄟ^僅僅向公知且必需的核心分頻單元添加內(nèi)插單元以及可能的話還添加信號邊沿復(fù)制單元來實施本發(fā)明，該額外的單元容易通過有限數(shù)量的額外器件加以實現(xiàn)。
除了已經(jīng)描述的變化之外，還可以對本發(fā)明做出幾種改變。例如，可以提供除90度之外的低于180度的其它偏移，例如偏移45度或偏移135度。如果內(nèi)插單元對速率受限的輸出信號進行加權(quán)平均而不是取兩者的平均值，則還可以實現(xiàn)其它相移，這意味著定時分辨率提高兩倍并不是極限。還要指出的是，本發(fā)明不限于在內(nèi)插中使用第一鎖存器的反相輸出信號。例如，使第(N+1)個鎖存器的輸出信號反相，而不是使第一鎖存器的輸出信號反相。還要指出的是，核心分頻單元中的或非門也可以被一個或多個不同的門(例如與非門)所替換。關(guān)鍵是使用基于移位寄存器的分頻器，其中使用信號邊沿復(fù)制單元和內(nèi)插單元產(chǎn)生50％的占空比以及同相和正交信號。
本發(fā)明可以以任何適當(dāng)?shù)男问郊右詫嵤?，包括硬件、軟件、固件或其組合。然而，優(yōu)選地，將本發(fā)明實施為硬件?？梢砸匀魏芜m當(dāng)?shù)姆绞轿锢淼亍⒐δ艿睾瓦壿嫷貙嵤┍景l(fā)明的實施例的元件和器件。實際上，該功能性可以在單個單元或多個單元中加以實施，或者可以從物理上和功能上分布在不同的單元和處理器之間。
雖然結(jié)合特定的實施例描述了本發(fā)明，但并非旨在將本發(fā)明限制在這里所述的特定形式中。相反，本發(fā)明的范圍僅由所附的權(quán)利要求書限制。在權(quán)利要求書中，術(shù)語“包括”并不排除其它元件或步驟的存在。此外，雖然逐個地列出了多個裝置、元件或方法步驟，但是可以通過例如單個單元或處理器來實現(xiàn)上述多個裝置、元件或方法步驟。此外，雖然在不同的權(quán)利要求中可以包括特有的特征，但可以將它們有利地加以組合，且包括在不同的權(quán)利要求中并不意味著特征的組合不是可行的和/或有利的。此外，單個形式并不排除多個。提到“一”、“第一”、“第二”等并不排除多個。權(quán)利要求書中所提供的參考標記僅僅是為了說明實例，不應(yīng)被理解為以任何方式限制權(quán)利要求書的范圍。
權(quán)利要求
1.一種至少提供第一輸出信號(O_Q)的方法，該第一輸出信號具有通過對時鐘信號(CL1)進行奇數(shù)分頻所獲得的頻率，所述方法包括如下步驟基于所述時鐘信號將數(shù)字值移位到一組鎖存器(18、20、22、24、26、28；18、20、22、24；18、20、22、24、26、28、70、72)中，并且在每個鎖存器中將所述值保持預(yù)定數(shù)量的半時鐘周期，其中將所述值移位到與前一鎖存器相比延遲所述時鐘信號的半個時鐘周期的后一鎖存器中，(步驟38)，以及內(nèi)插第一(Q1)和第二(Q6；Q4；Q8)中間信號以形成所述第一輸出信號，通過存儲在鎖存器(18、28；18、24；18、72)中的信息提供每一種所述中間信號，(步驟46)。
2.根據(jù)權(quán)利要求1所述的方法，其中通過從所述鎖存器組的第一鎖存器提供的第一中間信號和從所述鎖存器組的第(N+1)個鎖存器提供的第二中間信號形成所述第一輸出信號，其中N為所述時鐘信號頻率被除以的整數(shù)。
3.根據(jù)權(quán)利要求1所述的方法，其中用于內(nèi)插的信號的一個中間信號包括存儲在所述鎖存器組的相應(yīng)鎖存器中的信息的反轉(zhuǎn)，而另一個中間信號包括與存儲在所述鎖存器組的相應(yīng)鎖存器中的信息相同的信息。
4.根據(jù)權(quán)利要求1所述的方法，其中所述內(nèi)插步驟包括組合所述第一和第二中間信號的信號邊沿，使得所述第一輸出信號在與所述時鐘信號的邊沿偏移的時間點上具有邊沿。
5.根據(jù)權(quán)利要求4所述的方法，其中所述內(nèi)插步驟包括組合所述第一和第二中間信號的有限陡峭的、部分重疊的信號邊沿。
6.根據(jù)權(quán)利要求1所述的方法，還包括處理通過兩個其它鎖存器(22、24；20、22；24、26)提供的第三(Q3；Q2；Q4)和第四(Q4；Q3；Q5)中間信號的步驟，(步驟42)，以便提供頻率與所述第一輸出信號相同但相位與所述第一輸出信號不同的第二輸出信號(O_I)。
7.根據(jù)權(quán)利要求6所述的方法，其中所述處理步驟包括獲得所述第三中間信號的一種類型的邊沿和隨后的所述第四中間信號的相對類型的邊沿；以及在其間提供在由用于所述第二輸出信號的所述邊沿限定的間隔的大部分期間所述第三和第四中間信號都具有的電平。
8.根據(jù)權(quán)利要求6所述的方法，其中從所述鎖存器組中的第((N+1)/2)個鎖存器和第((N+1)/2+1)個鎖存器獲得所述第三和第四中間信號，其中N為所述時鐘信號頻率被除以的整數(shù)。
9.根據(jù)權(quán)利要求6所述的方法，其中所述第二輸出信號為同相信號，所述第一輸出信號為正交信號，或者反之亦然。
10.一種至少提供第一輸出信號(O_Q)的裝置(10；10′；10″)，該第一輸出信號具有通過對時鐘信號(CL1)進行奇數(shù)分頻獲得的頻率，所述裝置包括一組鎖存器(18、20、22、24、26、28；18、20、22、24；18、20、22、24、26、28、70、72)，基于所述時鐘信號將數(shù)字值移位到其中，并且將每個鎖存器設(shè)置成將所述值保持預(yù)定數(shù)量的半時鐘周期，其中將所述值移位到與前一鎖存器相比延遲所述時鐘信號的半個時鐘周期的后一鎖存器中，以及內(nèi)插單元(34)，設(shè)置成內(nèi)插第一(Q1)和第二(Q6；Q4；Q8)中間信號以形成所述第一輸出信號，通過存儲在鎖存器(18、28；18、24；18、72)中的信息提供每一種所述中間信號。
11.根據(jù)權(quán)利要求10所述的裝置，其中所述內(nèi)插單元連接到所述鎖存器組的第一和第(N+1)個鎖存器以形成所述第一輸出信號，其中N為所述時鐘信號頻率被除以的整數(shù)。
12.根據(jù)權(quán)利要求10所述的裝置，其中所述內(nèi)插單元設(shè)置成組合所述第一和第二中間信號的信號邊沿，使得所述第一輸出信號在與所述時鐘信號的邊沿偏移的時間點上具有邊沿。
13.根據(jù)權(quán)利要求10所述的裝置，還包括信號邊沿復(fù)制單元(36)，設(shè)置成處理通過兩個其它鎖存器(22、24；20、22；24、26)提供的第三(Q3；Q2；Q4)和第四(Q4；Q3；Q5)中間信號，以便提供頻率與所述第一信號相同但相位與所述第一輸出信號偏移的第二輸出信號(O_I)。
14.根據(jù)權(quán)利要求13所述的裝置，其中所述信號邊沿復(fù)制單元設(shè)置成獲得所述第三中間信號的一種類型的邊沿和隨后的所述第四中間信號的相對類型的邊沿，并在其間提供在由用于所述第二輸出信號的所述邊沿限定的間隔的大部分期間所述第三和第四中間信號都具有的電平。
15.根據(jù)權(quán)利要求14所述的裝置，其中所述信號邊沿復(fù)制單元連接到所述鎖存器組中的第((N+1)/2)和第((N+1)/2+1)個鎖存器，其中N為時鐘信號頻率被除以的整數(shù)。
全文摘要
本發(fā)明涉及一種用于至少提供第一輸出信號(O_Q)的方法和裝置，該第一輸出信號具有通過對時鐘信號(CL1)進行奇數(shù)分頻獲得的頻率。基于時鐘信號(CL1)將數(shù)字值移位到一組鎖存器中并在其中將所述數(shù)字值保持預(yù)定數(shù)量的半時鐘周期。將所述值移位到與前一鎖存器相比延遲時鐘信號的半個時鐘周期的后一鎖存器中。然后插入第一(Q1)和第二(Q6)中間信號以形成第一輸出信號(O_Q)，通過存儲在鎖存器中的信息提供每一種所述中間信號。因此，可以提供邊沿與時鐘信號邊沿偏移的輸出信號，從而實現(xiàn)了比初始時鐘信號所具有的分辨率更高的分辨率，特別是允許從標準奇數(shù)分頻器獲得正交輸出。
文檔編號H03K23/00GK101057404SQ200580038866
公開日2007年10月17日 申請日期2005年11月9日 優(yōu)先權(quán)日2004年11月15日
發(fā)明者雷姆科·C.·H.·范德貝克, 多米尼克斯·M.·W.·萊納爾特斯 申請人:皇家飛利浦電子股份有限公司