專利名稱：解碼裝置及解碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種解碼裝置及解碼方法，特別是涉及能夠抑制裝置的大規(guī)模化且高精度地對用低密度奇偶校驗碼(LDPC碼)編碼后的碼進行解碼的解碼裝置及解碼方法。
背景技術(shù)：
近年來，例如移動體通信、外層空間通信等通信領(lǐng)域、以及地波或衛(wèi)星數(shù)字廣播等廣播領(lǐng)域的研究有了顯著的進度，與此同時，以提高錯誤糾正編碼及解碼的效率為目的，也正積極地進行著與編碼理論相關(guān)的研究。
作為編碼性能的理論極限，已知由香農(nóng)(C.E.Shannon)的信道編碼定理提供的香農(nóng)極限。以開發(fā)表示與該香農(nóng)極限接近的性能的編碼為目的，正在進行與編碼理論相關(guān)的研究。近年來，作為表示與香農(nóng)極限接近的性能的編碼方法，例如開發(fā)了稱為并行級聯(lián)卷積碼(PCCC(Parallel Concatenated ConvolutionalCodes))、串行級聯(lián)卷積碼(SCCC(Serially ConcatenatedConvolutional Codes))等Turbo編碼(Turbo coding)的方法。另外，一方面，開發(fā)了這些Turbo碼，另一方面作為從前已知的編碼方法的低密度奇偶校驗碼(Low Density Parity Check codes)(下面稱為LDPC碼)受到關(guān)注。
LDPC碼，最初由R.G.Gallager在“R.G.Gallager，″LowDensity Parity Check Codes″，Cambridge，MassachusettsM.I.T.Press，1963”中提出，之后，在“D.J.C.M acKay，″Gooderror correcting codes based on very sparse matrices″，Submitted to IEEE Trans.Inf.Theory，IT-45，pp.399-431，1999”、“M.G.Luby，M.Mitzenmacher，M.A.Shokrollahi andD.A.Spielman，″Analysis of low density codes and improveddesigns using irregular graphs″，in Proceedings of ACMSymposium on Theory of Computing，pp.249-258，1998”等中再次被關(guān)注。
通過近年的研究可知，LDPC碼與Turbo碼等同樣，隨著加長碼長能夠得到接近香農(nóng)極限的性能。另外，由于LDPC碼具有最小距離與碼長成比例的性質(zhì)，因此作為其特征也可以例舉出如下的優(yōu)點，即模塊錯誤概率特性好，并且?guī)缀醪划a(chǎn)生在Turbo碼等的解碼特性中被觀測的錯誤層(error floor)現(xiàn)象。
下面具體說明這樣的LDPC碼。此外，LDPC碼是線性碼，不需要必須是二元，但是，在此作為二元的LDPC碼來進行說明。
LDPC碼最大的特征是定義該LDPC碼的校驗矩陣(paritycheck matrix奇偶校驗矩陣)是稀疏矩陣。在此，稀疏矩陣是矩陣的成分“1”的個數(shù)非常少的矩陣，當設(shè)為由H表示稀疏的校驗矩陣時，作為這樣的校驗矩陣H，例如如圖1所示，有各列的漢明權(quán)重(“1”的數(shù)目)是“3”、且各行的漢明權(quán)重是“6”的矩陣等。
這樣，由各行及各列的漢明權(quán)重固定的校驗矩陣H定義的LDPC碼被稱為規(guī)則LDPC碼。另一方面，由各行及各列的漢明權(quán)重不固定的校驗矩陣H定義的LDPC碼被稱為不規(guī)則LDPC碼。
根據(jù)校驗矩陣H生成生成矩陣G，并將該生成矩陣G與二元信息消息進行乘法運算而生成碼字，從而實現(xiàn)用這樣的LDPC碼進行的編碼。具體地說，用LDPC碼進行編碼的編碼裝置首先在校驗矩陣H與轉(zhuǎn)置矩陣HT之間，算出公式GHT＝0成立的生成矩陣G。在此，當生成矩陣G是k×n矩陣(k行n列的矩陣)時，校驗矩陣H是n-k行n列的矩陣。
編碼裝置對生成矩陣G乘以由k位構(gòu)成的信息消息(矢量)u，生成由n位構(gòu)成的碼字(LDPC碼)c(＝uG)。使由該編碼裝置生成的碼字c中，值是“0”的符號位映射為“+1”、值是“1”的符號位映射為“-1”而進行發(fā)送，通過規(guī)定的通信線路在接收側(cè)接收。
此外，在例如n位的碼字c是與接著k位的信息消息u而配置了n-k位的奇偶位的位串一致的系統(tǒng)碼的情況下，在n-k行n列的校驗矩陣H中，將n位的碼字c中的與k位信息消息u對應的n-k行k列的部分設(shè)為信息部，并且將與n-k位的奇偶位對應的n-k行n-k列的部分設(shè)為奇偶部時，如果奇偶部成為下三角矩陣或者上三角矩陣，則能夠使用校驗矩陣H將信息消息u編碼為LDPC碼。
即，例如如圖2所示，校驗矩陣H由信息部和下三角矩陣的奇偶部構(gòu)成，設(shè)奇偶部的下三角部分的元素全部是1時，碼字c的奇偶位的第1位成為對信息消息u中的、與校驗矩陣H信息部的第1行中為1的元素對應的位的EXOR(異或)進行運算得到的值。
另外，碼字c的奇偶位的第2位成為對信息消息u中的、與校驗矩陣H信息部的第2行為1的元素對應的位和奇偶位的第1位的EXOR進行運算得到的值。
并且，碼字c的奇偶位的第3位成為對信息消息u中的、與校驗矩陣H信息部的第3行中為1的元素對應的位和奇偶位的第1及第2位的EXOR進行運算得到的值。
下面同樣，碼字c的奇偶位的第i位成為對信息消息u中的、與校驗矩陣H信息部的第i行中為1的元素對應的位和奇偶位的第1至i-1位的EXOR進行運算得到的值。
由此，求出n-k位的奇偶位，接著k位的信息消息u進行配置，從而能夠得到n位的碼字c。
另一方面，能夠通過Gallager提出的稱為概率解碼(ProbabilisticDecoding)的算法進行LDP C碼的解碼，該算法是基于由變量節(jié)點(variable node(也稱為消息節(jié)點(message node)))、和校驗節(jié)點(check node)構(gòu)成的、Tanner圖(Tanner graph)上的置信傳播(belief propagation)的消息傳遞算法。在此，下面適當將變量節(jié)點和校驗節(jié)點簡稱為節(jié)點。
然而，在概率解碼中，在各節(jié)點之間交接的消息是實數(shù)值，因此，為了解析性地進行解出，需要追蹤取得連續(xù)值的消息的概率分布本身，需要進行非常困難的解析。因此，Gallager作為LDPC碼的解碼算法，提出了算法A或算法B。
LDPC碼的解碼通常按照如圖3所示的順序進行。此外，在此將LDPC碼(碼字c的)接收值設(shè)為U0，將從校驗節(jié)點輸出的消息(下面，適當?shù)匾卜Q為校驗節(jié)點消息)設(shè)為uj，將從變量節(jié)點輸出的消息(下面，適當?shù)匾卜Q為變量節(jié)點消息)設(shè)為vi。另外，消息是由對數(shù)似然比(log likelihood ratio)表現(xiàn)與“0”的相似度的實數(shù)值。并且，設(shè)將接收值U0的與“0”的相似度的對數(shù)似然比表示為接收數(shù)據(jù)u0i。
首先，在LDPC碼的解碼中，如圖3所示，在步驟S11中接收接收值U0(接收數(shù)據(jù)u0i)，消息uj被初始化為“0”，并且，取作為重復處理的計數(shù)器的整數(shù)的變量k被初始化為“0”，進入到步驟S12。在步驟S12中，基于接收數(shù)據(jù)u0i，通過進行式(1)所示的運算求出變量節(jié)點消息vi，并且基于該變量節(jié)點消息vi，通過進行式(2)所示的運算求出校驗節(jié)點消息uj。
式1vi=u0i+Σj=1dv-1uj...(1)]]>式2tanh(uj2)=Πi=1dc-1tanh(vi2)...(2)]]>在此，式(1)和式(2)中的dv和dc分別是表示校驗矩陣H的縱方向(行方向)和橫方向(列方向)的“1”的個數(shù)的、可任意選擇的參數(shù)，例如在(3，6)碼的情況下，為dv＝3、dc＝6。
此外，在式(1)或者(2)的運算中不將分別從想輸出消息的邊(edge)輸入的消息作為和或者積運算的參數(shù)使用，因此，和或者積運算的范圍為1至dv-1或者1至dc-1。另外，實際上預先制作由兩個輸入v1、v2對一個輸出定義的式(3)所示的函數(shù)R(v1，v2)的表，通過如式(4)所示連續(xù)地(遞歸地)使用它來進行式(2)所示的運算。
式3X＝2tanh-1{tanh(v1/2)tanh(v2/2)}＝R(v1，v2)…(3)式4uj=R(v1,R(v2,R(v3,···R(vdc-2,vdc-1))))...(4)]]>在步驟S12中，進而變量k只增加“1”，并進入步驟S13。在步驟S13中，判斷變量k是否大于或等于規(guī)定的重復解碼次數(shù)N。在步驟S13中，當判斷為變量k小于N時，返回到步驟S12，下面重復同樣的處理。
另外，在步驟S13中，當判斷為變量k大于或等于N時，進入步驟S14，通過進行式(5)所示的運算，求出作為最終輸出的解碼結(jié)果的消息v并輸出，結(jié)束LDPC碼的解碼處理。
式5v=u0i+Σj=1dvuj...(5)]]>在此，與式(1)的運算不同，使用來自連接在變量節(jié)點上的所有邊的消息來進行式(5)的運算。
例如在(3，6)碼的情況下，如圖4所示，這樣的LDPC碼的解碼在各節(jié)點之間進行消息的交換。此外，在圖4中的由“＝”表示的節(jié)點(變量節(jié)點)上進行式(1)所示的運算，在由“+’’表示的節(jié)點(校驗節(jié)點)上進行式(2)所示的運算。特別是在算法A中，將消息二元化，在由“+”表示的節(jié)點上進行輸入到該節(jié)點的dc-1個消息的異或運算，在由“＝”表示的節(jié)點上，當輸入到該節(jié)點的dv-1個消息全部是不同的位值時，對接收數(shù)據(jù)R(u0i)將碼進行翻轉(zhuǎn)并輸出。
另外，另一方面，近年來還進行了與LDPC碼的解碼的安裝法相關(guān)的研究。在敘述安裝方法之前，首先示意性地說明LDPC碼的解碼。
圖5是(3，6)LDPC碼(編碼率1/2、碼長12)的校驗矩陣(paritycheck matrix)的例子。如圖6所示，能夠使用Tanner圖示出LDPC碼的校驗矩陣H。在此，在圖6中由“+”表示的是校驗節(jié)點，由“＝”表示的是變量節(jié)點。校驗節(jié)點和變量節(jié)點分別與校驗矩陣H的行和列對應。校驗節(jié)點和變量節(jié)點之間的連接線是邊(edge)，相當于校驗矩陣的“1”。即，當校驗矩陣H的第j行第i列的成分是1時，在圖6中從上開始第i個變量節(jié)點(“＝”的節(jié)點)、和從上開始第j個校驗節(jié)點(“+”的節(jié)點)通過邊被連接。邊表示與變量節(jié)點對應的LDPC碼的位具有與校驗節(jié)點對應的限制條件。此外，圖6成為圖5的校驗矩陣H的Tanner圖。
作為LDPC碼的解碼方法的和乘積算法(Sum Product Algorithm)，重復進行變量節(jié)點的運算和校驗節(jié)點的運算。
如圖7所示，在變量節(jié)點上進行式(1)的運算。即，在圖7中，使用來自連接在變量節(jié)點上的剩余邊的校驗節(jié)點消息u1及u2、和接收信息u0i，計算與想要計算的邊對應的變量節(jié)點消息vi。與其他邊對應的變量節(jié)點消息也同樣計算。
在說明校驗節(jié)點的運算之前，使用式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的關(guān)系，將式(2)改寫成如式(6)所示。但是，當x≥0時sign(x)是1、當x＜0時sign(x)是-1。
式6
uj=2tanh-1(Πi=1dc-1tanh(vi2))]]>=2tanh-1[exp{Σi=1dc-1ln(|tanh(vi2)|)}×Πi=1dc-1sign(tanh(vi2))]]]>=2tanh-1[exp{-(Σi=1dc-1-ln(tanh(|vi|2)))}]×Πi=1dc-1sign(vi)...(6)]]>并且，對于x≥0，將非線性的函數(shù)(非線性函數(shù))φ(x)定義為式φ(x)＝ln(tanh(x/2))時(ln()是自然對數(shù)函數(shù))，該非線性函數(shù)φ(x)的逆函數(shù)φ-1(x)由式φ-1(x)＝2tanh-1(e-x)表示，因此，式(6)能夠?qū)懗扇缡?7)所示。
式7uj=φ-1(Σi=1dc-1φ(|vj|))×Πi=1dc-1sign(vi)...(7)]]>如圖8所示，在校驗節(jié)點上進行式(7)的運算。即，在圖8中，使用來自連接在校驗節(jié)點上的剩余邊的變量消息v1、v2、v3、v4、v5，計算與想要計算的邊對應的校驗節(jié)點消息uj。與其他邊對應的校驗節(jié)點消息也同樣計算。
此外，函數(shù)φ(x)也能夠表示為φ(x)＝ln((ex+1)/(ex-1))，對于x＞0是φ(x)＝φ-1(x)。將函數(shù)φ(x)及φ-1(x)安裝到硬件上時，有使用LUT(Look Up Table查詢表)安裝的情況，但是兩者都變成相同的LUT。
另外，LDPC碼的解碼方法除了和乘積算法之外，例如也被稱為置信傳播(Belief Propagation)等，但無論何種情況，進行的運算內(nèi)容都相同。
作為向解碼裝置安裝和乘積算法的例子，說明通過逐一依次進行各節(jié)點運算來進行解碼時(full serial decoding完全串行解碼)的安裝法。
此外，將和乘積算法安裝到硬件上時，需要以適當?shù)碾娐芬?guī)模和動作頻率重復進行由式(1)表示的變量節(jié)點運算及由式(7)表示的校驗節(jié)點運算。
另外，在此假設(shè)例如對由圖9的36(行)×108(列)的校驗矩陣H表現(xiàn)的碼(編碼率2/3、碼長108)進行解碼。圖9的校驗矩陣H的1的數(shù)是323，因而，在該Tanner圖中，邊的個數(shù)是323個。在此，在圖9的校驗矩陣中由“.”表示0。
圖10示出了進行一次LDPC碼的解碼的解碼裝置的結(jié)構(gòu)例。
在圖10的解碼裝置中，按其動作的每1時鐘(clock)計算與一個邊對應的消息。
即，圖10的解碼裝置由兩個邊用存儲器100及102、一個校驗節(jié)點計算器101、一個變量節(jié)點計算器103、一個接收用存儲器104、一個控制部105構(gòu)成。
在圖10的解碼裝置中，從邊用存儲器100或者102逐一地讀出消息，并利用該消息計算與期望的邊對應的消息。并且，由該計算求出的消息被逐一地保存到后級的邊用存儲器102或者100中。當進行重復解碼時，按縱列連接多個進行該一次解碼的圖10的解碼裝置、或者重復使用圖10的解碼裝置，從而實現(xiàn)重復解碼。此外，在此例如假設(shè)連接有多個圖10的解碼裝置。
邊用存儲器100按照后級的校驗節(jié)點計算器101讀出的順序，保存由前級的解碼裝置(未圖示)的變量節(jié)點計算器103提供的消息(變量節(jié)點消息)D100。并且，在校驗節(jié)點計算的階段，邊用存儲器100按照保存的順序，將消息D100作為消息D101提供給校驗節(jié)點計算器101。
校驗節(jié)點計算器101根據(jù)由控制部105提供的控制信號D106，使用由邊用存儲器100提供的消息D101(變量節(jié)點消息vi)，按照式(7)進行運算(校驗節(jié)點運算)，將由該運算求出的消息D102(校驗節(jié)點消息uj)提供給后級的邊用存儲器102。
邊用存儲器102按照后級的變量節(jié)點計算器103讀出的順序，保存由前級的校驗節(jié)點計算器101提供的消息D102。并且，在變量節(jié)點計算的階段，邊用存儲器102按照存儲的順序，將消息D102作為消息D103提供給變量節(jié)點計算器103。
而且，從控制部105將控制信號D107提供給變量節(jié)點計算器103，并且，從接收用存儲器104提供接收數(shù)據(jù)D104。變量節(jié)點計算器103根據(jù)控制信號D107，使用由邊用存儲器102提供的消息D103(校驗節(jié)點消息uj)和由接收用存儲器104提供的接收數(shù)據(jù)D104(接收數(shù)據(jù)u0i)，按照式(1)進行運算(變量節(jié)點運算)，將其運算的結(jié)果得到的消息D105(變量節(jié)點消息vi)提供給未圖示的后級解碼裝置的邊用存儲器100。
在接收用存儲器104中保存LDPC碼的接收數(shù)據(jù)u0i?？刂撇?05將控制校驗節(jié)點運算的控制信號D106、和控制變量節(jié)點運算的控制信號D107，分別提供給校驗節(jié)點計算器101和變量節(jié)點計算器103。在邊用存儲器100中保存全部邊的消息時，控制部105將控制信號D106提供給校驗節(jié)點計算器101，在邊用存儲器102中保存全部邊的消息時，將控制信號D107提供給變量節(jié)點計算器103。
圖11示出了逐一地進行校驗節(jié)點運算的圖10的校驗節(jié)點計算器101的結(jié)構(gòu)例。
此外，在圖11中，假設(shè)各消息包括符號位(表示正負的位)總計被量化為6位(bit)，表示校驗節(jié)點計算器101。即，消息由6位量化值表示，該6位量化值被分配為平均地分割成能夠由帶符號位的6位表示規(guī)定的數(shù)值范圍的64個值的各數(shù)值。
另外，在圖11中，進行由圖9的校驗矩陣H表示的LDPC碼的校驗節(jié)點運算。并且，圖11的校驗節(jié)點運算器101被提供時鐘ck，該時鐘ck被提供給需要的模塊。并且，各模塊與時鐘ck同步進行處理。
圖11的校驗節(jié)點計算器101根據(jù)由控制部105提供的、例如1位控制信號D106，使用從邊用存儲器100逐一讀入的消息D101(變量節(jié)點消息vi)，按照式(7)進行運算。
即，在校驗節(jié)點計算器101中，逐一地讀入來自與校驗矩陣H的各列對應的變量節(jié)點的6位消息D101(變量節(jié)點消息vi)，作為其下位5位的絕對值D122(|vi|)被提供給LUT121，作為其最上位的符號位D121被提供給EXOR電路129和FIFO(First In First Out先進先出)存儲器133。另外，由控制部105向校驗節(jié)點計算器101提供控制信號D106，該控制信號D106被提供給選擇器124和選擇器131。
LUT121讀出對絕對值D122(|vi|)進行了式(7)的非線性函數(shù)φ(|vi|)運算的5位運算結(jié)果D123(φ(|vi|))，提供給運算器122和FIFO存儲器127。
運算器122通過將運算結(jié)果D123(φ(|vi|))和保存在寄存器123中的9位的值D124進行加法運算，累加運算結(jié)果D123，并將其結(jié)果得到的9位累加值重新保存到寄存器123中，此外，對來自校驗矩陣H的一行中的全部邊的消息D101的絕對值D122(|vi|)的運算結(jié)果D123進行了累加時，寄存器123被復位。
在此，在運算器122及寄存器123中，由LUT121提供的5位運算結(jié)果D123(φ(|vi|))，最大只累加與FIFO存儲器127中的最大延遲次數(shù)相等的次數(shù)、即與校驗矩陣H的行的最大權(quán)重相等的次數(shù)?，F(xiàn)在，圖9的校驗矩陣H的行的最大權(quán)重是9，因而，在運算器122及寄存器123中，5位運算結(jié)果D123(φ(|vi|))最大被累加9次(進行9個5位值的累加)。因此，在運算器122的輸出之后，為了能夠表示對5位值進行9次累加得到的值，量化位數(shù)為比LUT121輸出的5位的運算結(jié)果D123(φ(|vi|))僅多4位(能夠表示9(次)的最小位數(shù))的9位。
當逐一地讀入校驗矩陣一行的消息D101(變量節(jié)點消息vi)，在寄存器123中保存了累加一行部分的運算結(jié)果D123得到的累加值時，由控制部105提供的控制信號D106從0變化到1。例如，當行的權(quán)重(row weight)是“9”時，控制信號D106從第1到第8時鐘為止為“0”，在第9時鐘為“1”。
當控制信號D106是“1”時，選擇器124選擇保存在寄存器123中的值、即選擇從來自校驗矩陣H一行的全部邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)被累加得到的9位的值D124(從i＝1到i＝dc為止的∑φ(|vi|))，作為值D125輸出到寄存器125并保存。寄存器125將保存的值D125作為9位的值D126提供給選擇器124和運算器126。當控制信號D106是“0”時，選擇器124選擇由寄存器125提供的值D126，輸出到寄存器125并重新保存。即，寄存器125將前次累加得到的φ(|vi|)提供給選擇器124和運算器126，直到從來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)被累加為止。
另一方面，F(xiàn)IFO存儲器127，在從寄存器125輸出新的值D126(從i＝1到i＝dc為止的∑φ(|vi|))為止的期間，延遲LUT121輸出的5位的運算結(jié)果D123(φ(|vi|))，作為5位的值D127提供給運算器126。運算器126從由寄存器125提供的值D126減去由FIFO存儲器127提供的值D127，并將該減法運算結(jié)果作為5位的減法運算值D128提供給LUT128。即，運算器126從由來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)的累加值，減去由來自想求出校驗節(jié)點消息uj的邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)，將該減法運算值(從i＝1到i＝dc-1為止的∑φ(|vi|))作為減法運算值D128提供給LUT128。
此外，運算器126從由寄存器125提供的9位的值D126減去由FIFO存儲器127提供的5位的值D127，因此，其減法運算結(jié)果最大能夠為9位，但輸出5位的減法運算值D128。為此，無法由5位表示從由寄存器125提供的9位的值D126減去由FIFO存儲器127提供的5位的值D127的減法運算結(jié)果時，也就是說，當減法運算結(jié)果超過可由5位表示的最大值(31(在二進制數(shù)中是11111))時，運算器126將減法運算結(jié)果截取為能夠由5位表示的最大值，輸出5位的減法運算值D128。
LUT128輸出對減法運算值D128(從i＝1到i＝dc-1為止的∑φ(|vi|))進行了式(7)的逆函數(shù)φ-1(∑φ(|vi|))運算的5位的運算結(jié)果D129(φ-1(∑φ(|vi|)))。
與以上處理并行，通過運算保存在寄存器13O中的1位的值D131和符號位D121的異或，EXOR電路129進行符號位之間的乘法運算，將1位的乘法運算結(jié)果D130重新保存到寄存器130。此外，當來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)的符號位D121被進行了乘法運算時，寄存器130被復位。
當來自校驗矩陣H的一行的全部邊的消息D101的符號位D121被進行乘法運算得到的乘法運算結(jié)果D130(從i＝1到i＝dc為止的∏sign(vi))被保存在寄存器130中時，由控制部105提供的控制信號D106從“0”變化到“1”。
當控制信號D106是“1”時，寄存器131選擇保存在寄存器130中的值、即選擇來自校驗矩陣H的一行的全部邊的消息D101的符號位D121被進行乘法運算得到的值D131(從i＝1到i＝dc為止的∏sign(vi))，作為1位的值D132輸出到寄存器132中并保存。寄存器132將保存的值D132作為1位的值D133提供給選擇器131和EXOR電路134。當控制信號D106是“0”時，選擇器131選擇由寄存器132提供的值D133，輸出到寄存器132重新保存。即，寄存器132將前次保存的值提供給選擇器131和EXOR電路134，直到來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)的符號位D121被進行乘法運算為止。
另一方面，在從寄存器132將新的值D133(從i＝1到i＝dc為止的∏sign(vi))提供給EXOR電路134為止的期間，F(xiàn)IFO存儲器133將符號位D121進行延遲，作為1位的值D134提供給EXOR電路134。通過運算由寄存器132提供的值D133、和由FIFO存儲器133提供的值D134的異或，EXOR電路134將值D133除以值D134，作為除法運算值D135輸出1位的除法運算結(jié)果。即，EXOR電路134將來自校驗矩陣H的一行的全部邊的消息D101的符號位D121(sign(|vi|))的乘法運算值，除以來自想要求出校驗節(jié)點消息uj的邊的消息D101的符號位D121(sign(|vi|))，作為除法運算值D135輸出該除法運算值(從i＝1到i＝dc-1為止的∏sign(|vi|))。
在校驗節(jié)點計算器101中，作為消息D102(校驗節(jié)點消息uj)輸出將從LUT128輸出的5位的運算結(jié)果D129設(shè)為下位5位、并且將從EXOR電路134輸出的1位的除法運算值D135設(shè)為最上位的位(符號位)的總共6位。
如上所述，在校驗節(jié)點計算器101中進行式(7)的運算，求出校驗節(jié)點消息uj。
此外，圖9的校驗矩陣H的行的權(quán)重最大是9、即提供給校驗節(jié)點的變量節(jié)點消息vi的最大個數(shù)是9，因此，校驗節(jié)點計算器101具有使9個變量節(jié)點消息vi的非線性函數(shù)的運算結(jié)果(φ(|vi|))延遲的FIFO存儲器127和FIFO存儲器133。當計算行的權(quán)重不到9的行的校驗節(jié)點消息uj時，F(xiàn)IFO存儲器127和FIFO存儲器133中的延遲量被削減到該行的權(quán)重。
圖12示出了逐一地進行變量節(jié)點運算的圖10的變量節(jié)點計算器103的結(jié)構(gòu)例。
此外，在圖12中也與圖11同樣，假設(shè)各消息包括符號位被量化為總共6位(bit)，表示變量節(jié)點計算器103。并且，在圖12中，也進行由圖9的校驗矩陣H表示的LDPC碼的變量節(jié)點運算。另外，對圖12的變量節(jié)點計算器103提供時鐘ck，時鐘ck被提供給需要的模塊。并且，各模塊與時鐘ck同步進行處理。
圖12的變量節(jié)點計算器103根據(jù)由控制部105提供的例如1位的控制信號D107，利用從邊用存儲器102逐一讀入的消息D103、和從接收用存儲器104讀入的接收數(shù)據(jù)D104(u0i)，按照式(1)進行運算(變量節(jié)點運算)。
即，在變量節(jié)點計算器103中逐一地讀入來自與校驗矩陣H的各行對應的校驗節(jié)點的6位的消息D103(校驗節(jié)點消息uj)，該消息D103被提供給運算器151和FIFO存儲器155。另外，在變量節(jié)點計算器103中，從接收用存儲器104逐一地讀入6位的接收數(shù)據(jù)D104(u0i)，提供給運算器156。并且，在變量節(jié)點計算器103中，由控制部105提供控制信號D107，該控制信號D107被提供給選擇器153。
運算器151通過對6位的消息D103(校驗節(jié)點消息uj)和保存在寄存器152中的9位的值D151進行加法運算，累加6位的消息D103，并將其結(jié)果得到的9位的累加值重新保存到寄存器152。此外，當來自校驗矩陣H的一行的全部邊的消息D103被進行了累加時，寄存器152被復位。
在此，在運算器151及寄存器152中，6位的消息D103最大只被累加與FIFO存儲器155中的最大的延遲次數(shù)相等的次數(shù)、即與校驗矩陣H的列的最大權(quán)重相等的次數(shù)?，F(xiàn)在，圖9的校驗矩陣H的列的最大權(quán)重是5，因而，在運算器151及寄存器152中，6位的消息D103最大被累加5次(進行5個6位值的累加)。因此，在運算器151的輸出之后，為了能夠表示將6位的值累加5次得到的值，量化位數(shù)為比6位的消息D103只多3位(能夠表示5(次)的最小位數(shù))的9位。
當逐一地讀入校驗矩陣H的一列的消息D103，在寄存器152中保存了一列部分的消息D103被累加得到的值時，由控制部105提供的控制信號D107從“0”變化到“1”。例如，當列的權(quán)重是“5”時，控制信號D107在從第1到第4時鐘為“0”，在第五時鐘為“1”。
當控制信號D107是“1”時，選擇器153選擇保存在寄存器152中的值、即選擇來自校驗矩陣H的一列的全部邊的消息D103(校驗節(jié)點消息uj)被累加得到的9位的值D151(從j＝1到dv為止的∑uj)，輸出到寄存器154并保存。寄存器154將保存的值D151作為9位的值D152提供給選擇器153和運算器156。當控制信號D107是“0”時，選擇器153選擇由寄存器154提供的值D152，輸出到寄存器154并重新保存。即，寄存器154將前次累加得到的值提供給選擇器153和運算器156，直到來自校驗矩陣H的一列的全部邊的消息D103(校驗節(jié)點消息uj)被累加為止。
另一方面，在從寄存器154輸出新的值D152(從j＝1到dv為止的∑uj)為止的期間，F(xiàn)IFO存儲器155延遲來自校驗節(jié)點的消息D103，作為6位的值D153提供給運算器156。運算器156從由寄存器154提供的值D152減去由FIFO存儲器155提供的值D153。即，運算器156從來自校驗矩陣H的一列的全部邊的消息D103(校驗節(jié)點消息uj)的累加值，減去來自想要求出變量節(jié)點消息vi的邊的校驗節(jié)點消息uj，求出其減法運算值(從j＝1到dv-1為止的∑uj)。并且，在運算器156中將該減法運算值(從j＝1到dv-1為止的∑uj)與由接收用存儲器104提供的接收數(shù)據(jù)D104(u0i)進行加法運算，將其結(jié)果得到的6位的值作為消息D105(變量節(jié)點消息vi)輸出。
如上所述，在變量節(jié)點計算器103中進行式(1)的運算，求出變量節(jié)點消息vi。
此外，圖9的校驗矩陣H的列的權(quán)重最大是5、即提供給變量節(jié)點的校驗節(jié)點消息uj的最大個數(shù)是5，因此，變量節(jié)點計算器103具有使5個校驗節(jié)點消息uj延遲的FIFO存儲器155。當對列的權(quán)重不到5的列的變量節(jié)點消息vi進行計算時，F(xiàn)IFO存儲器155中的延遲量減少到該列的權(quán)重。
另外，運算器156進行從由寄存器154提供的9位的值D152減去由FIFO存儲器155提供的6位的值D153、并且將由該減法運算得到的值與由接收用存儲器104提供的6位的接收數(shù)據(jù)D104相加的運算，因此，其運算結(jié)果有時不到能夠由6位的消息D105表示的最小值、或者超過最大值。當運算結(jié)果不到能夠由6位的消息D105表示的最小值時，運算器156截取為該最小值，當運算結(jié)果超過能夠由6位的消息D105表示的最大值時，截取為該最大值。
在圖10的解碼裝置中，按照校驗矩陣H的權(quán)重，由控制部105提供控制信號。根據(jù)圖10的解碼裝置，只要邊用存儲器100和102、以及校驗節(jié)點計算器101和變量節(jié)點計算器103的FIFO存儲器127、133、155的容量足夠，就能夠通過只改變控制信號對各種校驗矩陣H的LDPC碼進行解碼。
此外，雖未圖示，但是在圖10的解碼裝置中，在解碼的最終階段，代替式(1)的變量節(jié)點運算進行式(5)的運算，該運算結(jié)果作為最終的解碼結(jié)果被輸出。
當重復使用圖10的解碼裝置對LDPC碼進行解碼時，交替地進行校驗節(jié)點運算和變量節(jié)點運算。即，在圖10的解碼裝置中，使用校驗節(jié)點計算器101的校驗節(jié)點運算的結(jié)果，由變量節(jié)點計算器103進行變量節(jié)點運算，使用變量節(jié)點計算器103的變量節(jié)點運算的結(jié)果，由校驗節(jié)點計算器101進行校驗節(jié)點運算。
此外，在圖10中，作為解碼裝置安裝的例子，是通過逐一地依次進行各節(jié)點的運算來進行LDPC碼的解碼(full serialdecoding完全串行解碼)的解碼裝置，但是除此之外，還提出了通過同時進行所有節(jié)點的運算來進行解碼(full paralleldecoding完全并行解碼)的解碼裝置(非專利文獻1)、不是一個也不是全部、而是同時進行一定數(shù)量的節(jié)點運算(partly paralleldecoding部分并行解碼)的解碼裝置(非專利文獻2)。
但是，例如在圖10的解碼裝置中，作為存儲接收數(shù)據(jù)D104的接收用存儲器104的存儲容量，至少需要與LDPC碼的碼長和表示接收數(shù)據(jù)D104的量化值的位數(shù)(量化位數(shù))的乘法運算值相應的位數(shù)。另外，作為存儲消息的邊用存儲器100、102的存儲容量，至少需要與邊的總數(shù)(全邊數(shù))和表示消息的量化值的位數(shù)(量化位數(shù))的乘法運算值相應的位數(shù)。
因而，如上所述，當碼長是108、表示消息(包含接收數(shù)據(jù)D104)的量化值的位數(shù)是6位、邊數(shù)是323時，需要存儲容量至少為648(＝108×6)位的接收用存儲器104、和存儲容量至少為1938(＝323×6)位的邊用存儲器100及102。
此外，在此為了簡化說明，將碼長設(shè)為108，但是現(xiàn)實中作為LDPC碼的碼長，采用數(shù)千左右。
另一方面，為了提高LDPC碼的解碼的精度，簡單地作為表示包含接收數(shù)據(jù)D104的消息的量化值，需要采用一定程度的位數(shù)的量化值。
然而，如上所述，邊用存儲器100和102、以及接收用存儲器104的存儲容量與表示消息的量化值的位數(shù)成比例，因此，當由位數(shù)多的量化值表示消息時，作為構(gòu)成解碼裝置的存儲器需要容量大的存儲器，裝置的規(guī)模被大型化。
非專利文獻1C.Howland and A.Blanksby，″ParallelDecoding Architectures for Low Density Parity Check Codes″，Symposium on Circuits and Systems，2001非專利文獻2E.Yeo，P.Pakzad，B.Nikolic and V.Anantharam，″VLSI Architectures for iterative Decoders inMagnetic Recording Channels″，IEEE Transactions onMagnetics，Vol.37，No.2，March 2001發(fā)明內(nèi)容本發(fā)明是鑒于這種狀況完成的，其能夠抑制裝置的大規(guī)?；腋呔鹊剡M行LDPC碼的解碼。
本發(fā)明的特征在于，包含第1變換部/第1變換步驟，將分配為數(shù)值的第1量化值，變換為表示比第1量化值精度高的數(shù)值的第2量化值；第2變換部/第2變換步驟，將第2量化值變換為第1量化值，在第1及第2運算部中，在作為用于LDPC碼的解碼的校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算非線性函數(shù)后到運算逆函數(shù)為止的處理中，使用第2量化值，在其他處理中使用第1量化值。
在本發(fā)明中，第1量化值被變換為第2量化值，另一方面，第2量化值被變換為第1量化值。并且，在作為用于LDPC碼的解碼的校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算非線性函數(shù)后到運算逆函數(shù)為止的處理中，使用表示比第1量化值精度高的數(shù)值的第2量化值，在其他處理中使用第1量化值。
在本發(fā)明中，一種解碼裝置，是LDPC(低密度奇偶校驗)碼的解碼裝置，其特征在于，具備第1運算部，進行用于前述LDPC碼的解碼的校驗節(jié)點運算，前述校驗節(jié)點運算包含非線性函數(shù)的運算及前述非線性函數(shù)的逆函數(shù)的運算；第2運算部，進行用于前述LDPC碼的解碼的變量節(jié)點運算，前述第1運算部具有第1變換部，將分配為數(shù)值的第1量化值，變換為表示比前述第1量化值精度高的數(shù)值的第2量化值；第2變換部，將前述第2量化值變換為前述第1量化值，前述第1及第2運算部，在作為前述校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算前述非線性函數(shù)后到運算前述逆函數(shù)前為止的處理中，使用前述第2量化值，在其他處理中，使用前述第1量化值。
在本發(fā)明中，一種解碼方法，是LDPC碼的解碼裝置的解碼方法，該解碼裝置具備第1運算部，進行用于前述LDPC碼的解碼的校驗節(jié)點的校驗節(jié)點運算，前述校驗節(jié)點運算包含非線性函數(shù)的運算及前述非線性函數(shù)的逆函數(shù)的運算；第2運算部，進行用于前述LDPC碼的解碼的變量節(jié)點的變量節(jié)點運算，其特征在于，包含第1變換步驟，將分配為數(shù)值的第1量化值，變換為表示比前述第1量化值精度高的數(shù)值的第2量化值；第2變換步驟，將前述第2量化值變換為前述第1量化值，在前述第1及第2運算部中，在作為前述校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算前述非線性函數(shù)后到運算前述逆函數(shù)為止的處理中，使用前述第2量化值，在其他處理中，使用前述第1量化值。
根據(jù)本發(fā)明，能夠抑制裝置的大規(guī)?；腋呔鹊剡M行LDPC碼的解碼。


圖1是說明LDPC碼的校驗矩陣H的圖。
圖2是表示奇偶部為下三角矩陣的校驗矩陣H的圖。
圖3是說明LDPC碼的解碼順序的流程圖。
圖4是說明消息流的圖。
圖5是表示LDPC碼的校驗矩陣H的例子的圖。
圖6是表示校驗矩陣H的Tanner圖的圖。
圖7是表示變量節(jié)點的圖。
圖8是表示校驗節(jié)點的圖。
圖9是表示LDPC碼的校驗矩陣H的例子的圖。
圖10是表示逐一地進行節(jié)點運算的LDPC碼的解碼裝置的結(jié)構(gòu)例的框圖。
圖11是表示逐一地計算消息的校驗節(jié)點計算器101的結(jié)構(gòu)例的框圖。
圖12是表示逐一地計算消息的變量節(jié)點計算器103的結(jié)構(gòu)例的框圖。
圖13是表示本發(fā)明一個實施方式的解碼裝置的第1結(jié)構(gòu)例的框圖。
圖14是表示校驗節(jié)點計算器171的結(jié)構(gòu)例的框圖。
圖15是用于說明校驗節(jié)點計算器171的處理的流程圖。
圖16是表示非線性函數(shù)φ(x)及其逆函數(shù)φ-1(y)的圖。
圖17是表示本發(fā)明一個實施方式的解碼裝置的第2結(jié)構(gòu)例的框圖。
圖18是表示變量節(jié)點計算器103的結(jié)構(gòu)例的框圖。
圖19是表示準校驗節(jié)點計算器412的結(jié)構(gòu)例的框圖。
圖20是表示準變量節(jié)點計算器415的結(jié)構(gòu)例的框圖。
圖21是表示BER/FER的圖。
附圖標記說明100、102邊用存儲器；103變量節(jié)點計算器；104接收用存儲器；105控制部；129EXOR電路；130寄存器；131選擇器；132寄存器；133FIFO存儲器；134EXOR電路；171校驗節(jié)點計算器；410解碼中途結(jié)果保存用存儲器；411開關(guān)；412準校驗節(jié)點計算器；413邊用存儲器；415準變量節(jié)點計算器；416接收用存儲器；417控制部；431運算器；432LUT；433運算器；434寄存器；435選擇器；436寄存器；437運算器；438FIFO存儲器；439LUT；440EXOR電路；441寄存器；442選擇器；443寄存器；444FIFO存儲器；445EXOR電路；471運算器；472寄存器；473選擇器；474寄存器；475運算器；1211LUT；1122運算器；1123寄存器；1124選擇器；1125寄存器；1126運算器；1127FIFO存儲器；1128LUT。
具體實施例方式
下面，說明本發(fā)明的實施方式，下面舉例說明權(quán)利要求所述的結(jié)構(gòu)要件與發(fā)明的實施方式中的具體例的對應關(guān)系。該記載是為了確認支持權(quán)利要求所述發(fā)明的具體例被記載在發(fā)明的實施方式中。因而，即使有雖然記載在發(fā)明的實施方式中，但是沒有作為與結(jié)構(gòu)要件對應的部分記載在這里的具體例，也不意味著該具體例不與該結(jié)構(gòu)要件對應。相反，即使具體例作為與結(jié)構(gòu)要件對應的部分記載于此，也不意味著該具體例不與該結(jié)構(gòu)要件以外的結(jié)構(gòu)要件對應。
并且，該記載并不意味著與記載在發(fā)明的實施方式中的具體例對應的發(fā)明全部被記載到權(quán)利要求中。換句話說，該記載是與記載在發(fā)明的實施方式中的具體例對應的發(fā)明，并不否定沒有記載在該申請的權(quán)利要求中的發(fā)明的存在，即不否定將來進行分案申請、通過補正追加的發(fā)明的存在。
發(fā)明1的解碼裝置，是LDPC(Low Density Parity Check低密度奇偶校驗)碼的解碼裝置(例如，圖13、圖17的解碼裝置)，其特征在于，具備第1運算部(例如，圖13的校驗節(jié)點計算器171、圖17的準校驗節(jié)點計算器412)，進行用于前述LDPC碼的解碼的校驗節(jié)點的校驗節(jié)點運算，前述校驗節(jié)點運算包含非線性函數(shù)(例如φ(x))的運算及前述非線性函數(shù)的逆函數(shù)(例如φ-1(x))的運算；第2運算部(例如，圖13的變量節(jié)點計算器103、圖17的準變量節(jié)點計算器415)，進行用于前述LDPC碼的解碼的變量節(jié)點的變量節(jié)點運算，前述第1運算部具有第1變換部(例如，圖14的LUT1121、圖19的LUT432)，將分配為數(shù)值的第1量化值，變換為表示比前述第1量化值精度高的數(shù)值的第2量化值；第2變換部(例如，圖14的LUT1128、圖19的LUT439)，將前述第2量化值變換為前述第1量化值，前述第1及第2運算部，在作為前述校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算前述非線性函數(shù)后到運算前述逆函數(shù)為止的處理中，使用前述第2量化值，在其他處理中使用前述第1量化值。
發(fā)明2的解碼方法，是前述LDPC碼的解碼裝置(例如，圖13、圖17的解碼裝置)的解碼方法，該解碼裝置具備第1運算部(例如，圖13的校驗節(jié)點計算器171、圖17的準校驗節(jié)點計算器412)，進行用于LDPC碼的解碼的校驗節(jié)點的校驗節(jié)點運算，前述校驗節(jié)點運算包含非線性函數(shù)(例如φ(x))的運算及前述非線性函數(shù)的逆函數(shù)(例如φ-1(x))的運算；第2運算部(例如，圖13的變量節(jié)點計算器103、圖17的準變量節(jié)點計算器415)，進行用于前述LDPC碼的解碼的變量節(jié)點的變量節(jié)點運算，其特征在于，包含第1變換步驟(例如，圖15的步驟S1)，將分配為數(shù)值的第1量化值，變換為表示比前述第1量化值精度高的數(shù)值的第2量化值；第2變換步驟(例如，圖15的步驟S5)，將前述第2量化值變換為前述第1量化值，前述第1及第2運算部，在作為前述校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算前述非線性函數(shù)后到運算前述逆函數(shù)為止的處理中，使用前述第2量化值，在其他處理中使用前述第1量化值。
下面參照

本發(fā)明的實施方式。
圖13示出了本發(fā)明一個實施方式的、對LDPC碼進行解碼的解碼裝置的第1結(jié)構(gòu)例。此外，圖中對于與圖10的解碼裝置對應的部分標記相同的符號，在下面適當省略其說明。
圖13的解碼裝置在設(shè)置有邊用存儲器100、102、變量節(jié)點計算器103、接收用存儲器104、控制部105這一點上與圖10的解碼裝置相同，但是在代替校驗節(jié)點計算器101而設(shè)置有校驗節(jié)點計算器171這一點上與圖10的解碼裝置不同。
在此，在圖13的解碼裝置中，例如假設(shè)進行由前述圖9所示的校驗矩陣H表示的LDPC碼(編碼率2/3、碼長108)的解碼。在后述的圖17的解碼裝置中也相同。
在圖13的解碼裝置中，校驗節(jié)點計算器171進行校驗節(jié)點運算，變量節(jié)點計算器103進行變量節(jié)點運算，通過交替進行這些校驗節(jié)點運算和變量節(jié)點運算，對LDPC碼進行解碼。
即，在接收用存儲器104中以碼長(在此，如上所述是108)為單位依次提供并存儲LDPC碼的接收數(shù)據(jù)u0i。
并且，變量節(jié)點計算器103進行用于LDPC碼的解碼的變量節(jié)點的變量節(jié)點運算。
即，在邊用存儲器102中保存有作為后述校驗節(jié)點計算器171的校驗節(jié)點運算結(jié)果的消息D102(校驗節(jié)點消息uj)，邊用存儲器102將該消息D102作為消息D103提供給變量節(jié)點計算器103。而且，在變量節(jié)點計算器103中，由控制部105提供控制信號D107，并且，由接收用存儲器104提供接收數(shù)據(jù)D104。
變量節(jié)點計算器103構(gòu)成為如前述的圖12所示，根據(jù)控制信號D107，使用由邊用存儲器102提供的消息D103(校驗節(jié)點消息uj)和由接收用存儲器104提供的接收數(shù)據(jù)D104(u0i)，按照式(1)進行變量節(jié)點運算，并將該變量節(jié)點運算的結(jié)果得到的消息D105(變量節(jié)點消息vi)作為消息D100提供給邊用存儲器100。
邊用存儲器100保存由變量節(jié)點計算器103提供的、作為變量節(jié)點運算結(jié)果的消息D100(變量節(jié)點消息vi)。并且，邊用存儲器100讀出消息D100作為消息D101，提供給校驗節(jié)點計算器171。
校驗節(jié)點計算器171進行用于LDPC碼的解碼的校驗節(jié)點的校驗節(jié)點運算，該校驗節(jié)點運算包含非線性函數(shù)的運算及非線性函數(shù)的逆函數(shù)的運算。
即，校驗節(jié)點計算器171根據(jù)由控制部105提供的控制信號D106，使用由邊用存儲器100提供的消息D101(變量節(jié)點消息vi)，按照包含非線性函數(shù)φ(x)的運算及該非線性函數(shù)φ(x)的逆函數(shù)φ-1(x)的運算的式(7)進行校驗節(jié)點運算，并將通過該校驗節(jié)點運算求出的消息D102(校驗節(jié)點消息uj)提供給后級的邊用存儲器102。
邊用存儲器102保存由前級的校驗節(jié)點計算器171提供的消息D102。并且，存儲在邊用存儲器102中的消息D102如上所述作為消息D103被讀出，提供給變量節(jié)點計算器103。
在圖13的解碼裝置中，對存儲在接收用存儲器104中的個數(shù)與碼長相等的接收數(shù)據(jù)u0i，只重復進行例如規(guī)定多次的變量節(jié)點運算和校驗節(jié)點運算，另外，在最后一次中，代替式(1)的變量節(jié)點運算，進行式(5)的運算，將其運算結(jié)果作為存儲在接收用存儲器104中的個數(shù)與碼長相等的接收數(shù)據(jù)u0i(LDPC碼)的最終解碼結(jié)果輸出。
圖13的解碼裝置通過重復進行校驗節(jié)點運算和變量節(jié)點運算，在對LDPC碼進行解碼的這一點與前述圖10的解碼裝置相同。
但是，圖13的解碼裝置在作為校驗節(jié)點運算及變量節(jié)點運算進行的處理中、從非線性函數(shù)φ(x)的運算后到逆函數(shù)φ-1(x)的運算為止的處理中，使用表示比與圖10的解碼裝置使用的量化值相同的量化值(第1量化值)精度高的數(shù)值的量化值(第2量化值)，在其他處理中使用與圖10的解碼裝置使用的量化值相同的量化值。
在此，在圖10的解碼裝置中，如上所述，分配到等分為能夠由帶符號位的6位表示規(guī)定數(shù)值范圍的64個值的各數(shù)值上的6位的量化值表示消息(接收數(shù)據(jù)u0i也相同)。即，假設(shè)規(guī)定的數(shù)值范圍為從-R/2到+R/2時(R＞0)，表示消息的6位的各量化值被分配為從-R/2到+R/2-R/64為止的、64個量化寬度為R/64的各數(shù)值，表示該各數(shù)值。現(xiàn)在，將表示消息的6位的量化值稱為普通量化值。
另外，在圖13的解碼裝置中，將在從非線性函數(shù)φ(x)的運算后到逆函數(shù)φ-1(x)的運算為止的處理中使用的、表示比普通量化值精度高的數(shù)值的量化值，稱為高精度量化值。
高精度量化值表示比普通量化值精度高的數(shù)值，因此，量化寬度、即分配到一定量化值的數(shù)值、和分配到比該量化值只小1的量化值的數(shù)值的差(的絕對值)，比普通量化值小。
因而，將高精度量化值的位數(shù)設(shè)為與普通量化值的位數(shù)(在此是6位)相同時，能夠由高精度量化值表示的數(shù)值范圍比能夠由普通量化值表示的數(shù)值范圍窄。即，能夠由高精度量化值表示的最大值和最小值的差(動態(tài)范圍)，比能夠由普通量化值表示的最大值和最小值的差(動態(tài)范圍)窄。
另外，將高精度量化值的位數(shù)設(shè)為與普通量化值的位數(shù)相同時的、能夠由高精度量化值表示的動態(tài)范圍表示為Dy1，并且，將這種高精度量化值的量化寬度表示為Qd1時，例如使高精度量化值的量化寬度仍舊是Qd1、由高精度量化值表示動態(tài)范圍比Dy1寬的Dy2的數(shù)值范圍，或者假設(shè)高精度量化值的量化寬度為小于Qd1的Qd2、由高精度量化值表示動態(tài)范圍是Dy1的數(shù)值范圍時，高精度量化值的位數(shù)必須比普通量化值的位數(shù)多。
如果是表示精度比普通量化值高的數(shù)值的量化值、即量化寬度是小于普通量化值的量化值，則與動態(tài)范圍、位數(shù)無關(guān)，可作為高精度量化值來采用，但是在此，作為高精度量化值采用量化寬度比普通量化值小的量化值，且動態(tài)范圍比普通量化值寬、位數(shù)也比普通量化值多的量化值。
現(xiàn)在，將高精度量化值位數(shù)設(shè)為比6位的普通量化值多、例如包含符號位的10位時，在從非線性函數(shù)φ(x)的運算后到逆函數(shù)φ-1(x)的運算為止的處理(下面，適當稱為非線性函數(shù)運算間處理)中，圖13的解碼裝置使用10位的高精度量化值(第2量化值)，在其他處理中使用6位的普通量化值(第1量化值)。
并且，使用10位的高精度量化值的非線性函數(shù)運算間處理是校驗節(jié)點運算的一部分處理，因此，在存儲到邊用存儲器100和102的消息中，另外在存儲到接收用存儲器104的接收數(shù)據(jù)u0i中，都使用6位的普通量化值。
因而，在圖13的解碼裝置中，邊用存儲器100、102、及接收用存儲器104所需的存儲容量與圖10的解碼裝置的存儲容量相同。
接著，圖14示出了圖13的校驗節(jié)點計算器171的結(jié)構(gòu)例。此外，圖中對于與圖11的校驗節(jié)點計算器101對應的部分標記相同的符號，在下面適當省略其說明。
校驗節(jié)點計算器171，代替圖11的LUT121、運算器122、寄存器123、選擇器124、寄存器125、運算器126、FIFO存儲器127、LUT128，分別設(shè)置有LUT1121、運算器1122、寄存器1123、選擇器1124、寄存器1125、運算器1126、FIFO存儲器1127、LUT1128，并且，在圖14中用粗線表示的部分的位數(shù)只多作為高精度量化值和普通量化值之間的位數(shù)差的4位，這一點與圖11的校驗節(jié)點計算器101不同。
圖14的校驗節(jié)點計算器171也與圖11的校驗節(jié)點計算器101相同，根據(jù)由控制部105提供的、例如1位的控制信號D106，使用從邊用存儲器100逐一讀入的消息D101(變量節(jié)點消息vi)，按照式(7)進行校驗節(jié)點運算。
即，圖15示出了由校驗節(jié)點計算器171進行的處理。
在校驗節(jié)點計算器171中，逐一地讀入來自與校驗矩陣H的各列對應的變量節(jié)點的6位的消息D101(變量節(jié)點消息vi)，作為其下位5位的絕對值D122(|vi|)被提供給LUT1121，作為其最上位的位的符號位D121被提供給EXOR電路129和FIFO存儲器133。另外，在校驗節(jié)點計算器171中，由控制部105提供控制信號106，該控制信號D106被提供給選擇器1124和選擇器131。
LUT1121對5位的絕對值D122(|vi|)，對應式(7)中的非線性函數(shù)φ(|vi|)的運算結(jié)果D1123(φ(|vi|))進行存儲。并且，在LUT1121中，絕對值D122(|vi|)由普通量化值表示，而非線性函數(shù)φ(|vi|)的運算結(jié)果D1123(φ(|vi|))由高精度量化值表示。即，LUT1121對由普通量化值表示的5位的絕對值D122(|vi|)，對應例如由高精度量化值表示的9位的、非線性函數(shù)φ(|vi|)的運算結(jié)果D1123(φ(|vi|))進行存儲。
在步驟S1中，LUT1121將由普通量化值表示的5位的絕對值D122(|vi|)作為輸入，讀出與其對應的、由高精度量化值表示的9位的非線性函數(shù)φ(|vi|)的運算結(jié)果D1123(φ(|vi|))，輸出到運算器1122和FIFO存儲器1127。
因而，在步驟S1中，LUT1121等效地進行運算式(7)中的非線性函數(shù)φ(|vi|)的處理、及將普通量化值變換為高精度量化值的處理，之后在后述的LUT1128中，使用高精度量化值進行處理，直到進行將高精度量化值變換為普通量化值的處理為止。
之后，在步驟S2中，運算器1122通過對9位的運算結(jié)果D1123(φ(|vi|))和保存在寄存器1123中的13位的值D1124進行加法運算，累加運算結(jié)果D1123，并將其結(jié)果得到的13位的累加值重新保存到寄存器1123。此外，當對來自校驗矩陣H的1行的全部邊的消息D101的絕對值D122(|vi|)的運算結(jié)果被累加時，寄存器1123被復位。
在此，在運算器1122及寄存器1123中，由LUT1121提供的9位的運算結(jié)果D1123(φ(|vi|))，最大只被累加與FIFO存儲器1127中的最大延遲次數(shù)相等的次數(shù)、即與校驗矩陣H的行的最大權(quán)重相等的次數(shù)?，F(xiàn)在，圖9的校驗矩陣H的行的最大權(quán)重是9，因而，在運算器1122及寄存器1123中，9位的高精度量化值最大被累加9次(進行9個9位的高精度量化值的累加)。因此，在運算器1122的輸出之后，為了能夠表示對9位的高精度量化值進行9次累加的值，高精度量化值的位數(shù)成為只比LUT1121輸出的9位的運算結(jié)果D1123(φ(|vi|))多4位(能夠表示9(次)的最小位數(shù))的13位。
當逐一地讀入校驗矩陣H的一行的消息D101(變量節(jié)點消息vi)，在寄存器1123中保存了1行部分的運算結(jié)果D1123被累加得到的累加值時，由控制部105提供的控制信號D106從0變化到1。例如，當校驗矩陣H的行的權(quán)重(row weight)是“9”時，控制信號D106在從第1到第8時鐘為止為“0”，在第9時鐘為“1”。
當控制信號D106是“1”時，在步驟S3中，選擇器1124選擇保存在寄存器1123中的值、即從來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)被累加得到的13位的累加值D1124(從i＝1到i＝dc為止的∑φ(|vi|))，作為13位的值D1125輸出到寄存器1125并保存。寄存器1125將保存的值D1125作為13位的值D1126，提供給選擇器1124和運算器1126。當控制信號D106是“0”時，選擇器1124選擇從寄存器1125提供的值D1126，輸出到寄存器1125并重新保存。即，寄存器1125將前次被累加得到的φ(|vi|)提供給選擇器1124和運算器1126，直到從來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)被累加為止。
另一方面，在從寄存器1125輸出新的值D1126(從i＝1到i＝dc為止的∑φ(|vi|))為止的期間，F(xiàn)IFO存儲器1127延遲LUT1121輸出的9位的運算結(jié)果D1123(φ(|vi|))，作為9位的值D1127提供給運算器1126。在步驟S4中，運算器1126從由寄存器1125提供的13位的值D1126，減去由FIFO存儲器1127提供的9位的值D1127，并將其減法運算結(jié)果作為9位的減法運算值D1128提供給LUT1128。即，運算器1126從來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)的累加值，減去從來自想要求出校驗節(jié)點消息uj的邊的消息D101(變量節(jié)點消息vi)求出的φ(|vi|)，并將其減法運算值(從i＝1到i＝dc-1為止的∑φ(|Vi|))作為減法運算值D1128提供給LUT1128。
此外，當作為從由寄存器1125提供的13位的值D1126減去由FIFO存儲器1127提供的9位的值D1127的減法運算結(jié)果的量化值(高精度量化值)，超過能夠由9位的減法運算值D1128表示的最大值時，運算器1126將作為減法運算結(jié)果的高精度量化值截取為能夠由9位的高精度量化值表示的最大值，輸出9位的減法運算值D1128。
LUT1128對減法運算值D1128(從i＝1到i＝dc-1為止的∑φ(|vi|))，對應進行了式(7)中的逆函數(shù)φ-1(∑φ(|vi|))運算的運算結(jié)果D1129(φ-1(∑φ(|vi|)))進行存儲。并且，在LUT1128中，由高精度量化值表示減法運算值D1128(從i＝1到i＝dc-1為止的∑φ(|vi|))，而由普通量化值表示逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果D1129(φ-1(∑φ(|vi|)))。即，LUT1128對由高精度量化值表示的9位的減法運算值D1128(從i＝1到i＝dc-1為止的∑φ(|vi|))，對應由普通量化值表示的5位的、逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果D1129(φ-1(∑φ(|vi|)))進行存儲。
在步驟S 5中，LUT1128將由高精度量化值表示的9位的減法運算值D1128(從i＝1到i＝dc-1為止的∑φ(|vi|))作為輸入，讀出與其對應的由普通量化值表示的5位的、逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果D1129(φ-1(∑φ(|vi|)))并輸出。
因而，在步驟S 5中，LUT1128等效地進行運算式(7)中的逆函數(shù)φ-1(∑φ(|vi|))的處理、及將高精度量化值變換為普通量化值的處理，之后在上述的LUT1121中，使用普通量化值進行處理，直到進行將普通量化值變換為高精度量化值的處理為止。
與以上的處理并行，在EXOR電路129、寄存器130、選擇器131、寄存器132、FIFO存儲器133、EXOR電路134中，進行與圖11的校驗節(jié)點計算器101相同的處理，由此，EXOR電路134將來自校驗矩陣H的一行的全部邊的消息D101(變量節(jié)點消息vi)的符號位D121(sign(|vi|))的乘法運算值，除以來自想要求出校驗節(jié)點消息uj的邊的消息D101的符號位D121(sign(|vi|))，作為除法運算值D135輸出其除法運算值(從i＝1到i＝dc-1為止的∏sign(|vi|))。
并且，在校驗節(jié)點計算器171中，輸出由總共6位的普通量化值表示的消息D102(校驗節(jié)點消息uj)，其中，該總共6位的普通量化值將從LUT1128輸出的普通量化值的5位的運算結(jié)果D1129作為下位5位，并且，將從EXOR電路134輸出的1位的除法運算值D135作為最上位的位(符號位)。
因而，在校驗節(jié)點計算器171中，通過在LUT1121中將普通量化值變換為高精度量化值、并且在LUT1128中將高精度量化值變換為普通量化值，從而在作為校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算非線性函數(shù)φ(x)后到運算其逆函數(shù)φ-1(x)為止的處理中使用高精度量化值，在其他處理中使用普通量化值，因此，能夠抑制解碼裝置的大規(guī)模化且高精度地進行LDPC碼的解碼。
即，圖16示出了非線性函數(shù)φ(x)和其逆函數(shù)φ-1(y)。此外，在圖16中，○記號表示在采用普通量化值時，非線性函數(shù)φ(x)的運算結(jié)果及其自變量x可以采用的數(shù)值、和逆函數(shù)φ-1(y)及其自變量y可以采用的數(shù)值。
圖16的左側(cè)示出了非線性函數(shù)φ(x)，圖16的右側(cè)示出了其逆函數(shù)φ-1(y)。
圖16的左側(cè)所示的非線性函數(shù)φ(x)，當其自變量x成為大于或等于大到一定程度的數(shù)值時，大致成為0。
另一方面，圖16的右側(cè)所示的逆函數(shù)φ-1(y)，當其自變量y是數(shù)值0附近時，急劇地變化。
因而，在作為校驗節(jié)點運算的式(7)的運算中，當使用普通量化值進行從非線性函數(shù)φ(x)的運算后到其逆函數(shù)φ-1(x)的運算為止的處理時，運算精度將劣化。
即，當由普通量化值表示非線性函數(shù)φ(x)的運算結(jié)果時，對大于或等于大到一定程度的數(shù)值的自變量x，作為非線性函數(shù)φ(x)的運算結(jié)果，全部得到表示相同的數(shù)值0的普通量化值。也就是說，大于或等于大到一定程度的數(shù)值的自變量x的非線性函數(shù)φ(x)的運算結(jié)果大致為0，因此，難以由普通量化值高精度地表示。
另外，在式(7)的校驗節(jié)點運算中，成為逆函數(shù)φ-1(y)的自變量y的是非線性函數(shù)φ(|vi|)的累加值(從i＝1到i＝dc-1為止的∑φ(|vi|))，但是表示非線性函數(shù)φ(|vi|)的運算結(jié)果的普通量化值如上所述，對大于或等于大到一定程度的數(shù)值的自變量|vi|，全部成為表示數(shù)值0的普通量化值。
因而，當作為成為累加對象的非線性函數(shù)φ(|vi|)的運算結(jié)果，全部得到表示數(shù)值0的普通量化值時，其累加值(從i＝1至i＝dc-1為止的∑φ(|vi|))也成為表示數(shù)值0的普通量化值，作為逆函數(shù)φ-1(y)的自變量y，將提供表示數(shù)值0的普通量化值。
另一方面，由于逆函數(shù)φ-1(y)在其自變量y為數(shù)值0附近時急劇地變化，因此，作為逆函數(shù)φ-1(y)的運算結(jié)果，為了得到高精度的運算結(jié)果，特別希望通過高精度地表示0附近的數(shù)值的量化值來表現(xiàn)自變量y。
然而，在使用了普通量化值的情況下，如上所述，對大于或等于大到一定程度的數(shù)值的自變量|vi|，作為非線性函數(shù)φ(|vi|)的運算結(jié)果，全部得到表示數(shù)值0的普通量化值，其結(jié)果，表示成為逆函數(shù)φ-1(∑φ(|vi|))自變量的累加值∑φ(|vi|)的普通量化值，也成為表示數(shù)值0的普通量化值。
因此，在累加值∑φ(|vi|)是數(shù)值0附近的值的情況下，如果該累加值∑φ(|vi|)稍微不同，則原本逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果應該大不相同，但是由于0附近的累加值∑φ(|vi|)全部由表示數(shù)值0的普通量化值表示，因此，對于稍微不同的累加值∑φ(|vi|)，作為逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果，可得到相同的運算結(jié)果、也就是說誤差大的運算結(jié)果。
與此相對，當使用高精度量化值進行從非線性函數(shù)φ(x)的運算后到其逆函數(shù)φ-1(x)的運算為止的處理時，即使對于大于或等于大到一定程度的數(shù)值的自變量x，作為非線性函數(shù)φ(x)的運算結(jié)果，也可得到高精度地表示0附近數(shù)值的高精度量化值。并且，其結(jié)果，成為逆函數(shù)φ-1(∑φ(|vi|))自變量的累加值∑φ(|vi|)即使是0附近的數(shù)值，也能夠得到高精度地表示該數(shù)值的高精度量化值。
因而，即使累加值∑φ(|vi|)是數(shù)值0附近的值的情況下，也能夠得到根據(jù)該累加值∑φ(|vi|)的稍微不同而不同的、高精度的逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果(表示該運算結(jié)果的高精度量化值)。并且，其結(jié)果，能夠高精度地進行LDPC碼的解碼。
并且，使用高精度量化值進行從非線性函數(shù)φ(|vi|)的運算后到其逆函數(shù)φ-1(∑φ(|vi|))的運算為止的處理，使用普通量化值進行其他處理，因此，在校驗節(jié)點計算器171(圖14)中使用高精度量化值的部分、即LUT1121至LUT1128的規(guī)模只是稍微變大了與高精度量化值和普通量化值之間的位數(shù)差相應的程度，如上所述，圖13的解碼裝置的邊用存儲器100、102、及接收用存儲器104所需的存儲容量，和使用普通量化值的圖10的解碼裝置的存儲容量沒有變化。
因而，能夠抑制解碼裝置的大規(guī)?；腋呔鹊剡M行LDPC碼的解碼。
此外，圖9的校驗矩陣H的行的權(quán)重最大是9，即提供給校驗節(jié)點的消息最大個數(shù)是9，因此，校驗節(jié)點計算器171(圖14)具有使9個消息(φ(|vi|))延遲的FIFO存儲器1127和FIFO存儲器133，當計算行的權(quán)重不到9的行的消息時，F(xiàn)IFO存儲器1127和FIFO存儲器133中的延遲量被減少到該行的權(quán)重。
接著，圖17示出了本發(fā)明一個實施方式的、對LDPC碼進行解碼的解碼裝置的第2結(jié)構(gòu)例。
圖17的解碼裝置能夠抑制解碼裝置的大規(guī)模化且高精度地進行LDPC碼的解碼，并且，比圖13的解碼裝置降低了解碼裝置所需的存儲器的存儲容量。
此外，在圖17的解碼裝置中，例如與上述圖13的解碼裝置相同，進行由前述圖9所示的校驗矩陣H表示的LDPC碼(編碼率2/3、碼長108)的解碼。
在圖17中，解碼裝置由解碼中途結(jié)果保存用存儲器410、開關(guān)411、準校驗節(jié)點計算器412、邊用存儲器413、準變量節(jié)點計算器415、接收用存儲器416、及控制部417構(gòu)成，通過等效地重復進行與圖13的解碼裝置相同的校驗節(jié)點運算和變量節(jié)點運算，對LDPC碼進行解碼。
在此，在說明圖17的解碼裝置的各部分之前，使用上述的圖14、和圖18至圖20，說明圖17的準校驗節(jié)點計算器412及準變量節(jié)點計算器415、和圖13的校驗節(jié)點計算器171及變量節(jié)點計算器103之間的關(guān)系。
圖14示出了如上所述進行校驗節(jié)點運算的圖13的校驗節(jié)點計算器171的結(jié)構(gòu)例。
圖18示出了進行變量節(jié)點運算的圖13的變量節(jié)點計算器103的結(jié)構(gòu)例。此外，圖13的變量節(jié)點計算器103與圖10的變量節(jié)點計算器103相同，因而，圖18所示的圖13的變量節(jié)點計算器103與圖12所示的圖10的變量節(jié)點計算器103成為相同結(jié)構(gòu)。
但是，在圖18中，圖示出將圖12的運算器156分為運算器1561和1562兩個運算器。即，圖12的運算器156如前所述，從由寄存器154提供的值D152減去由FIFO存儲器155提供的值D153，并且，將該減法運算值、和由接收用存儲器104提供的接收數(shù)據(jù)D104進行加法運算，將其結(jié)果得到的6位的值作為消息D105(變量節(jié)點消息vi)輸出，因此，運算器156進行的處理能夠分為將由寄存器154提供的值D152為對象，對由FIFO存儲器155提供的值D153進行減法運算的減法運算處理、和對由接收用存儲器104提供的接收數(shù)據(jù)D104進行加法運算的加法運算處理。
因此，在圖18中，圖示出將圖12的運算器156分為進行加法運算處理的運算器1561、和進行減法運算處理的運算器1562。
另一方面，圖19示出了圖17的準校驗節(jié)點計算器412的結(jié)構(gòu)例，圖20示出了圖17的準變量節(jié)點計算器415的結(jié)構(gòu)例。
在圖17的解碼裝置中，并不是準校驗節(jié)點計算器412進行校驗節(jié)點運算自身、并且準變量節(jié)點計算器415進行變量節(jié)點運算自身，而是準校驗節(jié)點計算器412進行校驗節(jié)點運算和變量節(jié)點運算的一部分，準變量節(jié)點計算器415進行變量節(jié)點運算的其他部分。
即，圖19的準校驗節(jié)點計算器412由模塊A’和模塊B’構(gòu)成。模塊A’與進行圖14的校驗節(jié)點計算器171的校驗節(jié)點運算的模塊A對應。另外，模塊B’與作為圖18的變量節(jié)點計算器103一部分的、從與校驗矩陣H的各列的全部邊對應的校驗節(jié)點消息uj的累加值減去與想要求出變量節(jié)點消息vi的邊對應的校驗節(jié)點消息uj的模塊B對應。
另一方面，圖20的準變量節(jié)點計算器415由模塊C’構(gòu)成。模塊C’與作為圖18的變量節(jié)點計算器103的其他部分的、累加與校驗矩陣H各列的邊對應的校驗節(jié)點消息uj、并將接收數(shù)據(jù)u0i與該累加值進行加法運算的模塊C對應。
也就是說，圖13的校驗節(jié)點計算器171如圖14所示，由進行校驗節(jié)點運算自身的模塊A構(gòu)成。另外，圖13的變量節(jié)點計算器103，如圖18所示，能夠分為模塊B和模塊C，其中，上述模塊B進行變量節(jié)點運算的一部分從與校驗矩陣H的各列的全部邊對應的校驗節(jié)點消息uj的累加值減去與想要求出變量節(jié)點消息vi的邊對應的校驗節(jié)點消息uj；上述模塊C進行變量節(jié)點運算的其他部分累加與校驗矩陣H各列的邊對應的校驗節(jié)點消息uj，將接收數(shù)據(jù)u0i與該累加值進行加法運算。
圖19的準校驗節(jié)點計算器412由與圖14的模塊A對應的模塊A’、和與圖18的模塊B對應的模塊B’構(gòu)成，在模塊B’中進行變量節(jié)點運算的一部分，并且在模塊A中進行校驗節(jié)點運算自身。在此，下面將由準校驗節(jié)點計算器412進行的變量節(jié)點運算的一部分和校驗節(jié)點運算，適當稱為準校驗節(jié)點運算。
另一方面，圖20的準變量節(jié)點計算器415由與圖18的模塊C對應的模塊C’構(gòu)成，在模塊C’中進行變量節(jié)點運算的其他部分。在此，下面將由準變量節(jié)點計算器415進行的變量節(jié)點運算的其他部分，適當稱為準變量節(jié)點運算。
在圖17的解碼裝置中，準校驗節(jié)點計算器412使用解碼中途結(jié)果保存用存儲器410的存儲內(nèi)容等，進行準校驗節(jié)點運算(變量節(jié)點運算的一部分和校驗節(jié)點運算)，將其結(jié)果得到的校驗節(jié)點消息uj提供給邊用存儲器413進行存儲。并且，準變量節(jié)點計算器415使用存儲在邊用存儲器413中的校驗節(jié)點消息uj等，進行準變量節(jié)點運算(變量節(jié)點運算的其他部分)，將其結(jié)果得到的解碼中途結(jié)果v提供給解碼中途結(jié)果保存用存儲器410進行存儲。
因而，在圖17的解碼裝置中，通過交替進行準校驗節(jié)點計算器412的準校驗節(jié)點運算、和準變量節(jié)點計算器415的準變量節(jié)點運算，結(jié)果交替進行校驗節(jié)點運算和變量節(jié)點運算，由此，進行LDPC碼的解碼。
此外，在圖18的變量節(jié)點計算器103中，為了在模塊C中進行加法運算處理、在模塊B中進行減法運算處理，需要FIFO存儲器155，該FIFO存儲器155將來自想要求出變量節(jié)點消息vi的邊的校驗節(jié)點消息uj進行延遲，直到結(jié)束與校驗矩陣H各列的邊對應的校驗節(jié)點消息uj的累加為止，其中，上述加法運算處理如下累加與校驗矩陣H各列的邊對應的校驗節(jié)點消息uj，將接收數(shù)據(jù)u0i與該累加值進行加法運算；上述減法運算處理如下從該加法運算處理的結(jié)果得到的值(與校驗矩陣H各列的全部邊對應的校驗節(jié)點消息uj的累加值、和接收數(shù)據(jù)u0i的加法運算值)減去來自想要求出變量節(jié)點消息vi的邊的校驗節(jié)點消息uj。
另一方面，在圖19的準校驗節(jié)點計算器412的模塊B’中，與對應的模塊B(圖18)相同，進行從與校驗矩陣H各列的全部邊對應的校驗節(jié)點消息uj的累加值減去來自想要求出變量節(jié)點消息vi的邊的校驗節(jié)點消息uj的減法運算處理，但是在圖17的解碼裝置中，為了由該邊用存儲器413對準校驗節(jié)點計算器412提供來自想要求出變量節(jié)點消息vi的邊的校驗節(jié)點消息uj(消息D413)，校驗節(jié)點消息uj被存儲在邊用存儲器413中。
因而，在圖17的解碼裝置中不需要FIFO存儲器155，該FIFO存儲器155將來自想要求出變量節(jié)點消息vi的邊的校驗節(jié)點消息uj進行延遲，直到結(jié)束與校驗矩陣H各列的邊對應的校驗節(jié)點消息uj的累加為止。因而，圖17的解碼裝置能夠比圖13的解碼裝置小與FIFO存儲器155相應的部分。
接著，使用式子說明由圖17的準校驗節(jié)點計算器412進行的準校驗節(jié)點運算、和由準變量節(jié)點計算器415進行的準變量節(jié)點運算。
準校驗節(jié)點計算器412，作為準校驗節(jié)點運算進行下式(8)的運算(變量節(jié)點運算的一部分)和上述式(7)的運算(校驗節(jié)點運算)，將作為該準校驗節(jié)點運算結(jié)果的校驗節(jié)點消息uj提供給邊用存儲器413并進行保存(存儲)。另外，準變量節(jié)點計算器415，作為準變量節(jié)點運算進行上述式(5)的運算(變量節(jié)點運算的其他部分)，將作為該準變量節(jié)點運算結(jié)果的解碼中途結(jié)果v提供給解碼中途結(jié)果保存用存儲器410并進行保存。
式8Vi＝V-udv…(8)此外，式(8)的udv表示來自想要通過變量節(jié)點運算求出校驗矩陣H的i列的變量節(jié)點消息vi的邊的校驗節(jié)點運算的結(jié)果。即，udv是與想要通過變量節(jié)點運算求出變量節(jié)點消息vi的邊對應的校驗節(jié)點消息uj(來自邊的校驗節(jié)點消息uj)。
在此，上述式(5)的運算結(jié)果得到的解碼中途結(jié)果v，是將接收數(shù)據(jù)u0i和來自與校驗矩陣H的i列的各行的1對應的全部邊的校驗節(jié)點運算結(jié)果得到的校驗節(jié)點消息uj進行加法運算的結(jié)果，因此，按照式(8)，通過從這樣的解碼中途結(jié)果v，減去由來自與校驗矩陣H的i的各行的1對應的邊的校驗節(jié)點運算求出的校驗節(jié)點消息uj中、來自要求出變量節(jié)點消息vi的邊的校驗節(jié)點消息udv，從而能夠求出各邊的變量節(jié)點消息vi。
因而，求出變量節(jié)點消息vi的式(1)的變量節(jié)點運算，能夠分為式(5)的運算、和式(8)的運算。
另一方面，由式(7)表示求出校驗節(jié)點消息uj的校驗節(jié)點運算。
因而，式(1)的變量節(jié)點運算和式(7)的校驗節(jié)點運算的處理，與式(5)的運算和式(8)及式(7)的運算的處理等效。
因此，在圖17的解碼裝置中，在準校驗節(jié)點計算器142中進行式(8)及式(7)的運算(準校驗節(jié)點運算)、并且在準變量節(jié)點計算器415中進行式(5)的運算(準變量節(jié)點運算)，進行LDPC碼的解碼。
此外，由式(5)的準變量節(jié)點運算求出的解碼中途結(jié)果v，是將式(1)的變量節(jié)點運算的結(jié)果得到的各邊的變量節(jié)點消息vi、與來自與該變量節(jié)點消息vi對應的邊的校驗節(jié)點消息uj相加得到的消息，因此，對校驗矩陣H的1列(一個變量節(jié)點)只求出一個。因而，對于個數(shù)與碼長相等的接收數(shù)據(jù)u0i，求出個數(shù)與碼長相等(校驗矩陣H的列數(shù))的解碼中途結(jié)果v。
在圖17的解碼裝置中，準校驗節(jié)點計算器412，使用作為準變量節(jié)點計算器415的準變量節(jié)點運算結(jié)果的與校驗矩陣H的各列對應的解碼中途結(jié)果v，進行準校驗節(jié)點運算，并將該準校驗節(jié)點運算的結(jié)果得到的校驗節(jié)點消息(各校驗節(jié)點輸出到各邊的校驗節(jié)點消息)uj保存到邊用存儲器413。
因而，邊用存儲器413所需的存儲容量與保存校驗節(jié)點運算結(jié)果的圖13的邊用存儲器102相同，為對校驗矩陣H的1的個數(shù)(全邊數(shù))和校驗節(jié)點消息uj的量化位數(shù)(在本實施方式中是普通量化值的位數(shù))進行乘法運算得到的值。
另一方面，準校驗節(jié)點計算器415使用作為準校驗節(jié)點計算器412的準校驗節(jié)點運算結(jié)果的與校驗矩陣H的i列的各行“1”對應的校驗節(jié)點消息uj和接收數(shù)據(jù)u0i，進行準變量節(jié)點運算，并將該準變量節(jié)點運算的結(jié)果得到的與i列對應的解碼中途結(jié)果v保存到解碼中途結(jié)果保存用存儲器410。
因而，解碼中途結(jié)果保存用存儲器410所需的存儲容量，為將少于校驗矩陣H的“1”的個數(shù)的校驗矩陣H的列數(shù)、即LDPC碼的碼長、和解碼中途結(jié)果v的量化位數(shù)(在本實施方式中是普通量化值的位數(shù))進行乘法運算得到的值。
以上，對校驗矩陣H中的1稀疏的LDPC碼進行解碼的圖17的解碼裝置中，與圖13的邊用存儲器100相比，能夠削減解碼中途結(jié)果保存用存儲器410的存儲容量，由此能夠減小圖17的解碼裝置的裝置規(guī)模。
并且，在圖17的解碼裝置中，準變量節(jié)點計算器415進行的式(5)的準變量節(jié)點運算，是在通過交替地重復校驗節(jié)點運算和變量節(jié)點運算進行LDPC碼的重復解碼時求出該LDPC碼的最終解碼結(jié)果的運算，因而，在圖17的解碼裝置中不需要如圖13的解碼裝置那樣具有進行求出LDPC碼的最終解碼結(jié)果的式(5)運算的未圖示的模塊。因而，與圖13的解碼裝置相比，能夠?qū)D17的解碼裝置的裝置規(guī)模減小不需要這種模塊的相應的量。
接著詳細說明圖17的解碼裝置的各部分。
對解碼中途結(jié)果保存用存儲器410，從準變量節(jié)點計算器415提供校驗矩陣H每列的、式(5)的準變量節(jié)點運算的結(jié)果得到的解碼中途結(jié)果D415(式(5)的v)，解碼中途結(jié)果保存用存儲器410依次存儲由準變量節(jié)點計算器415提供的解碼中途結(jié)果D415。從解碼中途結(jié)果保存用存儲器410依次讀出存儲在解碼中途結(jié)果保存用存儲器410中的校驗矩陣H每列的解碼中途結(jié)果D415，提供給開關(guān)411。
除了由解碼中途結(jié)果保存用存儲器410向開關(guān)411提供解碼中途結(jié)果D415之外，還由接收用存儲器416向開關(guān)411提供了接收數(shù)據(jù)D417(u0i)。開關(guān)411按照由控制部417提供的控制信號D421，選擇由解碼中途結(jié)果保存用存儲器410提供的解碼中途結(jié)果D415、或者由接收用存儲器416提供的接收數(shù)據(jù)D417中的任意一個，作為解碼中途結(jié)果D411提供給準校驗節(jié)點計算器412。
即，由于在剛剛將接收數(shù)據(jù)D417存儲到接收用存儲器416中之后(存儲接收數(shù)據(jù)D417后、進行使用該接收數(shù)據(jù)D417的最初的準變量節(jié)點運算之前)，與該接收數(shù)據(jù)D417對應的解碼中途結(jié)果D415沒有被存儲在解碼中途結(jié)果保存用存儲器410中，因此，無法進行使用該解碼中途結(jié)果D415的準校驗節(jié)點運算。于是，緊接在將接收數(shù)據(jù)D417存儲到接收周存儲器416中之后，控制部417將指示接收數(shù)據(jù)D417選擇的控制信號D421提供給開關(guān)411。由此，在開關(guān)411中，選擇由接收用存儲器416提供的接收數(shù)據(jù)D417，作為解碼中途結(jié)果D411提供給準校驗節(jié)點計算器412。因而，此時在準校驗節(jié)點計算器412中，將接收數(shù)據(jù)D417作為式(8)的解碼中途結(jié)果v使用，進行準校驗節(jié)點運算。此外，在準校驗節(jié)點運算中使用存儲在邊用存儲器413中的校驗節(jié)點消息uj，但是邊用存儲器413的校驗節(jié)點消息uj在新的接收數(shù)據(jù)D417被存儲到接收用存儲器416中時初始化為0。
另一方面，在接收用存儲器416中存儲接收數(shù)據(jù)D417，進行使用該接收數(shù)據(jù)D417的最初的準變量節(jié)點運算后(直到輸出該接收數(shù)據(jù)D 417的最終解碼結(jié)果為止)，該接收數(shù)據(jù)D417的解碼中途結(jié)果D415被存儲在解碼中途結(jié)果保存用存儲器410中，因此，控制部417將指示解碼中途結(jié)果D415的選擇的控制信號D421提供給開關(guān)411。由此，在開關(guān)411中選擇由解碼中途結(jié)果保存用存儲器410提供的解碼中途結(jié)果D415，作為解碼中途結(jié)果D411提供給準校驗節(jié)點計算器412。從而，此時在準校驗節(jié)點計算器412中，將解碼中途結(jié)果D415作為式(8)的解碼中途結(jié)果v，進行準校驗節(jié)點運算。
除了由開關(guān)411向準校驗節(jié)點計算器412提供作為式(8)的解碼中途結(jié)果v的解碼中途結(jié)果D411之外，還由邊用存儲器413向準校驗節(jié)點計算器412作為消息D413提供準校驗節(jié)點計算器412的前次準校驗節(jié)點運算的結(jié)果得到的校驗節(jié)點消息uj。另外，由控制部417向準校驗節(jié)點計算器412提供控制信號D420。
準校驗節(jié)點計算器412使用來自開關(guān)411的解碼中途結(jié)果D411(式(8)的v)、和消息D413(前次的校驗節(jié)點消息uj)，進行準校驗節(jié)點運算、即進行式(8)的運算，之后，進一步進行式(7)的運算，由此，按校驗矩陣H的每個邊(值為1的元素)求出式(7)的校驗節(jié)點消息uj。并且，準校驗節(jié)點計算器412將式(8)及式(7)的準校驗節(jié)點運算的結(jié)果得到的各邊的校驗節(jié)點消息uj，作為消息D412提供給邊用存儲器413。
邊用存儲器413依次存儲由準校驗節(jié)點計算器412提供的各邊的消息D412。為了下面的準校驗節(jié)點運算和下面的準變量節(jié)點運算，從邊用存儲器413依次讀出存儲在邊用存儲器413中的各邊的消息D412(uj)，作為消息D413提供給準校驗節(jié)點計算器412、和準變量節(jié)點計算器415。
由邊用存儲器413向準變量節(jié)點計算器415提供各邊的消息D413(校驗節(jié)點消息uj)。另外，由接收用存儲器416向準變量節(jié)點計算器415提供LDPC碼的接收數(shù)據(jù)D417(式(5)的u0i)。并且，由控制部417向準變量節(jié)點計算器415提供控制信號D422。
準變量節(jié)點計算器415使用來自邊用存儲器413的各邊的消息D413(uj)、和來自接收用存儲器416的接收數(shù)據(jù)D417(u0i)，按校驗矩陣H的列進行式(5)的準變量節(jié)點運算，由此，按校驗矩陣H的列求出解碼中途結(jié)果v。并且，準變量節(jié)點計算器415將式(5)的準變量節(jié)點運算的結(jié)果得到的解碼中途結(jié)果v，作為解碼中途結(jié)果D415提供給解碼中途結(jié)果保存用存儲器410。
在此，如上所述，在解碼中途結(jié)果保存用存儲器410中，依次存儲由準變量節(jié)點計算器415提供的解碼中途結(jié)果D415，并且，依次從解碼中途結(jié)果保存用存儲器410讀出該被存儲的解碼中途結(jié)果D415，提供給開關(guān)411。
但是，在準變量節(jié)點計算器415中進行最后的準變量節(jié)點運算時，即例如對存儲在接收用存儲器416中的接收數(shù)據(jù)D417，準校驗節(jié)點運算和準變量節(jié)點運算重復進行了預先決定的次數(shù)時，解碼中途結(jié)果保存用存儲器410，作為存儲在接收用存儲器416中的接收數(shù)據(jù)D417(LDPC碼)的最終解碼結(jié)果，輸出作為最后進行的準變量節(jié)點運算結(jié)果的解碼中途結(jié)果D415。
接收用存儲器416，作為接收數(shù)據(jù)D417存儲作為由通過通信線路接收到的接收信號D416計算的LDPC碼的各位與0的相似度的值的、個數(shù)與碼長相等的接收LLR(對數(shù)似然比)，提供給開關(guān)411和準變量節(jié)點計算器415。
控制部417通過將控制信號D420提供給準校驗節(jié)點計算器412、將控制信號D421提供給開關(guān)411、將控制信號D422提供給準變量節(jié)點計算器415，從而控制它們。
在如上所述構(gòu)成的圖17的解碼裝置中，數(shù)據(jù)按以下順序通過解碼中途結(jié)果保存用存儲器410、準校驗節(jié)點計算器412、邊用存儲器413、準變量節(jié)點計算器415，進行一次解碼(一次重復解碼處理(校驗節(jié)點運算和變量節(jié)點運算))。在圖17的解碼裝置中，重復規(guī)定的次數(shù)進行解碼之后，作為最終解碼結(jié)果輸出作為準變量節(jié)點計算器415的準變量節(jié)點運算結(jié)果的解碼中途結(jié)果D415。
接著進一步詳細說明圖17的準校驗節(jié)點計算器412和準變量節(jié)點計算器415。
首先，圖19示出了圖17的準校驗節(jié)點計算器412的結(jié)構(gòu)例。
在準校驗節(jié)點計算器412中，由開關(guān)411(圖17)提供作為式(8)的解碼中途結(jié)果v的解碼中途結(jié)果D411，并且，作為消息D413由邊用存儲器413(圖17)提供校驗節(jié)點消息udv，其中，該校驗節(jié)點消息udv是準校驗節(jié)點計算器412的前次準校驗節(jié)點運算的結(jié)果得到的校驗節(jié)點消息uj中的、來自當前想要由式(8)求出變量節(jié)點消息vi的邊的校驗節(jié)點消息。并且，由控制部417(圖17)向準校驗節(jié)點計算器412提供控制信號D420。
在此，在圖17的解碼裝置中，通過重復進行準校驗節(jié)點運算和準變量節(jié)點運算，與圖13的解碼裝置相同，等效地重復進行校驗節(jié)點運算和變量節(jié)點運算。
并且，在圖13的解碼裝置中，設(shè)成由校驗節(jié)點運算得到的消息uj、和由變量節(jié)點運算得到的消息vi都由包含符號位的6位的普通量化值表示，但是在圖17的解碼裝置中，也設(shè)成消息uj和消息vi都由包含符號位的6位的普通量化值表示。另外，在圖17的解碼裝置中，存儲在接收用存儲器416中的接收數(shù)據(jù)D417也與圖13的解碼裝置相同，設(shè)成由包含符號位的6位的普通量化值表示。
此時，由6位的普通量化值表示由邊用存儲器413(圖17)提供給準校驗節(jié)點計算器421的消息D413(校驗節(jié)點消息udv)。另外，如后所述由9位的普通量化值表示由開關(guān)411(圖17)提供給準校驗節(jié)點計算器412的解碼中途結(jié)果D411(v)。
由邊用存儲器413(圖17)提供給準校驗節(jié)點計算器412的6位的普通量化值的消息D413(前次準校驗節(jié)點運算的結(jié)果得到的校驗節(jié)點消息uj中的、來自當前想要由式(8)求出變量節(jié)點消息vi的邊的校驗節(jié)點消息udv)、和由開關(guān)411(圖17)提供給準校驗節(jié)點計算器412的9位的普通量化值的解碼中途結(jié)果D411(v)，都提供給模塊B’的運算器431。
另外，由控制部417(圖17)提供給準校驗節(jié)點計算器412的控制信號D420，提供給選擇器435和選擇器442。
運算器431，進行式(8)的運算、即從在此提供的9位的解碼中途結(jié)果D411(v)減去同樣在此提供的6位的解碼中途結(jié)果D413(udv)，由此，求出6位的變量節(jié)點消息vi，作為6位的普通量化值的消息D431(vi)輸出。
此外，運算器431與構(gòu)成前述圖12的變量節(jié)點計算器103的運算器156相同，當式(8)的運算結(jié)果是由6位的普通量化值表示的數(shù)值范圍外時，截取該運算結(jié)果，作為6位的普通量化值的消息D431(vi)輸出。
運算器431輸出的6位的消息D431(vi)提供給模塊A’。在模塊A’中，來自運算器431的6位的消息D431(變量節(jié)點消息vi)中、表示最上位的位的正負的符號位D432(sign(vi))被提供給EXOR電路440及FIFO存儲器444，下位5位的絕對值D433(|vi|)被提供給LUT432。
如上所述，模塊A’與圖14所示的校驗節(jié)點計算器171的模塊A對應，因而，進行與模塊A相同的處理。
即，在模塊A’中，LUT432、運算器433、寄存器434、選擇器435、寄存器436、運算器437、FIFO存儲器438、LUT439、EXOR電路440、寄存器441、選擇器442、寄存器443、FIFO存儲器444、EXOR電路445，分別與圖14的模塊A的LUT 1121、運算器1122、寄存器1123、選擇器1124、寄存器1125、運算器1126、FIFO存儲器1127、LUT1128、EXOR電路129、寄存器130、選擇器131、寄存器132、FIFO存儲器133、EXOR電路134同樣地構(gòu)成。
并且，在模塊A’中，與圖14的模塊A相同，在圖19中由粗線表示的部分的位數(shù)，只多了作為高精度量化值和普通量化值的位數(shù)差的4位。
并且，在模塊A’中，LUT432對5位的絕對值D433(|vi|)，與式(7)中的非線性函數(shù)φ(|vi|)的運算結(jié)果D434(φ(|vi|))對應進行存儲。并且，在LUT432中，絕對值D433(|vi|)由普通量化值表示，而非線性函數(shù)φ(|vi|)的運算結(jié)果D434(φ(|vi|))由高精度量化值表示。即，LUT432對由普通量化值表示的5位的絕對值D 433(|vi|)，例如與由高精度量化值表示的9位的、非線性函數(shù)φ(|vi|)的運算結(jié)果D434(φ(|vi|))對應進行存儲。
LUT432將由普通量化值表示的5位的絕對值(5位的普通量化值的絕對值)D433(|vi|)作為輸入，讀出與其對應的由高精度量化值表示的9位的、非線性函數(shù)φ(|vi|)的運算結(jié)果D434(φ(|vi|))，輸出到運算器433和FIFO存儲器438。
因而，LUT432等效地進行運算式(7)中的非線性函數(shù)φ(|vi|)的處理、及將普通量化值變換為高精度量化值的處理，之后，在后述的LUT439中，使用高精度量化值進行處理，直到進行將高精度量化值變換為普通量化值的處理為止。
運算器433通過將9位的運算結(jié)果D434(φ(|vi|))和保存在寄存器434中的13位的值D435進行加法運算，累加運算結(jié)果D434，并將其結(jié)果得到的13位的累加值D435重新保存到寄存器434中。此外，當來自校驗矩陣H的一行的全部邊的消息D431(變量節(jié)點消息vi)的絕對值D433(|vi|)的運算結(jié)果被累加時，寄存器434被復位。
在此，運算器433輸出的累加值D 435是13位、從LUT432輸入到運算器433而成為累加對象的運算結(jié)果D434(φ(|vi|))是9位，其理解與在圖14中運算器1122的輸出為只比輸入到運算器1122的、來自LUT1121的9位的運算結(jié)果D1123(φ(|vi|))多4位的13位相同。
當逐一地讀入校驗矩陣H的一行的消息D431(變量節(jié)點消息vi)，在寄存器434中保存了1行部分的運算結(jié)果D434被累加得到的累加值時，由控制部417(圖17)提供的控制信號D420從0變化到1。例如，當校驗矩陣H的行的權(quán)重(row weight)是“9”時，控制信號D420到第八個運算結(jié)果D434被累加為止為“0”，當?shù)诰艂€運算結(jié)果D434被累加時為“1”。
當控制信號D420是“1”時，選擇器435選擇保存在寄存器434中的值、即從來自校驗矩陣H的一行的全部邊的消息D431(變量節(jié)點消息vi)求出的φ(|vi|)被累加得到的13位的值D435(從i＝1到i＝dc為止的∑φ(|vi|))，作為13位的值D436輸出到寄存器436并進行保存。寄存器436將保存的值D436作為13位的值D437提供給選擇器435和運算器437。當控制信號D420是“0”時，選擇器435選擇由寄存器436提供的值D437，輸出到寄存器436重新進行保存。即，寄存器436將前次累加得到的φ(|vi|)提供給選擇器435和運算器437，直到從來自校驗矩陣H的一行的全部邊的消息D431(變量節(jié)點消息vi)求出的φ(|vi|)被累加為止。
另一方面，在從寄存器436輸出新的值D437(從i＝1到i＝dc為止的∑φ(|vi|))為止的期間，F(xiàn)IFO存儲器438延遲LUT432輸出的9位的運算結(jié)果D434(φ(|vi|))，作為9位的D438提供給運算器437。運算器437從由寄存器436提供的13位的值D437減去由FIFO存儲器438提供的9位的D438，將其減法運算結(jié)果作為9位的減法運算值D439提供給LUT439。即，運算器437從來自校驗矩陣H的一行的全部邊的消息D431(變量節(jié)點消息vi)求出的φ(|vi|)的累加值，減去從來自想要求出校驗節(jié)點消息uj的邊的消息D431(變量節(jié)點消息vi)求出的φ(|vi|)，將其減法運算值(從i＝1到i＝dc-1為止的∑φ(|vi|))作為減法運算值D439提供給LUT439。
此外，當作為從由寄存器436提供的13位的值D437減去由FIFO存儲器438提供的9位的D438的減法運算結(jié)果的量化值(高精度量化值)，超過能夠由9位的減法運算值D439表示的最大值時，運算器437將作為減法運算結(jié)果的高精度量化值，截取為能夠由9位的高精度量化值表示的最大值，并輸出9位的減法運算值D439。
LUT439對減法運算值D439(從i＝1到i＝dc-1為止的∑φ(|vi|))，與進行了式(7)中的逆函數(shù)φ-1(∑φ(|vi|))運算的運算結(jié)果D440(φ-1(∑φ(|vi|)))對應進行存儲。并且，在LUT439中，減法運算值D439(從i＝1到i＝dc-1為止的∑φ(|vi|))由高精度量化值表示，而逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果D440(φ-1(∑φ(|vi|)))由普通量化值表示。即，LUT439對由高精度量化值表示的9位的減法運算值D439(從i＝1到i＝dc-1為止的∑φ(|vi|))，與由普通量化值表示的5位的、逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果D440(φ-1(∑φ(|vi|)))對應進行存儲。
LUT439將由高精度量化值表示的9位的減法運算值D439(從i＝1到i＝dc-1為止的∑φ(|vi|))作為輸入，讀出與其對應的由普通量化值表示的5位的、逆函數(shù)φ-1(∑φ(|vi|))的運算結(jié)果D440(φ-1(∑φ(|vi|)))并輸出。
因而，LUT439等效地進行運算式(7)中的逆函數(shù)φ-1(∑φ(|vi|))的運算的處理、及將高精度量化值變換為普通量化值的處理，之后在上述的LUT432中，使用普通量化值進行處理，直到進行將普通量化值變換為高精度量化值的處理為止。
與以上的處理并行，EXOR電路440通過運算保存在寄存器441中的1位的值D442和符號位D432的異或，進行符號位之間的乘法運算，將1位乘法運算結(jié)果D441重新保存到寄存器441中。此外，當從與校驗矩陣的一行的全部的1對應的解碼中途結(jié)果D411求出的變量節(jié)點消息vi(D431)的符號位D432被進行了乘法運算時，寄存器441被復位。
當從與校驗矩陣的一行的全部的1對應的解碼中途結(jié)果D411求出的變量節(jié)點消息vi(D431)的符號位D 432被進行乘法運算得到的乘法運算結(jié)果D441(從i＝1到dc為止的∏sign(vi))保存在寄存器441中時，由控制部417提供的控制信號D420從“0”變化到“1”。
當控制信號D420是“1”時，選擇器442選擇保存在寄存器441中的值、即從與校驗矩陣的一行的全部的1對應的解碼中途結(jié)果D411求出的符號位D432被進行乘法運算得到的值D442(從i＝1到i＝dc為止的∏sign(vi))，作為1位的值D443輸出到寄存器443并保存。寄存器443將保存的值D443作為1位的值D444提供給選擇器442和EXOR電路445。當控制信號D420是“0”時，選擇器442選擇由寄存器443提供的值D444，輸出到寄存器443并重新保存。即，直到從與校驗矩陣的一行的全部的1對應的解碼中途結(jié)果D411(解碼中途結(jié)果v)求出的變量節(jié)點消息vi(D431)的符號位D432被進行乘法運算為止，寄存器443將前次保存的值提供給選擇器442和EXOR電路445。
另一方面，在從寄存器443將新的值D444(從i＝1到i＝dc為止的∏sign(vi))提供給EXOR電路445為止的期間，F(xiàn)IFO存儲器444延遲符號位D432，作為1位的值D 445提供給EXOR電路445。EXOR電路445通過運算由寄存器443提供的值D444、和由FIFO存儲器444提供的值D445的異或，將值D444除以值D445，并將1位的除法運算結(jié)果作為除法運算值D446輸出。即，EXOR電路445將從與校驗矩陣的一行的全部的“1”對應的解碼中途結(jié)果D411求出的變量節(jié)點消息vi(D431)的符號位D432(sign(vi))的乘法運算值，除以來自要求出校驗節(jié)點消息uj的邊的變量節(jié)點消息vi(D431)的符號位D432(sign(vi))，作為除法運算值D446輸出其除法運算值(從i＝1到i＝dc-1為止的∏sign(vi))。
并且，在準校驗節(jié)點計算器412中，輸出由總共6位的普通量化值表示的消息D412(校驗節(jié)點消息uj)，該消息D412將從LUT439輸出的普通量化值的5位的運算結(jié)果D440設(shè)為下位5位，并且將由EXOR電路445輸出的1位的除法運算值D446設(shè)為最上位的位(符號位)。
以上，在準校驗節(jié)點計算器412中進行式(7)和式(8)的運算，求出作為校驗節(jié)點運算結(jié)果的、6位的普通量化值的校驗節(jié)點消息uj。該校驗節(jié)點消息uj，由準校驗節(jié)點計算器412提供給邊用存儲器413(圖17)進行存儲。
此外，圖9的校驗矩陣的行的權(quán)重最大是9，因此，準校驗節(jié)點計算器412具有FIFO存儲器438，延遲從9個解碼中途結(jié)果D411求出的9個運算結(jié)果D434(φ(|vi|))；FIFO存儲器444，延遲9個符號位D432。當計算行的權(quán)重不到9的行的校驗節(jié)點消息uj時，F(xiàn)IFO存儲器438和FIFO存儲器444中的延遲量被減小到該行的權(quán)重。
接著圖20示出了圖17的準變量節(jié)點計算器415的結(jié)構(gòu)例。
準變量節(jié)點計算器415由模塊C’構(gòu)成。模塊C’如上所述，與圖18所示的變量節(jié)點計算器103的模塊C對應，因而，進行與模塊C相同的處理。
即，在模塊C’中，運算器471、寄存器472、選擇器473、寄存器474、運算器475，分別與圖18的模塊C的運算器151、寄存器152、選擇器153、寄存器154、運算器156同樣地構(gòu)成。
由邊用存儲器413(圖17)向準變量節(jié)點計算器415提供作為校驗節(jié)點運算的結(jié)果的消息D413(校驗節(jié)點消息uj)，該消息D413被提供給運算器471。另外，由接收用存儲器416(圖17)向準變量節(jié)點計算器415提供接收數(shù)據(jù)D417(u0i)，該接收數(shù)據(jù)D417被提供給運算器475。并且，在準變量節(jié)點計算器415中，由控制部417(圖17)提供控制信號D422，該控制信號D422被提供給選擇器473。
在此，對準變量節(jié)點計算器415，由邊用存儲器413(圖17)提供的消息D413(校驗節(jié)點消息uj)、和由接收用存儲器416(圖17)提供的接收數(shù)據(jù)D417(u0i)如上所述，都由6位的普通量化值表示。
運算器471通過將消息D413和保存在寄存器472中的9位的值D471進行加法運算，累加消息D413uj，將其結(jié)果得到的9位的累加值重新保存到寄存器472。此外，當與校驗矩陣的一行的全部的1對應的消息D413(校驗節(jié)點消息uj)被累加時，寄存器472被復位。
在此，運算器471輸出的累加值是9位、輸入到運算器471進行累加的消息D413(uj)是6位，其理由與在圖12中運算器151的輸出為只比輸入到運算器151的6位的消息D103多3位的9位相同。
當寄存器472中保存1列部分的消息D413被累加得到的值時，由控制部417(圖17)提供的控制信號D422從“0”變化到“1”。例如，當列的權(quán)重是“5”時，控制信號D422在第四個消息D413被累加為止為“0”，當?shù)谖鍌€消息D413被累加時為“1”。
當控制信號D422是“1”時，選擇器473選擇保存在寄存器472中的值、即從來自校驗矩陣H的一行的全部邊的消息D413(校驗節(jié)點消息uj)被累加得到的9位的累加值D471(從j＝1到dv為止的∑uj)，輸出到寄存器474進行保存。寄存器474將保存的累加值D471作為9位的值D472提供給選擇器473和運算器475。當控制信號D422是“0”時，選擇器473選擇由寄存器474提供的9位的值D472，輸出到寄存器474并重新保存。即，直到來自校驗矩陣的1列的全部邊的消息D413(校驗節(jié)點消息uj)被累加為止，寄存器474將前次的累加值D472提供給選擇器473和運算器475。
運算器475將9位的累加值D472、和由接收用存儲器416(圖17)提供的6位的接收數(shù)據(jù)D417進行加法運算，將其結(jié)果得到的9位的值作為解碼中途結(jié)果D415(解碼中途結(jié)果v)輸出。
以上，在準變量節(jié)點計算器415中，不將普通量化值變換為高精度量化值、即直接使用普通量化值，進行式(5)的運算，求出9位的解碼中途結(jié)果v。該解碼中途結(jié)果v，從準變量節(jié)點計算器415提供給解碼中途結(jié)果保存用存儲器410(圖17)進行存儲。
此外，在解碼中途結(jié)果保存用存儲器410中，存儲由9位的普通量化值表示的解碼中途結(jié)果v，該9位的解碼中途結(jié)果v如上所述，通過開關(guān)411(圖17)提供給準校驗節(jié)點計算器412。
在圖17的解碼裝置中也與圖13的解碼裝置相同，通過在準校驗節(jié)點計算器412的LUT432中將普通量化值變換為高精度量化值、并且在LUT439中將高精度量化值變換為普通量化值，從而，在作為校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算非線性函數(shù)φ(x)后到運算其逆函數(shù)φ-1(x)為止的處理中，使用高精度量化值，在其他處理中使用普通量化值，因此，能夠抑制解碼裝置的大規(guī)?；腋呔鹊剡M行LDPC碼的解碼。
并且，在圖17的解碼裝置中，在準校驗節(jié)點計算器412中進行校驗節(jié)點運算、和變量節(jié)點運算的一部分，在準變量節(jié)點計算器415中進行變量節(jié)點運算的其他部分，因此，比起圖13的解碼裝置能夠減小裝置的規(guī)模。
即，在圖17的解碼裝置中，邊用存儲器413與圖13的邊用存儲器102對應，解碼中途結(jié)果保存用存儲器410與圖13的邊用存儲器100對應，接收用存儲器416與圖13的接收用存儲器104對應。
并且，圖17的邊用存儲器413、和對應的圖13的邊用存儲器102，都需要存儲個數(shù)與全邊數(shù)相等的6位的校驗節(jié)點消息uj，因此，需要全邊數(shù)的6位倍的存儲容量。另外，圖17的接收用存儲器416、和對應的圖13的接收用存儲器104，也都需要存儲個數(shù)與碼長相等的6位的接收數(shù)據(jù)u0i，因此，需要碼長的6位倍的存儲容量。
并且，圖13的邊用存儲器100與圖13的邊用存儲器102相同，需要個數(shù)與全邊數(shù)相等的存儲6位的變量節(jié)點消息vi，因此，需要全邊數(shù)的6位倍的存儲容量。
與此相對，與圖13的邊用存儲器100對應的圖17的解碼中途結(jié)果保存用存儲器410，需要個數(shù)與碼長相等的存儲準變量節(jié)點計算器415輸出的解碼中途結(jié)果v(D415)。解碼中途結(jié)果v如圖20所述，是9位(的普通量化值)，因此，解碼中途結(jié)果保存用存儲器410需要碼長的9位倍的存儲容量。
從而，對于解碼中途結(jié)果保存用存儲器410、和對應的圖13的邊用存儲器100，如果全邊數(shù)是碼長的3/2(＝9位/6位)倍，則需要相同的存儲容量。
然而，LDPC碼的校驗矩陣H是稀疏的，但是全邊數(shù)(在校驗矩陣H中為1的元素的總數(shù))通常大于碼長(校驗矩陣H的列數(shù))的3/2倍，例如，在圖9的校驗矩陣H中，全邊數(shù)(323個)也成為碼長(108)的約3(≈323/108)倍。
從而，解碼中途結(jié)果保存用存儲器410的存儲容量能夠設(shè)為少于對應的圖13的邊用存儲器100的存儲容量。
其結(jié)果，圖17的解碼裝置能夠比圖13的解碼裝置將裝置的規(guī)模減小與能夠使解碼中途結(jié)果保存用存儲器410的存儲容量少于對應的圖13的邊用存儲器100的存儲容量的相應部分。
另外，圖17的解碼裝置如上所述，(與準變量節(jié)點計算器415不同)不需要設(shè)置運算式(5)的模塊，也不需要設(shè)置圖18的(圖12)的FI FO存儲器155，因此，能夠比圖13的解碼裝置構(gòu)成為更小型。
在此，通過重復進行由式(7)表示的校驗節(jié)點運算、和由式(1)表示的變量節(jié)點運算來對LDPC碼進行解碼的第1解碼方法，與通過重復進行由式(8)及式(7)表示的準校驗節(jié)點運算、和由式(5)表示的準變量節(jié)點運算來對LDPC碼進行解碼的第2解碼方法等效。
并且，在第1及第2解碼方法的任意一個中都進行式(7)的運算，但是該式(7)能夠分解成式(9)、式(10)、及式(11)三個式子。
式9Vi＝φ(|vi|)…(9)式10W=Σi=1dc-1Vi...(10)]]>式11uj=φ-1(W)×Πi=1dc-1sign(vi)...(11)]]>通過按式(9)至式(11)的順序進行運算，能夠進行式(7)的運算、即校驗節(jié)點運算。
現(xiàn)在，按式(9)至式(11)的順序進行運算時，將該運算過程分為從由式(9)運算的非線性函數(shù)φ(|vi|)到由式(11)運算的逆函數(shù)φ-1(W)為止的“內(nèi)側(cè)”和“外側(cè)”時，在式(9)至式(11)的運算中，變量(消息)vi和uj只在“外側(cè)”使用，變量Vi和W只在“內(nèi)側(cè)”使用。
因而，可以對表示只在“外側(cè)”使用的變量vi及uj的量化值、和表示只在“內(nèi)側(cè)”使用的變量Vi及W的量化值，分配不同的數(shù)值。
因此，在圖13及圖17的解碼裝置中，作為表示變量vi及uj的量化值，采用以某量化寬度Q表示某動態(tài)范圍Dy的數(shù)值的普通量化值，并且作為表示變量Vi及W的量化值，采用以比量化寬度Q小的量化寬度表示比動態(tài)范圍Dy寬的動態(tài)范圍的數(shù)值的高精度量化值，即在作為校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算非線性函數(shù)φ(x)后到運算其逆函數(shù)φ-1(x)為止的處理(“內(nèi)側(cè)”)中，使用高精度量化值，并且在其他處理(“外側(cè)”)中使用普通量化值。
由此，能夠抑制解碼裝置的大規(guī)?；覍崿F(xiàn)LDPC碼的解碼的高精度化。換句話說，在實現(xiàn)一定精度(性能)的LDPC碼的解碼時，能夠大幅削減解碼裝置的規(guī)模。
即，圖21示出了關(guān)于各種解碼裝置的BER/FER的仿真結(jié)果。
此外，在圖21中，橫軸表示每1位的信號功率對噪聲功率比Eb/No，縱軸表示BER(Bit Error Rate位誤碼率)或者FER(Frame Error Rate幀誤碼率)。另外，在圖21中，由實線表示BER，由虛線表示FER。
在圖21中×記號表示如下情況下的BER/FER在圖10的解碼裝置中，由6位普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i，進行LDPC碼的解碼的情況。
另外，在圖21中Δ記號表示如下情況下的BER/FER在圖10的解碼裝置中，由10位的高精度量化值表示消息uj、vi、及接收數(shù)據(jù)u0i，進行LDPC碼的解碼的情況。
比較由×記號表示的BER及FER、和由Δ記號表示的BER及FER可知，由10位的高精度量化值表示消息uj、vi、及接收數(shù)據(jù)u0i時，比由6位的普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i時，BER及FER顯著提高。反過來說，由6位的普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i時，比由10位的高精度量化值表示消息uj、vi、及接收數(shù)據(jù)u0i時，BER及FER大大劣化。
然而，由6位的普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i時，與由10位的高精度量化值表示它們時相比，只關(guān)于存儲消息uj、vi、及接收數(shù)據(jù)u0i的存儲器，就能夠?qū)⒀b置規(guī)模削減40％。因為存儲消息uj、vi、及接收數(shù)據(jù)u0i的存儲器的存儲容量，與消息uj、vi、及接收數(shù)據(jù)u0i的量化位數(shù)成比例。
另一方面，在圖21中○記號表示如下情況下的BER和FER在圖13的解碼裝置中由6位的普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i，在LUT1121(圖14)中將6位的普通量化值變換為10位的高精度量化值，并且，在LUT1128(圖14)中將10位的高精度量化值變換為6位的普通量化值，進行LDPC碼的解碼的情況。
根據(jù)圖13的解碼裝置，可知能夠得到與由10位的高精度量化值表示消息uj、vi、及接收數(shù)據(jù)u0i時大致同等的性能(精度)。
并且，在圖13的解碼裝置中，由6位的普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i，因此，能夠使裝置規(guī)模與由6位的普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i的圖10的解碼裝置大致同等。
即，根據(jù)圖13的解碼裝置，如果與由6位的普通量化值表示消息uj、vi、及接收數(shù)據(jù)u0i的圖10的解碼裝置進行比較，則能夠以與該解碼裝置同等的規(guī)模進行更高精度的解碼。
另外，根據(jù)圖13的解碼裝置，如果與由10位的高精度量化值表示消息uj、vi、及接收數(shù)據(jù)u0i的圖10的解碼裝置進行比較，則能夠以小的裝置規(guī)模實現(xiàn)與該解碼裝置同等的性能、即如上所述能夠?qū)⒋鎯邮諗?shù)據(jù)u0i等的存儲器削減40％來實現(xiàn)。
在此，當LDPC碼的碼長變長時，關(guān)于解碼裝置整體的規(guī)模，存儲數(shù)據(jù)u0i等的存儲器規(guī)模占主導地位，根據(jù)情況存儲接收數(shù)據(jù)u0i等的存儲器占解碼裝置規(guī)模的80％或大于80％。因而，存儲接收數(shù)據(jù)u0i等的存儲器削減效果極大。
此外，在本實施方式中，采用了具有逐一地依次進行各節(jié)點運算的完全串行解碼(full serial decoding)體系結(jié)構(gòu)的解碼裝置，但是解碼裝置的結(jié)構(gòu)并沒有被特別限定。即，本發(fā)明除了具有完全串行解碼體系結(jié)構(gòu)的解碼裝置之外，例如還能夠應用于具有同時進行全部節(jié)點運算的完全并行解碼(full parallel decoding)體系結(jié)構(gòu)的解碼裝置、具有同時進行不是一個也不是全部、而是一定數(shù)量的節(jié)點運算的一部分的部分并行解碼(partly paralleldecoding)體系結(jié)構(gòu)的解碼裝置。
并且，校驗矩陣H并不限定于圖9所示的矩陣。
另外，由普通量化值、高精度量化值表示的數(shù)據(jù)(例如，消息uj、vi或接收數(shù)據(jù)u0i、解碼中途結(jié)果v等)的位數(shù)(量化位數(shù))，也不限定于上述的值。
并且，作為圖13的邊用存儲器100及102、接收用存儲器104、圖17的解碼中途結(jié)果保存用存儲器410、邊用存儲器413、接收用存儲器416，例如能夠使用RAM(Random Access Memory隨機存儲器)。在此，作為這些邊用存儲器100等使用的RAM的每1字的位數(shù)(位寬)、RAM能夠存儲的字數(shù)并沒有特別限定。另外，通過根據(jù)RAM的位寬、字數(shù)，對多個RAM提供同樣的控制信號(例如，片選信號、地址信號)，能夠?qū)⒃摱鄠€RAM理論上視作一個RAM而作為邊用存儲器100等使用。即，例如當物理上一個RAM位寬不到接收數(shù)據(jù)u0i等的量化位數(shù)時，能夠?qū)⒍鄠€RAM理論上視作一個RAM而存儲接收數(shù)據(jù)u0i等。
另外，在本實施方式中，由LUT1121(圖14)、LUT432(圖19)、或者LUT1128(圖14)、LUT439(圖19)等的LUT，將普通量化值變換為高精度量化值，或者將高精度量化值變換為普通量化值，但是能夠與LUT分開而設(shè)置變換電路，由該變換電路進行從普通量化值和高精度量化值中的一個向另一個的變換。這種情況下，例如在圖14中，將普通量化值變換為高精度量化值的變換電路被設(shè)置在緊接LUT1121的輸入之前，將高精度量化值變換為普通量化值的變換電路被設(shè)置在緊接LUT1128的輸出之后。
但是，通過由LUT進行從普通量化值和高精度量化值中的一個向另一個的變換，不需要與LUT分開而設(shè)置變換電路，因此，能夠使裝置規(guī)模小型化。
并且，在本實施方式中，使得由LUT1121(圖14)、LUT432(圖19)、或者LUT1128(圖14)、LUT439(圖19)等的LUT進行非線性函數(shù)φ(x)、或者其逆函數(shù)φ-1(x)的運算，但是，例如能夠由CPU(Central Processing Unit中央處理單元)、邏輯電路進行非線性函數(shù)φ(x)及其逆函數(shù)φ-1(x)的運算。
此外，例如能夠?qū)⑸鲜鰧DPC碼進行解碼的解碼裝置應用于接收(數(shù)字)衛(wèi)星廣播的調(diào)諧器等。
權(quán)利要求
1.一種解碼裝置，是LDPC碼、即低密度奇偶校驗碼的解碼裝置，其特征在于，具備第1運算部，進行用于前述LDPC碼的解碼的校驗節(jié)點運算，前述校驗節(jié)點運算包含非線性函數(shù)的運算及前述非線性函數(shù)的逆函數(shù)的運算；第2運算部，進行用于前述LDPC碼的解碼的變量節(jié)點運算，前述第1運算部具有第1變換部，將分配為數(shù)值的第1量化值，變換為表示比前述第1量化值精度高的數(shù)值的第2量化值；第2變換部，將前述第2量化值變換為前述第1量化值，前述第1及第2運算部，在作為前述校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算前述非線性函數(shù)后到運算前述逆函數(shù)前為止的處理中，使用前述第2量化值，在其他處理中，使用前述第1量化值。
2.根據(jù)權(quán)利要求1所述的解碼裝置，其特征在于，前述第1運算部進行前述校驗節(jié)點運算、和前述變量節(jié)點運算的一部分；前述第2運算部進行前述變量節(jié)點運算的其他部分。
3.根據(jù)權(quán)利要求1所述的解碼裝置，其特征在于，前述第2量化值表示動態(tài)范圍比前述第1量化值表示的數(shù)值的動態(tài)范圍窄的數(shù)值。
4.根據(jù)權(quán)利要求1所述的解碼裝置，其特征在于，前述第2量化值是量化寬度比前述第1量化值小的量化值。
5.根據(jù)權(quán)利要求1所述的解碼裝置，其特征在于，前述第2量化值是位數(shù)比前述第1量化值多的量化值。
6.根據(jù)權(quán)利要求1所述的解碼裝置，其特征在于，前述第1變換部是將前述第1量化值作為輸入，根據(jù)前述第2量化值輸出對前述非線性函數(shù)進行運算的結(jié)果的LUT、即查詢表；前述第2變換部是將前述第2量化值作為輸入，根據(jù)前述第1量化值輸出對前述逆函數(shù)進行運算的結(jié)果的LUT。
7.一種解碼方法，是LDPC碼的解碼裝置的解碼方法，該解碼裝置具備第1運算部，進行用于前述LDPC碼的解碼的校驗節(jié)點的校驗節(jié)點運算，前述校驗節(jié)點運算包含非線性函數(shù)的運算及前述非線性函數(shù)的逆函數(shù)的運算；第2運算部，進行用于前述LDPC碼的解碼的變量節(jié)點的變量節(jié)點運算，其特征在于，包含第1變換步驟，將分配為數(shù)值的第1量化值，變換為表示比前述第1量化值精度高的數(shù)值的第2量化值；第2變換步驟，將前述第2量化值變換為前述第1量化值，在前述第1及第2運算部中，在作為前述校驗節(jié)點運算及變量節(jié)點運算進行的處理中的、從運算前述非線性函數(shù)后到運算前述逆函數(shù)為止的處理中，使用前述第2量化值，在其他處理中，使用前述第1量化值。
全文摘要
提供一種解碼裝置及解碼方法，抑制裝置的大規(guī)模化且高精度地進行LDPC碼的解碼。校驗節(jié)點計算器(171)進行用于LDPC碼的解碼的校驗節(jié)點運算，該校驗節(jié)點運算包含非線性函數(shù)φ(x)的運算及非線性函數(shù)的逆函數(shù)φ
文檔編號H03M13/03GK1855731SQ20061007606
公開日2006年11月1日 申請日期2006年4月25日 優(yōu)先權(quán)日2005年4月25日
發(fā)明者橫川峰志, 筱原雄二, 新谷修 申請人:索尼株式會社