專利名稱：一種用于實現(xiàn)時鐘相位平滑切換的數(shù)字鎖相環(huán)裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種用于實現(xiàn)時鐘相位平滑切換的數(shù)字鎖相環(huán)裝置及方法。
背景技術(shù)：
在大部分?jǐn)?shù)字通信系統(tǒng)的設(shè)計中，時鐘的重要性是不言而喻的，不但對設(shè)備時鐘的等級要求高，需要采用數(shù)字鎖相環(huán)(DPLL，Digital Phase LockedLoop)實現(xiàn)，同時要求主備時鐘采用“1+1”熱備份，即一主一備，備用鎖相環(huán)跟蹤主用時鐘，確保主備時鐘同頻，一旦主用時鐘單元失效，備用時鐘馬上被倒換為主用狀態(tài)，為數(shù)字系統(tǒng)提供定時時鐘源。但是，在時鐘源由備到主的倒換過程中，若存在時鐘相位階躍，則通信系統(tǒng)可能存在誤碼或業(yè)務(wù)中斷等嚴(yán)重告警，因此，要求主備時鐘的相位差可以精確控制，以確保時鐘倒換時的相位階躍不影響設(shè)備業(yè)務(wù)的可靠運行。
在現(xiàn)有技術(shù)中，基于數(shù)字鎖相環(huán)電路實現(xiàn)主備時鐘平滑倒換的方式，主要有以下兩種方式一如圖1所示，主時鐘和備時鐘的產(chǎn)生均采用傳統(tǒng)數(shù)字鎖相環(huán)，跟蹤于同一個參考時鐘源，主備倒換時系統(tǒng)時鐘相跳主要由數(shù)字鎖相環(huán)的穩(wěn)態(tài)相差決定。數(shù)字環(huán)的原理模塊1完成鑒相和相位誤差數(shù)字化，一般用FPGA完成(如圖2所示)，鑒相結(jié)果由高頻時鐘信號(一般需要對系統(tǒng)時鐘進行倍頻處理)采樣計數(shù)，得到一個數(shù)字化的相位誤差，再由CPU進行數(shù)字濾波、鎖相處理，最后經(jīng)數(shù)模轉(zhuǎn)換為壓控晶振(VCXO)的壓控電壓值，實現(xiàn)整個環(huán)路的鎖定。由于FPGA本身速度問題，計數(shù)器的高頻時鐘信號速度一般在100MHz左右，時鐘鑒相精度受到限制；同時在軟件濾波算法中，只對參考時鐘和本地系統(tǒng)時鐘之間相對相位誤差敏感，由于每次上電的初始相位差均不一致，導(dǎo)致主備系統(tǒng)時鐘相差根本無法控制。因此該方式的缺點是數(shù)字鎖相環(huán)的穩(wěn)態(tài)相差不可控，根本無法提供主備時鐘倒換的相差控制。
方式二如圖3所示，當(dāng)作為主用時，輸出的主時鐘采用數(shù)字鎖相環(huán)產(chǎn)生；當(dāng)輸出時鐘作為備用時，則采用圖中的備用時鐘鎖相環(huán)產(chǎn)生，跟蹤于對端主用時鐘。備用鎖相環(huán)主要包括模擬濾波器、模數(shù)轉(zhuǎn)換(ADC)、數(shù)字濾波處理(一般在FPGA內(nèi)部實現(xiàn))、數(shù)模轉(zhuǎn)換(DAC)以及鑒相器等組成，產(chǎn)生一個與主時鐘基本同頻同相的時鐘信號。該種方式的特點在于在備到主的倒換過程中，數(shù)字鎖相環(huán)控制電壓首先通過模數(shù)轉(zhuǎn)換(ADC)直接采樣提取作為備用環(huán)壓控晶振的控制電壓值，經(jīng)FPGA實現(xiàn)數(shù)字濾波和相位調(diào)整，再由CPU完成數(shù)字采集和數(shù)字濾波，通過數(shù)/模轉(zhuǎn)換(DAC)得到的，因此，能保證主備系統(tǒng)時鐘倒換瞬間產(chǎn)生很小的相跳，實現(xiàn)平滑過渡。最后在主備倒換結(jié)束后，主系統(tǒng)時鐘才完全由主用環(huán)產(chǎn)生。
該方式二的主要缺點在于增加了模數(shù)轉(zhuǎn)換器和數(shù)字濾波、相位調(diào)整等電路，使得電路復(fù)雜化，不利于實現(xiàn)系統(tǒng)的高集成度，同時生產(chǎn)和調(diào)試不方便，系統(tǒng)穩(wěn)定性不高。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于，提供一種用于實現(xiàn)時鐘相位平滑切換的數(shù)字鎖相環(huán)裝置及方法，利用時間數(shù)字轉(zhuǎn)換器達到鑒頻鑒相目的，同時通過提高相位差的控制精度，來克服現(xiàn)有技術(shù)難以實現(xiàn)的缺陷，解決主備時鐘倒換時出現(xiàn)的較大相位階躍問題。
本發(fā)明提供一種用于實現(xiàn)時鐘相位平滑切換的數(shù)字鎖相環(huán)裝置，用于實現(xiàn)主備時鐘相位的平滑切換，包括數(shù)模轉(zhuǎn)換器、壓控晶體振蕩器、分頻器，其特點在于，所述數(shù)字鎖相環(huán)裝置進一步包括參考源處理單元、時間數(shù)字轉(zhuǎn)換器、CPU濾波與鎖相處理單元，其中，參考源處理單元，用于對參考時鐘源進行分頻處理和對多個參考源進行選擇處理，并且輸出一個參考時鐘到所述時間數(shù)字轉(zhuǎn)換器；時間數(shù)字轉(zhuǎn)換器，用于對來自參考源處理單元的參考時鐘和來自分頻器的本地時鐘進行鑒頻鑒相，并將兩者的相位誤差轉(zhuǎn)換為相應(yīng)編碼的數(shù)字信號輸出至CPU濾波與鎖相處理單元；CPU濾波與鎖相處理單元，用于對所述數(shù)字信號進行相位線性處理、低通數(shù)字濾波處理、鎖相處理，并輸出數(shù)字相位誤差信號至所述數(shù)模轉(zhuǎn)換器；數(shù)模轉(zhuǎn)換器，用于將所述數(shù)字相位誤差信號進行數(shù)模轉(zhuǎn)換，輸出相應(yīng)的模擬壓控值到所述壓控晶體振蕩器；壓控晶體振蕩器，用于根據(jù)所接收的模擬壓控值輸出相應(yīng)振蕩頻率；分頻器，用于獲取所述振蕩頻率并對其進行相應(yīng)的分頻處理，將與參考頻率同頻的本地時鐘送至?xí)r間數(shù)字轉(zhuǎn)換器。
所述參考源處理單元，在所述數(shù)字鎖相環(huán)裝置作為主用時鐘產(chǎn)生單元時，用于控制該數(shù)字鎖相環(huán)裝置跟蹤于參考源；在所述數(shù)字鎖相環(huán)裝置作為備用時鐘產(chǎn)生單元時，用于控制該數(shù)字鎖相環(huán)裝置跟蹤于主用時鐘。
所述時間數(shù)字轉(zhuǎn)換器，是高精度時間數(shù)字轉(zhuǎn)換器，其分辨率是主備時鐘相位差的控制精度，其轉(zhuǎn)換精度與數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換精度相當(dāng)。
所述CPU濾波與鎖相處理單元，通過超前滯后判斷、異常數(shù)據(jù)剔除、數(shù)據(jù)平均對所述數(shù)字信號進行的相位線性處理。
所述CPU濾波與鎖相處理單元，在捕捉階段通過設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述數(shù)字信號進行鑒頻濾波處理；在前后兩次時間數(shù)字轉(zhuǎn)換器輸出值變化小于一個預(yù)定值時通過設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述數(shù)字信號進行鑒相濾波處理。
所述CPU濾波與鎖相處理單元，根據(jù)所需要的主備時鐘相位差偏置值，通過環(huán)路穩(wěn)態(tài)相差的牽引處理，逐漸將參考時鐘和本地時鐘的相位誤差牽引至所設(shè)置的相位差偏置值。
本發(fā)明還提供一種基于所述數(shù)字鎖相環(huán)裝置的鎖相方法，包括如下步驟(1)利用參考源處理單元依據(jù)主備類型對多個參考時鐘源進行選擇處理，并將選定的一個參考時鐘送至?xí)r間數(shù)字轉(zhuǎn)換器；
(2)利用時間數(shù)字轉(zhuǎn)換器將所述參考時鐘與來自分頻器的本地時鐘的相位誤差轉(zhuǎn)換為相應(yīng)編碼的數(shù)字信號，并將其送至CPU濾波與鎖相處理單元；(3)CPU濾波與鎖相處理單元對所述相差數(shù)字信號進行濾波和鎖相處理；(4)通過數(shù)模轉(zhuǎn)換器將經(jīng)濾波與鎖相處理后的相差數(shù)字信號轉(zhuǎn)換為壓控晶體振蕩器的壓控電壓值；(5)依據(jù)所述壓控電壓值，調(diào)節(jié)所述壓控晶體振蕩器輸出相應(yīng)的振蕩頻率，其中一路輸出至分頻器，其中，所述分頻器對所述振蕩頻率進行分頻處理，輸出與參考時鐘同頻的本地時鐘至所述時間數(shù)字轉(zhuǎn)換器。
所述步驟(1)包括在所述數(shù)字鎖相環(huán)裝置作為主用時鐘產(chǎn)生單元時，所述參考源處理單元選擇參考源作為一個參考時鐘輸出到所述時間數(shù)字轉(zhuǎn)換器；在所述數(shù)字鎖相環(huán)裝置作為備用時鐘產(chǎn)生單元時，所述參考源處理單元選擇主用時鐘作為一個參考時鐘輸出到所述時間數(shù)字轉(zhuǎn)換器。
所述步驟(2)中所述時間數(shù)字轉(zhuǎn)換器的分辨率是主備時鐘相位差的控制精度，所述時間轉(zhuǎn)換器的轉(zhuǎn)換精度與所述數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換精度相當(dāng)。
所述步驟(3)包括(3-1)通過超前滯后判斷、異常數(shù)據(jù)剔除、數(shù)據(jù)平均對所述相差數(shù)字信號進行相位線性化處理；(3-2)在捕捉階段設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述相差數(shù)字信號進行鑒頻濾波處理；(3-3)當(dāng)前后兩次的TDC輸出值變化小于某個預(yù)定值時設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述相差數(shù)字信號進行鑒相濾波處理；(3-4)根據(jù)所需要的主備時鐘相位差偏置值，進行環(huán)路穩(wěn)態(tài)相差的牽引處理，逐漸把參考時鐘和本地時鐘的相位誤差牽引到所設(shè)置的相位差偏置值。
本發(fā)明上述的裝置及方法，與現(xiàn)有幾種技術(shù)相比，由于采用專用的時間數(shù)字轉(zhuǎn)換單元(TDC)實現(xiàn)鑒相和相位誤差數(shù)字化，提高了相位誤差檢測精度，可以實現(xiàn)高精度的主備系統(tǒng)時鐘相位誤差控制，從而達到主備時鐘平滑倒換的目的，可省去背景技術(shù)中方式二為保證主備時鐘平滑倒換而引入的復(fù)雜的備鎖相環(huán)方案，因而電路結(jié)構(gòu)簡單，并且全數(shù)字的時間間隔轉(zhuǎn)換單元、數(shù)字濾波和鎖相處理、分頻單元等便于芯片集成，可以大大提高系統(tǒng)的可靠性和集成度。


圖1是現(xiàn)有技術(shù)中實現(xiàn)主備系統(tǒng)時鐘倒換的方式一的原理圖；圖2是圖1所示鎖相環(huán)裝置的鑒相和相位誤差數(shù)字化實現(xiàn)原理圖；圖3是現(xiàn)有技術(shù)中實現(xiàn)主備時鐘互鎖及倒換的方式二的原理框圖；圖4是本發(fā)明所述鎖相環(huán)裝置的一種實現(xiàn)方案的結(jié)構(gòu)框圖；圖5是本發(fā)明TDC實現(xiàn)鑒相及其相位誤差數(shù)字化的原理圖；圖6是本發(fā)明CPU濾波和鎖相處理單元進行濾波和鎖相處理的流程圖。
具體實施例方式
下面結(jié)合附圖及具體實施例對本發(fā)明技術(shù)方案作進一步的詳細描述。
本發(fā)明主要涉及通信系統(tǒng)中時鐘相位平滑切換的控制技術(shù)，采用DPLL(Digital Phase Locked Loop)實現(xiàn)主備時鐘互鎖下平滑切換。本發(fā)明提供一種基于新型的數(shù)字鎖相環(huán)用于主備時鐘平滑倒換的鎖相環(huán)裝置，該數(shù)字鎖相環(huán)的鑒相器采樣時間數(shù)字轉(zhuǎn)換器TDC實現(xiàn)，既可達到鑒頻鑒相目的，同時大大提高相位差的控制精度，可以克服現(xiàn)有技術(shù)難以實現(xiàn)的缺陷，解決主備時鐘倒換時出現(xiàn)的較大相位階躍問題。
為解決上述問題，本發(fā)明所述的數(shù)字鎖相環(huán)裝置的技術(shù)方案如下
直接通過控制數(shù)字鎖相環(huán)的穩(wěn)態(tài)相差來保證主備系統(tǒng)時鐘的相位差，進而保證主備用單元倒換時相位平滑過渡。
如圖4所示，所述數(shù)字鎖相環(huán)裝置包括參考源處理單元、時間數(shù)字轉(zhuǎn)換器(TDC)、CPU濾波與鎖相處理單元、數(shù)模轉(zhuǎn)換器、壓控晶體振蕩器(VCXO)、分頻器，其中，1)參考源處理單元用于對參考時鐘源進行分頻處理和對多個參考源進行選擇處理，并且輸出一個參考時鐘到所述時間數(shù)字轉(zhuǎn)換器。在所述數(shù)字鎖相環(huán)裝置作為主用時鐘產(chǎn)生單元時，用于控制該數(shù)字鎖相環(huán)裝置跟蹤于參考源；在所述數(shù)字鎖相環(huán)裝置作為備用時鐘產(chǎn)生單元時，用于控制該數(shù)字鎖相環(huán)裝置跟蹤于主用時鐘，保證主、備時鐘的頻率一致。在本實施例中，如圖4所示，作為主用時，數(shù)字鎖相環(huán)跟蹤于參考時鐘源。主用下的數(shù)字鎖相環(huán)跟蹤于一個頻率為8KHz的時鐘信號，而備用下的數(shù)字鎖相環(huán)跟蹤于經(jīng)9720倍分頻后的主用時鐘，取8KHz時鐘信號的目的是滿足TDC(單元2)時鐘數(shù)字轉(zhuǎn)換的輸入頻率要求以及轉(zhuǎn)換精度要求。
2)時間數(shù)字轉(zhuǎn)換器(TDC)利用高精度的時間數(shù)字轉(zhuǎn)換器TDC實現(xiàn)鑒頻鑒相和相位誤差數(shù)字化，將參考時鐘和本地時鐘之間的相位差轉(zhuǎn)換為相應(yīng)編碼的數(shù)字信號，該值直接體現(xiàn)數(shù)字鎖相環(huán)穩(wěn)態(tài)相差的控制精度，輸出12位數(shù)字信號給CPU濾波與鎖相處理單元(單元3)。
其中，TDC的實現(xiàn)原理如圖5所示，Start信號為經(jīng)參考源處理單元(單元1)處理后的時鐘源，Stop信號為VCXO時鐘經(jīng)分頻后的本地時鐘，輸出的數(shù)據(jù)為參考時鐘超前于本地時鐘，通過數(shù)據(jù)總線接口送給下一級的CPU濾波與鎖相處理單元。其中，時間數(shù)字轉(zhuǎn)換器的分辨率是主備時鐘相位差的控制精度，轉(zhuǎn)換精度要求與DAC的轉(zhuǎn)換精度相當(dāng)即可。本實施例中，DAC的轉(zhuǎn)換位數(shù)為12位，頻率控制精度為25PPB，控制步長20ms，則TDC的轉(zhuǎn)換精度要求為500ps，對應(yīng)8K信號寬度就是12位數(shù)；3)CPU濾波與鎖相處理單元
CPU濾波與鎖相處理單元接收TDC送過來的相差數(shù)字信號，進行數(shù)字濾波與鎖相處理，必須具有判斷參考時鐘超前或滯后本地時鐘的功能模塊，同時對相位誤差進行數(shù)字低通濾波的處理；還具有相應(yīng)的相位線性化處理、數(shù)字濾波、鎖相處理模塊。根據(jù)主備時鐘相位差的要求，設(shè)置相應(yīng)的TDC偏置值，可精確環(huán)路的穩(wěn)態(tài)相差。
CPU濾波與鎖相處理單元以50Hz頻率獲取TDC送出來的12位時間數(shù)據(jù)轉(zhuǎn)換數(shù)值，其進行濾波與鎖相處理的過程，如圖6所示，主要包括以下幾個環(huán)節(jié)(601)首先對鑒相數(shù)據(jù)進行相位線性化處理，目的是判斷本地時鐘超前還是滯后于參考時鐘，相位線性化處理包括A、超前滯后判斷；B、異常數(shù)據(jù)剔除；C、數(shù)據(jù)平均等。線性化處理后的數(shù)據(jù)就能正常反映參考時鐘和本地時鐘之間的鑒相值；(602)在捕捉階段先進行鑒頻濾波處理，此時環(huán)路帶寬設(shè)置為10Hz，阻尼系數(shù)設(shè)置為0.707；(603)當(dāng)前后兩次的TDC輸出值變化小于某個預(yù)定值時，進行鑒相濾波處理，此時環(huán)路帶寬設(shè)置為2Hz，阻尼系數(shù)設(shè)置為5；(604)根據(jù)所需要的主備時鐘相位差偏置值，進行環(huán)路穩(wěn)態(tài)相差的牽引處理，逐漸把參考時鐘和本地時鐘的相位誤差牽引到所設(shè)置的相位差偏置值。
4)數(shù)模轉(zhuǎn)換器(D/A)數(shù)模轉(zhuǎn)換器(單元4)對濾波后的數(shù)字相位誤差信號進行數(shù)模轉(zhuǎn)換，將其轉(zhuǎn)換為模擬電壓，作為VCXO(單元5)的輸入壓控電壓。
5)壓控晶體振蕩器(VCXO)VCXO根據(jù)輸入的壓控電壓調(diào)整其輸出頻率，本例中輸出頻率為77.76MHz。
6)分頻器分頻器(單元6)再對VCXO所輸出的頻率進行9720分頻處理，以得到所需8KHz的本地時鐘，送至TDC，以達到本地時鐘和參考時鐘同頻。
基于本發(fā)明所述的數(shù)字鎖相環(huán)裝置，本發(fā)明還提供了一種實現(xiàn)高精度控制時鐘穩(wěn)態(tài)相位誤差的鎖相方法，包括如下步驟(1)利用參考源處理單元依據(jù)主備類型對多個參考時鐘源進行選擇處理，并將選定的一個參考時鐘送至?xí)r間數(shù)字轉(zhuǎn)換器；(2)利用時間數(shù)字轉(zhuǎn)換器將所述參考時鐘與來自分頻器的本地時鐘的相位誤差轉(zhuǎn)換為相應(yīng)編碼的數(shù)字信號，并將其送至CPU濾波與鎖相處理單元；(3)CPU濾波與鎖相處理單元對所述相差數(shù)字信號進行濾波和鎖相處理；其中，包括CPU根據(jù)主備時鐘相位誤差的偏置值，根據(jù)TDC的檢測精度，把環(huán)路穩(wěn)態(tài)相差控制在所需的參數(shù)值上的步驟。主備時鐘相位差由CPU鎖相過程中進行調(diào)整的，調(diào)整的精度由TDC的精度決定，而調(diào)整的幅度(即偏置值)由系統(tǒng)對該鎖相環(huán)穩(wěn)態(tài)相差的要求決定。調(diào)整時由整個鎖相環(huán)路閉環(huán)工作時負反饋(即通過VCXO的輸出時鐘)給TDC。
(4)通過數(shù)模轉(zhuǎn)換器將經(jīng)濾波與鎖相處理后的相差數(shù)字信號轉(zhuǎn)換為壓控晶體振蕩器的壓控電壓值；(5)依據(jù)所述壓控電壓值，調(diào)節(jié)所述壓控晶體振蕩器輸出相應(yīng)的振蕩頻率，其中一路送至所述分頻器，通過分頻器對所述振蕩頻率進行分頻處理，輸出與參考時鐘同頻的本地時鐘至所述時間數(shù)字轉(zhuǎn)換器。
實驗數(shù)據(jù)和相關(guān)資料表明，采用TDC的數(shù)字鎖相環(huán)，其參考時鐘和本地時鐘之間的相位誤差精度可控制在500ps以內(nèi)，可以滿足目前絕大多數(shù)通信設(shè)備的要求。
本發(fā)明通過改進傳統(tǒng)數(shù)字鎖相環(huán)鑒相器的設(shè)計方法，從而達到單數(shù)字鎖相環(huán)實現(xiàn)主備時鐘相位平滑倒換的目的。基于采用TDC進行鑒相處理的數(shù)字鎖相環(huán)，應(yīng)用本發(fā)明所述的實現(xiàn)高精度控制時鐘穩(wěn)態(tài)相位誤差的方法，根據(jù)主備狀態(tài)，無論是作為主用的鎖相環(huán)，還是作為備用鎖相環(huán)，都能夠有效的高精度控制參考時鐘和本地時鐘之間的時鐘相位誤差，從而進一步地能夠?qū)崿F(xiàn)主備時鐘的平滑切換。此外，若采用專用的FPGA實現(xiàn)時間數(shù)據(jù)轉(zhuǎn)換、鎖相和數(shù)字濾波處理等，整個系統(tǒng)設(shè)計更加集成、簡單和可靠。
權(quán)利要求
1.一種用于實現(xiàn)時鐘相位平滑切換的數(shù)字鎖相環(huán)裝置，用于實現(xiàn)主備時鐘相位的平滑切換，包括數(shù)模轉(zhuǎn)換器、壓控晶體振蕩器、分頻器，其特征在于，進一步包括參考源處理單元、時間數(shù)字轉(zhuǎn)換器、CPU濾波與鎖相處理單元，其中，參考源處理單元，用于對參考時鐘源進行分頻處理和對多個參考源進行選擇處理，并且輸出一個參考時鐘到所述時間數(shù)字轉(zhuǎn)換器；時間數(shù)字轉(zhuǎn)換器，用于對來自參考源處理單元的參考時鐘和來自分頻器的本地時鐘進行鑒頻鑒相，并將兩者的相位誤差轉(zhuǎn)換為相應(yīng)編碼的數(shù)字信號輸出至CPU濾波與鎖相處理單元；CPU濾波與鎖相處理單元，用于對所述數(shù)字信號進行相位線性處理、低通數(shù)字濾波處理、鎖相處理，并輸出數(shù)字相位誤差信號至所述數(shù)模轉(zhuǎn)換器；數(shù)模轉(zhuǎn)換器，用于將所述數(shù)字相位誤差信號進行數(shù)模轉(zhuǎn)換，輸出相應(yīng)的模擬壓控值到所述壓控晶體振蕩器；壓控晶體振蕩器，用于根據(jù)所接收的模擬壓控值輸出相應(yīng)振蕩頻率；分頻器，用于獲取所述振蕩頻率并對其進行相應(yīng)的分頻處理，將與參考頻率同頻的本地時鐘送至?xí)r間數(shù)字轉(zhuǎn)換器。
2.如權(quán)利要求1所述的裝置，其特征在于，所述參考源處理單元，在所述數(shù)字鎖相環(huán)裝置作為主用時鐘產(chǎn)生單元時，用于控制該數(shù)字鎖相環(huán)裝置跟蹤于參考源；在所述數(shù)字鎖相環(huán)裝置作為備用時鐘產(chǎn)生單元時，用于控制該數(shù)字鎖相環(huán)裝置跟蹤于主用時鐘。
3.如權(quán)利要求1所述的裝置，其特征在于，所述時間數(shù)字轉(zhuǎn)換器，是高精度時間數(shù)字轉(zhuǎn)換器，其分辨率是主備時鐘相位差的控制精度，其轉(zhuǎn)換精度與數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換精度相當(dāng)。
4.如權(quán)利要求1所述的裝置，其特征在于，所述CPU濾波與鎖相處理單元通過超前滯后判斷、異常數(shù)據(jù)剔除、數(shù)據(jù)平均對所述數(shù)字信號進行的相位線性處理。
5.如權(quán)利要求1所述的裝置，其特征在于，所述CPU濾波與鎖相處理單元，在捕捉階段通過設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述數(shù)字信號進行鑒頻濾波處理；在前后兩次時間數(shù)字轉(zhuǎn)換器輸出值變化小于一個預(yù)定值時通過設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述數(shù)字信號進行鑒相濾波處理。
6.如權(quán)利要求1所述的裝置，其特征在于，所述CPU濾波與鎖相處理單元，根據(jù)所需要的主備時鐘相位差偏置值，通過環(huán)路穩(wěn)態(tài)相差的牽引處理，逐漸將參考時鐘和本地時鐘的相位誤差牽引至所設(shè)置的相位差偏置值。
7.一種基于權(quán)利要求1所述數(shù)字鎖相環(huán)裝置的鎖相方法，其特征在于，包括如下步驟(1)利用參考源處理單元依據(jù)主備類型對多個參考時鐘源進行選擇處理，并將選定的一個參考時鐘送至?xí)r間數(shù)字轉(zhuǎn)換器；(2)利用時間數(shù)字轉(zhuǎn)換器將所述參考時鐘與來自分頻器的本地時鐘的相位誤差轉(zhuǎn)換為相應(yīng)編碼的數(shù)字信號，并將其送至CPU濾波與鎖相處理單元；(3)CPU濾波與鎖相處理單元對所述相差數(shù)字信號進行濾波和鎖相處理；(4)通過數(shù)模轉(zhuǎn)換器將經(jīng)濾波與鎖相處理后的相差數(shù)字信號轉(zhuǎn)換為壓控晶體振蕩器的壓控電壓值；(5)依據(jù)所述壓控電壓值，調(diào)節(jié)所述壓控晶體振蕩器輸出相應(yīng)的振蕩頻率，其中一路輸出至分頻器，其中，所述分頻器對所述振蕩頻率進行分頻處理，輸出與參考時鐘同頻的本地時鐘至所述時間數(shù)字轉(zhuǎn)換器。
8.如權(quán)利要求7所述的方法，其特征在于，步驟(1)包括在所述數(shù)字鎖相環(huán)裝置作為主用時鐘產(chǎn)生單元時，所述參考源處理單元選擇參考源作為一個參考時鐘輸出到所述時間數(shù)字轉(zhuǎn)換器；在所述數(shù)字鎖相環(huán)裝置作為備用時鐘產(chǎn)生單元時，所述參考源處理單元選擇主用時鐘作為一個參考時鐘輸出到所述時間數(shù)字轉(zhuǎn)換器。
9.如權(quán)利要求7所述的方法，其特征在于，步驟(2)中所述時間數(shù)字轉(zhuǎn)換器的分辨率是主備時鐘相位差的控制精度，所述時間轉(zhuǎn)換器的轉(zhuǎn)換精度與所述數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換精度相當(dāng)。
10.如權(quán)利要求7所述的方法，其特征在于，步驟(3)包括(3-1)通過超前滯后判斷、異常數(shù)據(jù)剔除、數(shù)據(jù)平均對所述相差數(shù)字信號進行相位線性化處理；(3-2)在捕捉階段設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述相差數(shù)字信號進行鑒頻濾波處理；(3-3)當(dāng)前后兩次的TDC輸出值變化小于某個預(yù)定值時設(shè)置環(huán)路帶寬和阻尼系數(shù)，對所述相差數(shù)字信號進行鑒相濾波處理；(3-4)根據(jù)所需要的主備時鐘相位差偏置值，進行環(huán)路穩(wěn)態(tài)相差的牽引處理，逐漸把參考時鐘和本地時鐘的相位誤差牽引到所設(shè)置的相位差偏置值。
全文摘要
本發(fā)明公開了一種用于實現(xiàn)時鐘相位平滑切換的數(shù)字鎖相環(huán)裝置，參考源處理單元依據(jù)主備類型選定一個參考時鐘，由時間數(shù)字轉(zhuǎn)換器(TDC)將該參考時鐘與來自分頻器的本地時鐘的相位誤差轉(zhuǎn)換為相應(yīng)編碼的數(shù)字信號，實現(xiàn)鑒相和相位誤差數(shù)字化，并將其送至CPU濾波與鎖相處理單元進行相位線性處理、低通數(shù)字濾波處理、鎖相處理，并輸出數(shù)字相位誤差信號至所述數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為相應(yīng)的模擬壓控值，控制所述壓控晶體振蕩器輸出相應(yīng)振蕩頻率，經(jīng)分頻器分頻處理后將與參考頻率同頻的本地時鐘送至?xí)r間數(shù)字轉(zhuǎn)換器。本發(fā)明可實現(xiàn)高精度的主備系統(tǒng)時鐘相位誤差控制，達到主備時鐘平滑倒換的目的，電路結(jié)構(gòu)簡單便于芯片集成，可提高系統(tǒng)的可靠性和集成度。
文檔編號H03L7/08GK101079630SQ20061008106
公開日2007年11月28日 申請日期2006年5月23日 優(yōu)先權(quán)日2006年5月23日
發(fā)明者施俊強 申請人:中興通訊股份有限公司