專利名稱：鎖相回路的阻尼系數(shù)修正裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種鎖相回路電路，特別是涉及一種可以補(bǔ)償制造引發(fā)(fabrication-induced)效應(yīng)的鎖相回路的阻尼系數(shù)修正裝置和方法。
背景技術(shù)：
鎖相回路電路通常用于電子儀器或其類似的裝置，以同步化一個(gè)或多個(gè)時(shí)鐘訊號進(jìn)而協(xié)調(diào)電子儀器中各種不同的操作(operation)。因?yàn)橛谕粋€(gè)集成電路中的操作執(zhí)行的效率要比不同集成電路之間操作執(zhí)行的效率高，所以鎖相回路電路時(shí)常用于一集成電路中以產(chǎn)生一個(gè)內(nèi)部時(shí)鐘(internalclock)訊號，其中內(nèi)部時(shí)鐘訊號的頻率為外部時(shí)鐘頻率的倍數(shù)。在許多應(yīng)用場合，可由外部時(shí)鐘參考值推得內(nèi)部時(shí)鐘訊號，而外部時(shí)鐘參考值不但可提供至集成電路，而且亦可提供至于一個(gè)系統(tǒng)內(nèi)其它類似的組件，以使內(nèi)部系統(tǒng)(inter-system)的操作同步化。舉例來說，在一個(gè)計(jì)算機(jī)系統(tǒng)中，例如一總線時(shí)鐘(exemplary busclock)運(yùn)作于300MHz，此時(shí)，該總線時(shí)鐘可以用于驅(qū)動(dòng)一運(yùn)作于3GHz的內(nèi)部微處理器核心時(shí)鐘訊號(internalmicroprocessor core clock signal)，相當(dāng)于十倍的倍頻。一時(shí)鐘倍數(shù)(clockmultiplier)N決定介于總線時(shí)鐘頻率(或稱外部時(shí)鐘頻率)與核心時(shí)鐘頻率(或稱內(nèi)部時(shí)鐘頻率)之間的比例。一般來說，在一些靜態(tài)(static)的系統(tǒng)下，時(shí)鐘倍數(shù)N是固定的。而在其它動(dòng)態(tài)系統(tǒng)下，則為了種種因素，像是在集成電路或電子電路的操作模式改變下(例如，電力模式轉(zhuǎn)換，常見的有待機(jī)模式(standby)，省電模式(low-power)或休眠模式(hibernation)等)，而使時(shí)鐘倍數(shù)N的數(shù)值為可調(diào)整。
在現(xiàn)有技術(shù)中，一已知鎖相回路的響應(yīng)特性(response characteristics)是與時(shí)鐘倍數(shù)N的平方根成反比，且與一震蕩增益KV的平方根成正比。因此，針對一鎖相回路電路的阻尼系數(shù) 可以由下列比例關(guān)系式(1)表示
其中，N為時(shí)鐘倍數(shù)，IC為一充電泵電流量(charge pump currentmagnitude)，KV為震蕩增益，R與C分別為鎖相回路中電阻-電容回路濾波組件(RC loop filter component)的電阻及電容。一般來說，用于鎖相回路的一回路濾波器(loop filter)包含一串聯(lián)的電阻-電容濾波器，其根據(jù)鎖相回路所需要(desired)特性，而具有一時(shí)間常數(shù)。其中，鎖相回路所需要特性包含最大的鎖速(locking speed)及最小的抖動(dòng)(jitter)。在有些實(shí)施例中，會(huì)利用一小電容與串聯(lián)的電阻-電容組件并聯(lián)的設(shè)計(jì)，此時(shí)，需要隨之修正比例關(guān)系式(1)。另外，回路濾波器產(chǎn)生一回路控制訊號，以提供至一可變震蕩電路以控制內(nèi)部時(shí)鐘訊號的相位與/或頻率。在一個(gè)特別的組態(tài)下，回路濾波器產(chǎn)生一回路電壓，其用以調(diào)整(modulate)電流量，而上述電流是應(yīng)用于一電流控制震蕩器(current controlled oscillator，ICO)中的多個(gè)震蕩器單元(oscillator cells)。當(dāng)電流量較大時(shí)，內(nèi)部時(shí)鐘較快，反之，當(dāng)電流量較小時(shí)，內(nèi)部時(shí)鐘較慢。
本領(lǐng)域的技術(shù)人員可以了解當(dāng)頻譜純度(spectral purity)最大化時(shí)，鎖相回路的阻尼系數(shù)應(yīng)相對地固定為一常數(shù)值。一般理想的阻尼系數(shù)約略為0.707。隨著集成電路制造技術(shù)的發(fā)展，組件的信道長度(channel length)尺寸可以小于100nm，此時(shí)，以現(xiàn)階段的鎖相回路電路的設(shè)備并不容易針對參考頻率而支持范圍由1至30甚至更大的時(shí)鐘倍數(shù)。在運(yùn)作期間，通過動(dòng)態(tài)地調(diào)整時(shí)鐘倍數(shù)以變更操作模式的作法是相當(dāng)常見的。換言之，現(xiàn)有的鎖相回路是依據(jù)操作模式的調(diào)整而改變時(shí)鐘倍數(shù)，進(jìn)而使阻尼系數(shù)于次阻尼(under damped)與過阻尼(over damped)之間變動(dòng)。然而，在這樣的運(yùn)作下，現(xiàn)有的鎖相回路便不能提供符合需要的頻譜純度。
本領(lǐng)域的技術(shù)人員可以了解集成電路，特別是具有管線式架構(gòu)的微處理器，其內(nèi)部時(shí)鐘電路的頻譜純度直接地影響操作速度，即使是在頻譜純度不佳的最糟糕情況下，內(nèi)部邏輯電路都還必須執(zhí)行操作。因此，如何改善鎖相回路中的頻譜純度為當(dāng)前重要課題之一。在某些應(yīng)用中的參考時(shí)鐘頻率與時(shí)鐘倍數(shù)N都是固定不變，此時(shí)，可以預(yù)先將調(diào)整鎖相回路在某固定狀態(tài)以使頻譜純度達(dá)到可接受的范圍。然而，在許多其它的應(yīng)用中并不適用現(xiàn)有的鎖相回路電路，例如動(dòng)態(tài)地改變參考頻率及/或時(shí)鐘倍數(shù)，或者改變N的比例，導(dǎo)致上述現(xiàn)有的鎖相回路電路產(chǎn)生不希望得到的抖動(dòng)，換句話說，對于現(xiàn)有的鎖相回路而言，N的變化意味著頻譜品質(zhì)(spectral quality)的下降。特別是，即使因?yàn)殒i相回路中阻尼系數(shù) 的變動(dòng)導(dǎo)致無可避免的抖動(dòng)產(chǎn)生時(shí)，運(yùn)算電路卻仍然必須執(zhí)行操作，因而降低了工作效率，例如在2GHz的工作頻率下，若鎖相回路中有百分之一的抖動(dòng)產(chǎn)生時(shí)，即將隨之降低工作效率(意指單位時(shí)鐘周期的工作量)。
如上所述，工作效率以及隨著操作速度提升下的工作品質(zhì)最大化有賴于頻譜品質(zhì)問題的解決。因而，在當(dāng)今廣泛使用鎖相回路的電路(包含集成電路或其它類似的組件)下，如何改善鎖相回路電路的頻譜品質(zhì)，以及當(dāng)在集成電路中執(zhí)行鎖相回路電路時(shí)，如何補(bǔ)償未預(yù)料或其它未察覺的制造引發(fā)效應(yīng)，是當(dāng)前的重要課題之一。

發(fā)明內(nèi)容
本發(fā)明一實(shí)施例的一種用于一鎖相回路電路的阻尼系數(shù)修正裝置，其包含一增益控制震蕩電路、一阻尼控制器及一增益補(bǔ)償邏輯電路。鎖相回路電路提供一回路控制訊號，以表示介于一第一時(shí)鐘訊號及一第二時(shí)鐘訊號之間的一誤差，并用以產(chǎn)生一第三時(shí)鐘訊號，其中第三時(shí)鐘訊號的頻率為第二時(shí)鐘訊號的頻率與一時(shí)鐘倍數(shù)的乘積，增益控制震蕩電路具有一控制輸入端、一增益控制輸入端及一輸出端，控制輸入端接收回路控制訊號，輸出端提供第三時(shí)鐘訊號；阻尼控制器具有一輸入端及一輸出端，輸入端用以接收時(shí)鐘倍數(shù)，輸出端提供一增益控制訊號至增益控制震蕩電路的增益控制輸入端，其中阻尼控制器依據(jù)時(shí)鐘倍數(shù)的變化而調(diào)整增益控制震蕩電路的增益；增益補(bǔ)償邏輯電路調(diào)整增益控制訊號，并致能制造后的編制程序，例如，為一熔絲陣列、一寄存器或其它類似的組件。
在本發(fā)明的另一實(shí)施例中，增益補(bǔ)償邏輯電路提供一偏移數(shù)值，阻尼控制器提供至少一初始增益控制數(shù)值用以對應(yīng)多個(gè)時(shí)鐘倍數(shù)數(shù)值中的每一個(gè)，并結(jié)合初始增益控制數(shù)值及偏移數(shù)值以提供增益控制訊號。阻尼控制器包含一對照表或其它類似的組件。其中，時(shí)鐘倍數(shù)就如同為一地址或索引數(shù)值，并用來取出相對應(yīng)的初始增益控制數(shù)值。
增益控制震蕩電路包含一電流控制震蕩電路及一增益控制電路。電流控制震蕩電路具有一電流控制輸入端及一輸出端以提供第三時(shí)鐘訊號；增益控制電路具有一第一輸入端、一第二輸入端、及一輸出端，第一輸入端接收回路控制訊號，第二輸入端接收增益控制訊號，輸出端提供一電流控制訊號至電流控制震蕩器的電流控制輸入端，其中，增益控制電路根據(jù)由增益控制訊號所決定的一增益，針對于回路控制訊號而改變電流控制訊號。更明確的來說，電流產(chǎn)生器包含具有相互平行的多組P信道腳的一P信道陣列，每個(gè)P信道腳陣列是依據(jù)增益控制訊號選擇性地致能至少一偏壓控制訊號以供應(yīng)電流。
本發(fā)明再一實(shí)施例的一種具有阻尼系數(shù)修正裝置的鎖相回路電路包含一檢測器、一充電泵、一濾波電路、一分頻器、一阻尼控制器、一震蕩電路及一增益補(bǔ)償邏輯電路。檢測器比較一第一時(shí)鐘訊號及一第二時(shí)鐘訊號，并提供一誤差訊號；充電泵具有一輸入端及一輸出端，輸入端接收誤差訊號，輸出端提供一脈沖訊號以表示誤差訊號；濾波電路與充電泵電耦合以轉(zhuǎn)換脈沖訊號成一回路控制訊號；分頻器具有一第一輸入端、一第二輸入端及一輸出端，第一輸入端接收一第三時(shí)鐘訊號，第二輸入端接收一時(shí)鐘倍數(shù)，輸出端提供第二時(shí)鐘訊號，第二時(shí)鐘訊號的頻率為第三時(shí)鐘訊號的頻率除以時(shí)鐘倍數(shù)；阻尼控制器具有一輸入端及一輸出端，輸入端接收時(shí)鐘倍數(shù)，其中阻尼控制器轉(zhuǎn)換時(shí)鐘倍數(shù)成一第一增益控制數(shù)值并結(jié)合一偏移數(shù)值及第一增益控制數(shù)值以提供一第二增益控制數(shù)值；震蕩電路具有一第一輸入端、一第二輸入端及一輸出端，第一輸入端接收回路控制訊號第二輸入端接收第二增益控制數(shù)值，輸出端提供一第三時(shí)鐘訊號，其中第二增益控制數(shù)值用以調(diào)整震蕩電路的一增益；增益補(bǔ)償邏輯電路提供偏移數(shù)值。
在本發(fā)明的另一實(shí)施例中，第一增益控制數(shù)值、第二增益控制數(shù)值及偏移數(shù)值中的每一個(gè)包含至少一數(shù)字?jǐn)?shù)值，阻尼控制器包含一數(shù)字結(jié)合器，以結(jié)合第一增益控制數(shù)值及偏移數(shù)值。震蕩電路包含一電流控制震蕩器及多個(gè)電流源。電流控制震蕩器具有一電流控制輸入端及一輸出端，輸出端提供第三時(shí)鐘訊號；每一個(gè)電流源具有一輸出端及一致能輸入端，輸出端與電流控制震蕩器的電流控制輸入端電耦合，致能輸入端接收第二增益控制數(shù)值的一對應(yīng)的位。
本發(fā)明另一實(shí)施例的一種集成電路包含一第一腳位、一第二腳位、一集成鎖相回路電路及一集成程序控制增益補(bǔ)償區(qū)塊。第一腳位接收具有一第一頻率的一外部時(shí)鐘訊號；第二腳位用以接收一時(shí)鐘倍數(shù)；集成鎖相回路電路具有一第一輸入端、一第二輸入端及一可調(diào)式震蕩器，第一輸入端與第一腳位電耦合以接收外部時(shí)鐘訊號，第二輸入端與第二腳位電耦合以接收時(shí)鐘倍數(shù)，可調(diào)式震蕩器具有一輸出端，輸出端提供具有一第二頻率的一核心時(shí)鐘訊號，第二頻率等于第一頻率與時(shí)鐘倍數(shù)的乘積，其中可調(diào)式震蕩器包含一阻尼控制器及一震蕩電路。阻尼控制器具有一輸入端及一輸出端，輸入端接收時(shí)鐘倍數(shù)，輸出端提供一增益訊號；震蕩電路具有一輸入端及一輸出端，輸入端接收增益訊號輸出端提供核心時(shí)鐘訊號；其中增益訊號控制震蕩器電路的一增益以于集成鎖相回路電路中，維持一固定的阻尼系數(shù)；集成程序控制增益補(bǔ)償區(qū)塊提供一增量數(shù)值，阻尼控制器利用增量數(shù)值以調(diào)增益訊號。
依據(jù)本發(fā)明另一實(shí)施例的一種修正一鎖相回路中一阻尼系數(shù)的方法包含轉(zhuǎn)換倍數(shù)為一第一增益控制數(shù)值；結(jié)合第一增益控制數(shù)值與一偏移數(shù)值以提供一第二增益控制數(shù)值；調(diào)整震蕩器的增益，震蕩器使用第二增益控制數(shù)值以減少阻尼系數(shù)的改變。鎖相回路控制一震蕩器以提供一第二時(shí)鐘訊號，第二時(shí)鐘訊號的頻率為一第一時(shí)鐘訊號的頻率的一倍數(shù)，其中阻尼系數(shù)包含一震蕩器增益除以倍數(shù)的函數(shù)。
在本發(fā)明的另一實(shí)施例中，上述方法還包含選擇性地將第一增益控制數(shù)值加上偏移數(shù)值或者將第一增益控制數(shù)值減掉偏移數(shù)值。另外，在本實(shí)施例中，上述方法還包含依據(jù)偏移數(shù)值，決定第一增益控制數(shù)值的一部分；選擇性地將第一增益控制數(shù)值加上部分或者減掉部分。再者，在本實(shí)施例中，上述方法還包含依據(jù)偏移數(shù)值所決定的一些位而將一數(shù)字?jǐn)?shù)字向右偏移這些位所決定的位數(shù)。最后，在本實(shí)施例中，上述方法還包含藉由熔斷至少一熔絲或程序控制一寄存器以程序控制偏移數(shù)值。


圖1為一方塊示意圖，顯示現(xiàn)有的傳統(tǒng)鎖相回路電路；圖2為一方塊示意圖，顯示依本發(fā)明較佳實(shí)施例的示例性鎖相回路電路；圖3為一更詳細(xì)的方塊示意圖，顯示圖2示出的鎖相回路電路的回路濾波器、震蕩電路及阻尼控制器；圖4為一坐標(biāo)圖，以多個(gè)不連續(xù)的增益數(shù)值作為變量而繪制核心時(shí)鐘訊號的頻率對回路控制電壓VLP的仿真結(jié)果；圖5為一流程圖，顯示最佳化鎖相回路中阻尼系數(shù)的方法；圖6為一更詳細(xì)的方塊示意圖，顯示一阻尼系數(shù)變異裝置，其用以執(zhí)行圖2或圖3中的增益控制震蕩器電路；
圖7為一簡化的方塊圖，顯示本發(fā)明較佳實(shí)施例的示例性鎖相回路電路，其包含增益補(bǔ)償邏輯電路以修正一鎖相回路阻尼系數(shù)；圖8為一方塊示意圖，顯示圖7示出的阻尼控制器的一第一示例性實(shí)施例，其中阻尼控制器直接地自FSTR[M0]數(shù)值增加或減掉INC[M0]數(shù)值；圖9為一方塊示意圖，顯示圖7中阻尼控制器的一第二示例性實(shí)施例，其中阻尼控制器直接地增加或減掉INC[M0]數(shù)值；以及圖10為一流程圖，顯示根據(jù)本發(fā)明的一舉例性實(shí)施例的圖7的增益補(bǔ)償邏輯電路，其轉(zhuǎn)換時(shí)鐘倍數(shù)值N為增益控制數(shù)值的細(xì)節(jié)流程。
具體實(shí)施例方式
以下將參照相關(guān)附圖，說明依本發(fā)明實(shí)施例的鎖相回路的阻尼系數(shù)修正裝置，其中相同的組件將以相同的標(biāo)號說明。
接下來的說明將首先描述現(xiàn)有技術(shù)的一實(shí)施例，以提供接下來說明本發(fā)明實(shí)施例相關(guān)的背景及應(yīng)用。然后，便可得知，本發(fā)明實(shí)施例中許多的改變明顯的與現(xiàn)有技術(shù)不同。而且下述所說明的工作原理亦可適用于其它未說明的實(shí)施例。因此，在符合下述所說明的工作原理及技術(shù)特征下所衍生出來的實(shí)施例亦歸類于本發(fā)明的范疇，并不只受限于下述所例舉的實(shí)施例。
本發(fā)明人認(rèn)為解決上述現(xiàn)有技術(shù)所面臨的問題勢在必行，特別針對現(xiàn)有的鎖相回路應(yīng)用于管線式裝置時(shí)的狀況。因此，本發(fā)明人集思廣益而發(fā)展出一鎖相回路阻尼系數(shù)修正裝置以供在一集成電路或其它類似的電子組件內(nèi)的鎖相回路使用，因此，便可最佳化或修正動(dòng)態(tài)變化下的鎖相回路阻尼系數(shù)，在下面的說明書及其相對應(yīng)的圖1-10中有更詳細(xì)的說明。當(dāng)本發(fā)明的鎖相回路應(yīng)用于管線式結(jié)構(gòu)時(shí)，便可將惱人的抖動(dòng)最小化，進(jìn)而提供核心時(shí)鐘訊號較佳的頻譜純度，此時(shí)，管線式裝置便可通過適當(dāng)?shù)脑O(shè)計(jì)而增加于管線式平臺(tái)之間的工作量，進(jìn)而提升工作效率。
圖1為一示意圖，其顯示現(xiàn)有鎖相回路電路100。一相位/頻率檢測器101的一第一輸入端接收一第一時(shí)鐘訊號BUSCLK，且相位/頻率檢測器101的一第二輸入端接收一第二時(shí)鐘訊號REFCLK。相位/頻率檢測器101比較第一時(shí)鐘訊號BUSCLK及第二時(shí)鐘訊號REFCLK之間的頻率及/或相位，并提供一上升/下降的誤差訊號(up/down error signal)UP/DN，其中這里的誤差是指相位及/或頻率的變異。一充電泵103具有一輸入端以接收上升/下降的誤差訊號UP/DN，且充電泵103的一輸出端產(chǎn)生一電流脈沖訊號(current pulsesignal)IC輸出至一回路濾波器105。一般來說，單位時(shí)間內(nèi)電流脈沖訊號IC的電流量是固定的，而電流脈沖訊號IC的正負(fù)符號(正脈沖或負(fù)脈沖)及脈沖的間距與第一時(shí)鐘訊號BUSCLK及第二時(shí)鐘訊號REFCLK相關(guān)，其中，電流脈沖訊號IC的正負(fù)符號是指使用第一時(shí)鐘訊號BUSCLK來校準(zhǔn)(align)第二時(shí)鐘訊號REFCLK所形成超前或落后的方向。而電流脈沖訊號IC脈沖的間距是指第一時(shí)鐘訊號BUSCLK及第二時(shí)鐘訊號REFCLK之間相互校準(zhǔn)所需的修正量?；芈窞V波器105是將電流脈沖訊號IC轉(zhuǎn)換成一回路控制訊號LC，并輸入至一固定電壓/電流轉(zhuǎn)換器111的一控制輸入端，其中固定電壓/電流轉(zhuǎn)換器111位于一震蕩電路107中。固定電壓/電流轉(zhuǎn)換器111依據(jù)一固定比例關(guān)系而將回路控制訊號LC轉(zhuǎn)換成一電流訊號I，并將電流訊號I輸入至一電流控制震蕩器(current controlled oscillator，ICO)108的一輸入端。震蕩電路107產(chǎn)生一核心時(shí)鐘訊號CORECLK，并輸出至一除法電路109的一第一輸入端。而除法電路109的一第二輸入端接收一或稱頻率倍數(shù)的時(shí)鐘倍數(shù)N，除法電路109將核心時(shí)鐘訊號CORECLK轉(zhuǎn)換成第二時(shí)鐘訊號REFCLK，并輸出至相位/頻率檢測器101。時(shí)鐘倍數(shù)值N決定第一時(shí)鐘訊號BUSCLK及核心時(shí)鐘訊號CORECLK兩者之間的頻率關(guān)系。除法電路109將核心時(shí)鐘訊號CORECLK的頻率除以時(shí)鐘倍數(shù)N以得到第二時(shí)鐘訊號REFCLK的頻率，并將第二時(shí)鐘訊號REFCLK輸出回相位/頻率檢測器101而完成封閉回路。因此，在這樣的系統(tǒng)下，鎖相回路電路100可由第一時(shí)鐘訊號BUSCLK的頻率與時(shí)鐘倍數(shù)值N的乘積以得到核心時(shí)鐘訊號CORECLK的頻率，并將核心時(shí)鐘訊號CORECLK與第一時(shí)鐘訊號BUSCLK進(jìn)行同步化。
鎖相回路電路100可應(yīng)用在集成電路或其它類似的組件，其中，可由從集成電路或芯片外接收第一時(shí)鐘訊號BUSCLK及時(shí)鐘倍數(shù)值N，而核心時(shí)鐘訊號CORECLK使用于集成電路芯片內(nèi)。因此，本發(fā)明不僅適用于集成電路，亦可適用于任何需要使用鎖相回路的電子組件或組態(tài)?；芈窞V波器105將電流脈沖訊號IC濾波，并產(chǎn)生電流脈沖訊號IC，其中，在標(biāo)準(zhǔn)的回饋模式下，電流脈沖訊號IC用以控制核心時(shí)鐘訊號CORECLK的頻率?；芈房刂朴嵦朙C可為電流或電壓的形式。當(dāng)然，震蕩電路107可由電壓或電流等這些公知的技術(shù)的方式來控制。而且只要第一時(shí)鐘訊號BUSCLK及時(shí)鐘倍數(shù)N固定，鎖相回路電路100的頻譜品質(zhì)尚可接受。此外，如前所述，在許多必須動(dòng)態(tài)地改變第一時(shí)鐘訊號BUSCLK的頻率數(shù)值或時(shí)鐘倍數(shù)值N的應(yīng)用上，由于電流訊號I的增減與回路控制訊號LC的改變成固定比例，因此，第一時(shí)鐘訊號BUSCLK的頻率數(shù)值或時(shí)鐘倍數(shù)值N的動(dòng)態(tài)改變便相對地產(chǎn)生惱人的抖動(dòng)，進(jìn)而使鎖相回路電路100的頻譜品質(zhì)無法接受。另外，參照比例關(guān)系式(1)，一般來說，震蕩器電路107的增益KV為固定，因此時(shí)鐘倍數(shù)值N的改變便導(dǎo)致阻尼系數(shù) 的改變，而阻尼系數(shù) 的改變?yōu)殒i相回路電路100中形成抖動(dòng)與頻譜品質(zhì)降低的因素，換句話說，時(shí)鐘倍數(shù)值N的改變間接導(dǎo)致鎖相回路電路100中抖動(dòng)的形成與頻譜品質(zhì)降低。
圖2為一示意圖，其顯示本發(fā)明較佳實(shí)施例的一鎖相回路電路200。鎖相回路電路200包含一些組件功能類似于鎖相回路電路100所具有的某些組件，并以相同的符號表示，其中，鎖相回路電路200包含相位/頻率檢測器101、充電泵103、回路濾波器105及除法電路109，而這些組件大致的運(yùn)作已如前所述，在此不再贅述。首先，除法電路109是將核心時(shí)鐘訊號CORECLK的頻率除以時(shí)鐘倍數(shù)N以得到第二時(shí)鐘訊號REFCLK的頻率，并將第二時(shí)鐘訊號REFCLK輸出回相位/頻率檢測器101，然后，相位/頻率檢測器101產(chǎn)生上升/下降的誤差訊號UP/DN，并將上升/下降的誤差訊號UP/DN輸出至充電泵103，再來，充電泵103產(chǎn)生電流脈沖訊號IC至回路濾波器105，再由回路濾波器105產(chǎn)生回路控制訊號LC。其中，現(xiàn)有鎖相回路電路100中的震蕩電路107將被一增益控制振蕩電路(gain controlled oscillatorcircuit)201所取代，而增益控制振蕩電路201接收回路控制訊號LC，并產(chǎn)生核心時(shí)鐘訊號CORECLK。其中，增益控制振蕩電路201包含一可變電壓/電流轉(zhuǎn)換器電路203，其具有接收回路控制訊號LC的一第一輸出端及提供一控制訊號FC的一輸入端。一振蕩電路205接收控制訊號FC，并于振蕩電路205的輸出端輸出核心時(shí)鐘訊號CORECLK。另外，鎖相回路電路200再增添一阻尼控制器電路207，其接收時(shí)鐘倍數(shù)值N，并輸出一增益控訊號GC至可變電壓/電流轉(zhuǎn)換器203的另一輸入端。在本實(shí)施例中，振蕩電路205為一電流控制振蕩器205，當(dāng)然，振蕩電路205亦可依據(jù)實(shí)際需要而為一電壓控制振蕩器(圖中未示)。
震蕩電路201與震蕩電路107的運(yùn)作方式類似，其不同處在于，可以依據(jù)增益控訊號GC控制或調(diào)整震蕩器電路201的增益。增益KV與核心時(shí)鐘訊號CORECLK頻率的變化成正比并以符號ΔF表示，另外，增益KV亦為回路控制訊號LC變化的函數(shù)并以符號ΔLC表示，其中，增益KV可定義核心時(shí)鐘訊號CORECLK頻率(F)的變化除以回路控制訊號LC變化ΔLC，關(guān)系示為KV＝ΔF/ΔLC，而“/”表示除法的符號。舉例來說，若回路控制訊號LC為電壓的形式，且以伏特符號V表示，另外，所測量到的頻率數(shù)值約為109赫茲，其以符號GHz表示，此時(shí)，可使用符號Hz/V來表示增益KV的單位。若給定時(shí)鐘倍數(shù)N的一數(shù)值N1，此時(shí)，阻尼控制器電路207依據(jù)所給定數(shù)值N1而決定增益控訊號GC的一數(shù)值GC1，然后，可變電壓/電流轉(zhuǎn)換器203以一相對應(yīng)的增益KV的數(shù)值KV1下運(yùn)作。因此，可變電壓/電流轉(zhuǎn)換器203基于相對應(yīng)的增益KV的數(shù)值KV1將回路控制訊號LC轉(zhuǎn)換為控制訊號FC，并以控制訊號FC來控制振蕩電路205所產(chǎn)生核心時(shí)鐘訊號CORECLK的頻率。由上述可知，只要給定增益控訊號GC的數(shù)值GC1后，便可相對應(yīng)確定增益KV的數(shù)值KV1，此時(shí)，便可通過增益KV的數(shù)值KV1決定此控制回路(control loop)中的回路控制訊號LC及核心時(shí)鐘訊號CORECLK之間的關(guān)系。
當(dāng)時(shí)鐘倍數(shù)N的數(shù)值轉(zhuǎn)變成另一新的數(shù)值N2時(shí)，阻尼控制器電路207將增益控訊號GC的數(shù)值變化成另一新的數(shù)值GC2，然后，可變電壓/電流轉(zhuǎn)換器203以一相對應(yīng)的變化增益KV的另一新數(shù)值KV2下運(yùn)作。此時(shí)，阻尼控制器電路207、可變電壓/電流轉(zhuǎn)換器203及振蕩電路205設(shè)定于使阻尼系數(shù) 最小化的狀態(tài)，而使鎖相回路電路200的頻譜品質(zhì)最佳化。如關(guān)系式1中所定義，阻尼系數(shù) 為[增益KV/定時(shí)鐘倍數(shù)N]開平方的函數(shù)，換句話說，只要定時(shí)鐘倍數(shù)N的數(shù)值產(chǎn)生改變，增益控制振蕩電路201的增益KV就會(huì)依據(jù)相同的因素(例如為上述時(shí)鐘倍數(shù)值N的數(shù)值產(chǎn)生改變或者其它造成阻尼系數(shù) 改變的因素)而相對應(yīng)的修正。在這樣的運(yùn)作下，時(shí)鐘倍數(shù)N變化所產(chǎn)生的影響將因增益KV的相對應(yīng)地變化而被有效地抵消或補(bǔ)償，因此，阻尼系數(shù) 的變化將被減至最小(意旨最佳化)。舉個(gè)例子，當(dāng)時(shí)鐘倍數(shù)N的數(shù)值由10變成20(增加兩倍)，此時(shí)，增益KV的數(shù)值也相對應(yīng)的增加兩倍，而根據(jù)關(guān)系式1可知阻尼系數(shù) 不變(最佳化)，因而，藉由增益KV相對應(yīng)的變化，而使時(shí)鐘倍數(shù)N的數(shù)值改變所造成阻尼系數(shù) 的變化將被減至最小，進(jìn)而，使鎖相回路電路200的頻譜品質(zhì)較現(xiàn)有的回路電路100的頻譜品質(zhì)改善許多。
圖3為一更詳細(xì)的方塊圖，其顯示鎖相回路電路200中回路濾波器105、增益控制振蕩電路201及阻尼控制器電路207更具體的實(shí)施例。電流脈沖訊號IC為電流脈沖的形式，經(jīng)由一節(jié)點(diǎn)301至一電阻R及一電容C，其中電阻R及電容C是以串聯(lián)的方式電耦合而設(shè)置于節(jié)點(diǎn)301及一接地點(diǎn)GND之間。節(jié)點(diǎn)301形成一回路控制電壓VLP(loop control voltage)，其用以提供至增益控制振蕩電路201。其中，回路控制電壓VLP訊號為供應(yīng)回路控制訊號LC(如圖3中的VLP(LC)所示)，并應(yīng)用于增益控制振蕩電路201中的一可變電壓至電流轉(zhuǎn)換器303，此時(shí)，可變電壓至電流轉(zhuǎn)換器303將回路控制電壓VLP訊號轉(zhuǎn)換為一電流訊號I，并提供電流訊號I至一電流控制振蕩器305的一輸入端。在本實(shí)施例中，阻尼控制器電路207接收定時(shí)鐘倍數(shù)N，并在一頻率選通脈沖(frequency strobe，F(xiàn)STR)總線上產(chǎn)生或譯碼相對應(yīng)的訊號，其提供至可變電壓至電流轉(zhuǎn)換器303的一增益控制輸入端，而頻率選通脈沖FSTR總線供應(yīng)增益控制訊號(如圖3中的FSTR(Gc)所示)。在本實(shí)施例中，頻率選通脈沖FSTR總線包含多個(gè)數(shù)字訊號以控制或調(diào)整多個(gè)離散增益數(shù)值，而每個(gè)離散增益數(shù)值對應(yīng)至每個(gè)離散時(shí)鐘倍數(shù)N數(shù)值。頻率選通脈沖FSTR總線的訊號指示可變電壓至電流轉(zhuǎn)換器303去增加/減少電流訊號I輸出至電流控制振蕩器305中多個(gè)震蕩器單元(oscillator cells)以穩(wěn)定阻尼系數(shù)(補(bǔ)償因時(shí)鐘倍數(shù)N變化，造成阻尼系數(shù) 不穩(wěn)定的狀況)。換句話說，阻尼控制器電路207通過頻率選通脈沖FSTR總線指示可變電壓至電流轉(zhuǎn)換器303增加/減少電流訊號I以控制增益來確保鎖相回路電路200的阻尼系數(shù)不會(huì)隨著時(shí)鐘倍數(shù)N的改變而隨之改變，進(jìn)而令阻尼系數(shù)處于穩(wěn)定的狀態(tài)。另外，由阻尼系數(shù) 的比例關(guān)系式(1)可得知，N為提供至阻尼控制器電路207的時(shí)鐘倍數(shù)，而IC為經(jīng)由節(jié)點(diǎn)301至回路濾波器105的電流，R與C分別為回路濾波器105中的電阻數(shù)值及電容數(shù)值，而KV為振蕩控制電路201的增益，其定義為每單位回路控制電壓VLP訊號頻率的變化下(以符號ΔVLP表示)，核心時(shí)鐘訊號CORECLK頻率(F)的變化(以符號ΔF表示)，換句話說，增益KV為核心時(shí)鐘訊號CORECLK頻率(F)的變化ΔF除以回路控制電壓VLP訊號頻率的變化ΔVLP，可以關(guān)系式KV＝ΔF/ΔVLP加以表示。此外，若一電容以并聯(lián)的方式與串聯(lián)式電阻一電容濾波器連接時(shí)，比例關(guān)系式(1)需相對應(yīng)的修正，但是，仍可利用上述運(yùn)作方式而使阻尼系數(shù)的變化最小化，因此，仍然適用本發(fā)明的工作原理。
圖4為一坐標(biāo)圖，其繪制核心時(shí)鐘訊號CORECLK的頻率(頻率F的單位為GHz)對回路控制電壓VLP訊號的電壓數(shù)值(單位為伏特V)的模擬結(jié)果400，并以離散的增益KV數(shù)值(例如范圍由1至n，或者由KV1至KVn)作為繪制圖4的變量。其中，此仿真是假設(shè)回路電路200運(yùn)作于介于頻率400MHz至4GHz之間，并且處于所規(guī)范的回路濾波器的一電壓范圍內(nèi)(所規(guī)范的范圍介于0.25V至0.75V)。其中，離散的增益KV數(shù)值是由電流控制振蕩器305所提供的離散的電流I數(shù)值所決定。然而，現(xiàn)有鎖相回路(例如鎖相回路100)中震蕩電路107的增益無法依據(jù)定時(shí)鐘倍數(shù)值N的不同而隨之調(diào)變。因此，鎖相回路100的特性僅由單一增益曲線來決定(例如增益變量為KVn-KV1其中之一而產(chǎn)生的增益曲線)。其中，一特定曲線KV的斜率為增益KV。而且由關(guān)系式1可得知，增益KV可以用來決定每一個(gè)時(shí)鐘倍數(shù)值N數(shù)值下相對應(yīng)的阻尼系數(shù) 。而在現(xiàn)有鎖相回路100中，當(dāng)時(shí)鐘倍數(shù)N改變時(shí)，于關(guān)系式1中的KV，R，C是固定的，因此，阻尼系數(shù) 將會(huì)隨著時(shí)鐘倍數(shù)N的改變而變動(dòng)。相較于現(xiàn)有鎖相回路100，在本發(fā)明的鎖相回路200中，當(dāng)時(shí)鐘倍數(shù)N改變時(shí)，可通過頻率選通脈沖FSTR總線來指示可變電壓至電流轉(zhuǎn)換器303去增加/減少電流訊號I輸出至中多個(gè)震蕩器單元以穩(wěn)定阻尼系數(shù)。換言之，電流I的改變將導(dǎo)致增益KV改變以補(bǔ)償因時(shí)鐘倍數(shù)N變化所造成的阻尼系數(shù) 不穩(wěn)定的狀況，進(jìn)而使阻尼系數(shù) 相對地較為固定(穩(wěn)定)。
舉個(gè)例子，并同時(shí)參照圖4所示，若鎖相回路100的震蕩電路107具有一增益曲線401(增益數(shù)值為KV8)，而鎖相回路100操作于圖4中的一點(diǎn)403，此時(shí)，回路控制電壓VLP的電壓數(shù)值設(shè)定為0.5伏特，而核心時(shí)鐘訊號CORECLK的頻率數(shù)值大約是2.08GHz。其中，假設(shè)鎖相回路100的回路控制訊號LC即為回路控制電壓VLP，而當(dāng)時(shí)鐘倍數(shù)N的數(shù)值改變至另一新的數(shù)值，而對應(yīng)地將核心時(shí)鐘訊號CORECLK的頻率數(shù)值改變至一新的頻率數(shù)值2.75GHz，此時(shí)，鎖相回路100對應(yīng)操作于圖4中沿著曲線401的另一點(diǎn)405，而回路控制電壓VLP的電壓數(shù)值為0.92伏特。由上可知，更詳細(xì)來說，當(dāng)時(shí)鐘倍數(shù)值N增加時(shí)，除法電路109使第二時(shí)鐘訊號REFCLK的頻率降低，此時(shí)，相位/頻率檢測器101利用上升/下降的誤差訊號UP/DN以后續(xù)將第二時(shí)鐘訊號REFCLK的頻率回復(fù)至與第一時(shí)鐘訊號BUSCLK的頻率相同的狀態(tài)。而充電泵103及回路濾波器105藉由增加回路控制電壓VLP(直到0.92V)以使核心時(shí)鐘訊號CORECLK的頻率改變至一新的頻率(2.75GHz)。而鎖相回路電路100的整個(gè)控制回路必須使核心時(shí)鐘訊號CORECLK的頻率達(dá)到新的頻率。而在整個(gè)過程中，值得注意的是，因?yàn)樽枘嵯禂?shù) 為(1/N)開平方的函數(shù)，所以，隨著時(shí)鐘倍數(shù)N的增加，阻尼系數(shù) 將降低。不僅增加了抖動(dòng)量也降低了頻譜純度。進(jìn)而使現(xiàn)有的鎖相回路電路100的響應(yīng)時(shí)間增加，且工作效率降低。
相比較之下，在本發(fā)明中，若鎖相回路200的增益控制振蕩電路201具有所有的增益曲線(如增益數(shù)值KVn-KV1)，且鎖相回路200初始運(yùn)作于圖4中沿著曲線401的點(diǎn)403，此時(shí)，回路控制電壓VLP的電壓數(shù)值設(shè)定為0.5伏特，而核心時(shí)鐘訊號CORECLK的頻率數(shù)值大約是2.08GHz。并假設(shè)鎖相回路200的回路控制訊號LC為回路控制電壓VLP，此時(shí)，選取適當(dāng)?shù)脑鲆媲€以維持回路控制電壓VLP在一中間水平(mid-range level)(本實(shí)施例意指維持在0.5V)，導(dǎo)致當(dāng)時(shí)鐘倍數(shù)值N改變時(shí)，回路控制電壓VLP為相對地固定。其中，當(dāng)時(shí)鐘倍數(shù)值N的數(shù)值改變至另一新的數(shù)值，而將脈訊號CORECLK的頻率數(shù)值改變至一新對應(yīng)的頻率數(shù)值2.75GHz，此時(shí)，阻尼控制器電路207調(diào)整增益控訊號GC(頻率選通脈沖FSTR的新數(shù)值)，而增益控制振蕩電路201依據(jù)調(diào)整后的增益控訊號GC而使鎖相回路200運(yùn)作于圖4中的另一曲線407(如增益數(shù)值KVn)，而將回路控制電壓VLP維持在約為0.5伏特的中間數(shù)值。因此，鎖相回路200運(yùn)作于圖4中沿著曲線407的點(diǎn)409。由上可知，詳細(xì)來說，起初，當(dāng)時(shí)鐘倍數(shù)值N增加時(shí)，除法電路109則開始降低第二時(shí)鐘訊號REFCLK的頻率，然而，當(dāng)振蕩電路205將核心時(shí)鐘訊號CORECLK調(diào)整至新的頻率數(shù)值(2.75GHz)之后，可變電壓/電流轉(zhuǎn)換器電路203依據(jù)增益控制訊號GC數(shù)值的改變而調(diào)整電流訊號I以使阻尼系數(shù) 大體上維持不變(現(xiàn)有鎖相回路100中，阻尼系數(shù) 會(huì)改變)。如圖3所示，在本實(shí)施例中，阻尼控制器電路207可以適當(dāng)?shù)卣{(diào)整頻率選通脈沖FSTR的數(shù)值以使可變電壓至電流轉(zhuǎn)換器303將電流訊號I維持不變。此時(shí)，由于增益KV適當(dāng)?shù)淖兓匝a(bǔ)償時(shí)鐘倍數(shù)值N改變所造成的影響，因此阻尼系數(shù) 仍然維持不變(穩(wěn)定)，不僅降低了抖動(dòng)量，也相對地提升頻譜純度，進(jìn)而使本發(fā)明所提供的鎖像回路于集成電路或電子裝置中運(yùn)作時(shí)，與現(xiàn)有技術(shù)相較，其不僅降低響應(yīng)時(shí)間，而且提升工作效率。
圖5為一流程圖，其顯示本發(fā)明較佳實(shí)施例的最佳化鎖相回路中阻尼系數(shù)的方法。其中步驟501、503、505、511與現(xiàn)有的鎖相回路相似。在步驟501中，比較多個(gè)第一訊號及多個(gè)第二訊號的相位與頻率，并提供一相對應(yīng)的誤差訊號。于前述實(shí)施例中，第一訊號為一總線時(shí)鐘、外部時(shí)鐘或類似的訊號，而第二訊號為一回饋時(shí)鐘或參考時(shí)鐘，其是由鎖相回路中控制回路的一分頻器所回饋產(chǎn)生的。另外，誤差訊號為一上升/下降訊號。接著，在步驟503中，轉(zhuǎn)換誤差訊號為一充電訊號。一般來說，鎖相回路電路是利用一充電泵或類似的組件以轉(zhuǎn)換誤差訊號為充電訊號。然后，在步驟505中，將充電訊號過濾為一回路控制訊號。而回路控制訊號可以以任何適當(dāng)?shù)男问匠尸F(xiàn)，例如現(xiàn)有技術(shù)中常以電流或電壓的形式作為回路控制訊號。在本實(shí)施例中，充電訊號是以電流形式呈現(xiàn)，并輸入至一電阻-電容濾波器以產(chǎn)生一回路控制電壓或其它現(xiàn)有技術(shù)所知道類似的訊號等。此時(shí)，在步驟507中，轉(zhuǎn)換時(shí)鐘倍數(shù)值為一增益控制數(shù)值，其依據(jù)時(shí)鐘倍數(shù)值的改變而將鎖相回路中阻尼系數(shù)的變化最小化。然后，在步驟509中，依據(jù)一增益數(shù)值而轉(zhuǎn)換回路控制訊號為一第三時(shí)鐘訊號，其中增益數(shù)值由增益控制數(shù)值決定。而本實(shí)施例中，由一可變震蕩電路或其它類似的電路而將回路控制訊號轉(zhuǎn)換為第三時(shí)鐘訊號，其中，可變震蕩電路可以為一電流控制震蕩器或一電壓控制震蕩器。最后，在步驟511中，將第三時(shí)鐘訊號的頻率數(shù)值除以時(shí)鐘倍數(shù)值以提供一第二時(shí)鐘訊號，并返回步驟501及步驟507。
步驟507可與步驟501-505中的任意至少一個(gè)流程同時(shí)執(zhí)行，但是在這個(gè)實(shí)施例中并不必要同時(shí)執(zhí)行。另外，在一個(gè)集成電路的實(shí)施例中，一檢測器比較一輸入總線時(shí)鐘與一參考時(shí)鐘的頻率/相位，此時(shí)，一系數(shù)邏輯電路將一外部的時(shí)鐘倍數(shù)轉(zhuǎn)換成一增益控制數(shù)值。其中，時(shí)鐘倍數(shù)轉(zhuǎn)與增益控制數(shù)值之間的轉(zhuǎn)換關(guān)系可依據(jù)震蕩器電路的組態(tài)及特性與回路控制訊號的設(shè)定及范圍來變動(dòng)?；芈房刂朴嵦柋硎居蓹z測器所輸出的誤差訊號及第三時(shí)鐘訊號之間的轉(zhuǎn)換關(guān)系，并控制第三時(shí)鐘訊號的頻率以使誤差最小化。在本實(shí)施例中，選擇特定回路控制訊號的數(shù)值(例如中間水平數(shù)值)。此時(shí)，針對每個(gè)不同數(shù)值的時(shí)鐘倍數(shù)值N，阻尼控制器調(diào)整增益控制數(shù)值以維持回路控制訊號的數(shù)值約略不變。而增益控制數(shù)值可以由實(shí)驗(yàn)或其它的方式?jīng)Q定，并儲(chǔ)存于阻尼控制器中。例如，于每個(gè)不同時(shí)鐘倍數(shù)值N下，找出一合適的增益控制數(shù)值，以使阻尼系數(shù)不改變，并可將時(shí)鐘倍數(shù)值N與增益控制數(shù)值做成一對照表而儲(chǔ)存于阻尼控制器中。此時(shí)，阻尼控制器便可利用比對對照表或其它適合的方式來產(chǎn)生增益控制數(shù)值。
圖6為更詳細(xì)的方塊示意圖，其顯示一阻尼系數(shù)變異裝置600，其中，阻尼系數(shù)變異裝置600用以執(zhí)行增益控制震蕩電路201，并包含一偏壓控制器601，其接收回路控制訊號(回路濾波電壓VLP訊號)，并產(chǎn)生兩個(gè)偏壓訊號VLC、VCH。其中，回路控制訊號可以以任何適當(dāng)?shù)男问匠尸F(xiàn)，而以電壓形式呈現(xiàn)的回路濾波電壓訊號VLP只是一種實(shí)施態(tài)樣。在本實(shí)施例中，偏壓訊號VLC、VCH用以對一P信道陣列603外加偏壓，其中，P信道陣列603整體形成一增益控制電路以配合電流控制震蕩器單元605。而P信道陣列603包含M+2個(gè)P信道裝置PB，P0.3PM.3及另外M+2個(gè)P信道裝置PA，P0.2PM.2。其中，M為一大于零的整數(shù)。此時(shí)，偏壓控制器將所產(chǎn)生的偏壓訊號VCL分配至M+2個(gè)P信道裝置PB，P0.3PM.3的柵極(gate)，并將所產(chǎn)生的偏壓訊號VCH分配至M+2個(gè)P信道裝置PA，P0.2PM.2的柵極(gate)。
P信道裝置PA，P0.2PM.2中的每一個(gè)漏極與P信道裝置PB，P0.3PM.3中相對應(yīng)的源極電耦合，因此，P信道裝置PA，P0.2PM.2與P信道裝置PB，P0.3PM.3中對應(yīng)的組合為串聯(lián)。P信道裝置PB，P0.3PM.3中所有的源極電耦合至一節(jié)點(diǎn)VPD，其中，節(jié)點(diǎn)VPD與一個(gè)或更多個(gè)電流控制震蕩器單元605的輸入端電耦合。電流控制震蕩器單元605共同執(zhí)行電流控制振蕩器305的功能，并具有一輸出端以提供核心時(shí)鐘訊號CORECLK。P信道裝置PA中的源極與一電源供應(yīng)器VDD電耦合。P信道裝置P0.1中的漏極與P信道裝置P0.2中的源極電耦合。而P信道裝置PM.1中的漏極與P信道裝置PM.2中的源極電耦合，其余以此類推，在此容不贅述。而每個(gè)P信道裝置P0.1PM.1中的源極與電源供應(yīng)器VDD電耦合。另外，頻率選通脈沖FSTR總線包含M+1個(gè)頻率選通脈沖FSTR0FSTRM訊號，其中，頻率選通脈沖FSTR0訊號提供至P信道裝置P0.1的柵極，且頻率選通脈沖訊號FSTRM提供至P信道裝置PM.1的柵極，其余以此類推，在此不再贅述。P信道裝置將電流訊號I經(jīng)由節(jié)點(diǎn)VPD提供至電流控制震蕩器單元605。
P信道陣列603組成多組“P通道腳”PAPB，Px.1Px.3。其中，代號x的數(shù)值范圍為介于0-M之間的整數(shù)。若全部電流I經(jīng)由節(jié)點(diǎn)VPD至電流控制震蕩器單元單元605，每個(gè)P通道腳形成各自的電流源，其供應(yīng)一部份的電流I。一般來說，第一組P通道腳PAPB所形成的電流源于大部份狀況下處于致能(enable)狀態(tài)，而剩下M+1組P通道腳所形成的電流源如同為一致能裝置(enable device)，其是依據(jù)所提供的頻率選通脈沖FSTR訊號，以致能相對應(yīng)的電流源。而頻率選通脈沖FSTR總線可為一(M+1)位的總線，其包含頻率選通脈沖FSTR[M0]個(gè)訊號。頻率選通脈沖FSTR[M0]個(gè)訊號共同形成一數(shù)字?jǐn)?shù)值，其中，頻率選通脈沖FSTR[M0]個(gè)訊號中的每一個(gè)訊號都為一個(gè)致能位(enable bit)以對應(yīng)于每一個(gè)電流源。頻率選通脈沖FSTR0的致能位選擇性地致能第二組P通道腳P0.1P0.2中的P信道裝置P0.1，以形成第二電流源。而頻率選通脈沖FSTR1的致能位可選擇性地致能第三組P通道腳P1.1P1.2中的P信道裝置P1.1，以形成第三電流源，以此類推，所以，頻率選通脈沖FSTRM的致能位可選擇性地致能第M+1組P通道腳PM.1PM.2中的P信道裝置PM.1，以形成最后一個(gè)電流源。如上所述，當(dāng)頻率選通脈沖FSTR1的位為高或者邏輯(1)時(shí)，頻率選通脈沖FSTR1的位將不致能相對應(yīng)的電流源，反之，當(dāng)頻率選通脈沖FSTR1的位為低或者邏輯(0)時(shí)，頻率選通脈沖FSTR1的位將致能相對應(yīng)的電流源。偏壓訊號VCL，VCH調(diào)整每組P信道腳中P信道腳PA，PB，PM.1PM.2的活化門坎(閾值)。由上述可知，回路濾波電壓VLP訊號的電壓較高時(shí)，每組P信道腳中的P信道裝置Px.2Px.3被啟動(dòng)的個(gè)數(shù)也相對增加，使由已活化的P通道腳中開啟更多的電流源。由于，已活化的P通道腳的數(shù)量將決定震蕩增益，因此P信道陣列603的功能就如同控制震蕩器增益的增益控制電路。
偏壓訊號VCL及VCH直接地決定由P信道陣列603經(jīng)由節(jié)點(diǎn)VOD輸入至電流控制震蕩器單元605的電流量，也就是說，在給定頻率選通脈沖FSTR總線的數(shù)值下，電流量為回路濾波電壓VLP訊號數(shù)值的函數(shù)。一般來說，現(xiàn)有鎖相回路100只具有與P信道裝置PA和PB類似的裝置，其是在一預(yù)先決定的增益數(shù)值下運(yùn)作，并藉由回路濾波電壓VLP訊號的控制以提供電流。此外，在阻尼系數(shù)變異裝置600中，偏壓訊號VCL及VCH對于P信道陣列603的作用可由P信道裝置P0.1PM.1來調(diào)整，其中，P信道裝置P0.1PM.1分別以串聯(lián)的方式與P信道裝置P0.2PM.2電耦合，并由頻率選通脈沖FSTR總線驅(qū)動(dòng)。P信道陣列603依據(jù)阻尼控制器207所決定頻率選通脈沖FSTR[M0]個(gè)訊號的狀態(tài)，而選擇開啟至少一P信道裝置P0.1PM.1，以活化相對應(yīng)的P通道腳，此時(shí)，P通道腳產(chǎn)生額外的電流量至電流控制震蕩器單元605以增加震蕩器201的增益KV。另外，值得注意的是，頻率選通脈沖FSTR[M0]各個(gè)訊號的狀態(tài)根據(jù)時(shí)鐘倍數(shù)值N而決定，以作為后續(xù)提供震蕩增益KV的依據(jù)，進(jìn)而維持震蕩器201的阻尼系數(shù) 的穩(wěn)定(否則，若無上述設(shè)計(jì)，阻尼系數(shù) 便會(huì)隨著時(shí)鐘倍數(shù)值N的改變而改變)。
在本發(fā)明的一實(shí)施例中，P信道裝置PA，PB，P0.1PM.1，P0.2PM.2中每個(gè)都有相同的寬度，此時(shí)，若P信道陣列603牛任意一組P通道腳Px.1Px.3啟動(dòng)時(shí)，所產(chǎn)生提供至電流控制震蕩器單元605的額外的電流量是與P信道裝置PAPB所提供至電流控制震蕩器單元605的電流量相等。因此，啟動(dòng)一組P通道腳，單元605獲得兩倍的電流量。若啟動(dòng)四組P通道腳，單元605獲得四倍的電流量。在本實(shí)施例中，M的數(shù)值設(shè)定為3。另外，在本發(fā)明的另一實(shí)施例中，在P信道陣列603中特定一組P通道腳所包含的P信道裝置的寬度為前一組P通道腳所包含的P信道裝置的寬度的兩倍，以提供二進(jìn)制權(quán)重的方式來調(diào)整電流。換句話說，P信道裝置P2.1P2.3的寬度為P信道裝置P1.1P1.3的寬度的兩倍(產(chǎn)生兩倍的電流量)，且P信道裝置P1.1P1.3的寬度為P信道裝置P0.1P0.3的寬度的兩倍以此類推。因此，P信道陣列603依據(jù)頻率選通脈沖FSTR[M0]個(gè)訊號而提供2M+1個(gè)層次的電流密集度(current granularity)至電流控制震蕩器單元605。例如，若M的數(shù)值為5時(shí)，P信道陣列603依據(jù)頻率選通脈沖FSTR[M0]個(gè)訊號而提供32個(gè)層次的電流密集度以控制增益控制振蕩電路的阻尼系數(shù)。在本實(shí)施例中，利用增加兩倍寬度的方法，而使特定一組P通道腳所產(chǎn)生的電流量為前一組P通道腳所產(chǎn)生電流量兩倍，當(dāng)然，亦可運(yùn)用其它的方法，在此不再贅述。
須適當(dāng)?shù)卦O(shè)計(jì)P信道裝置PA及P信道裝置PB的尺寸以提供一電流經(jīng)過節(jié)點(diǎn)VPD至電流控制震蕩器單元605，并于所選定的頻率范圍內(nèi)操作致能電流控制震蕩器單元605。在現(xiàn)有鎖相回路的設(shè)計(jì)中，P信道裝置PA及P信道裝置PB設(shè)計(jì)在一特定適當(dāng)?shù)脑鲆嬉杂谒A(yù)期可能發(fā)生的時(shí)鐘倍數(shù)N中而卻必須適用于整個(gè)頻率范圍。另外，由于對于每個(gè)時(shí)鐘倍數(shù)N來說，增益為固定的，因此，震蕩器的阻尼系數(shù) 是依據(jù)時(shí)鐘倍數(shù)N的改變而變動(dòng)，進(jìn)而導(dǎo)致現(xiàn)有鎖相回路的頻譜純度不佳。再請參照圖4所示，舉例來說，在現(xiàn)有的鎖相回路設(shè)計(jì)中，由于增益為固定的，因此，現(xiàn)有鎖相回路的增益曲線亦為固定，換句話說，現(xiàn)有鎖相回路只能操作于圖4中固定的某個(gè)曲線(例如為KVn或者更大的)，而卻必須適用于所預(yù)期可能發(fā)生的時(shí)鐘倍數(shù)N中的整個(gè)頻率范圍。相對地，在本發(fā)明的至少一實(shí)施例中，P信道裝置PA及P信道裝置PB設(shè)計(jì)于最小(或較小)的時(shí)鐘倍數(shù)N下，提供一最小增益以適用于一個(gè)或多個(gè)較小的時(shí)鐘倍數(shù)N，其中，增益對應(yīng)至一適當(dāng)?shù)幕芈房刂齐妷篤LP數(shù)值(例如為上述實(shí)施例中的0.5V)。另外，再請參照圖4所示，例如，本發(fā)明容許多重增益曲線，其中，P信道裝置PA及P信道裝置PB針對適當(dāng)?shù)脑鲆媲€進(jìn)行設(shè)計(jì)以適用于最小的時(shí)鐘倍數(shù)N。
上述實(shí)施例所提到的電流控制震蕩器單元605接收由P信道陣列603所輸出的電流，其中，P信道陣列603依據(jù)頻率選通脈沖FSTR[M0]個(gè)訊號及回路濾波電壓VLP訊號而產(chǎn)生電流。此外，可以N信道裝置取代P信道陣列603中的P信道裝置而形成一N信道陣列(圖中未示)，其分別與電流控制震蕩器單元605以及接地點(diǎn)電耦合，而單元605與電源供應(yīng)器VDD電耦合。偏壓控制器601提供適當(dāng)電壓的偏壓訊號VCH及VCL。當(dāng)然，亦可將一電壓控制震蕩器單元(圖中未示)設(shè)計(jì)于信道陣列中而提供不同的電壓階層以控制震蕩增益及頻率。
圖7為一簡化的方塊圖，其顯示本發(fā)明較佳實(shí)施例的鎖相回路電路700，其包含增益補(bǔ)償邏輯電路701以修正一鎖相回路阻尼系數(shù)。鎖相回路電路700與鎖相回路電路200類似，其中，類似功能的組件將以相同的參照符號加以說明。增益控制振蕩電路201可以任何適當(dāng)?shù)姆绞竭\(yùn)作，如圖2或圖3中所示的運(yùn)作方式。如前所述，阻尼控制器電路207可藉由程序控制以提供增益控制數(shù)值(例如通過頻率選通脈沖FSTR[M0]個(gè)訊號)以控制增益控制振蕩電路201的增益數(shù)值，使阻尼系數(shù) 最小化。當(dāng)于一集成電路上執(zhí)行鎖相回路電路時(shí)，未預(yù)料到的或其它未察覺的制造引發(fā)的效應(yīng)將影響增益控制裝置，導(dǎo)致無法達(dá)到最佳化的頻譜純度。增益補(bǔ)償邏輯電路701的功用就如同一修正裝置以修正上述的制造引發(fā)的效應(yīng)。增益補(bǔ)償邏輯電路701通過一總線INC[M0]及一訊號DEC#，而與阻尼控制器電路207電耦合(或者并入阻尼控制器電路207中)，其中，增益補(bǔ)償邏輯電路701依據(jù)總線INC[M0]及訊號DEC#，且通過增益控制訊號GC以調(diào)整震蕩增益。更多具體的組態(tài)設(shè)定已顯示于圖3中，頻率選通脈沖FSTR總線包含頻率選通脈沖FSTR[M0]個(gè)訊號，其可依據(jù)總線INC[M0]及訊號DEC#訊號而作調(diào)整。一般來說，總線INc、STR的操作，需具有相同數(shù)量的位訊號，但是總線INC可以依據(jù)實(shí)際需求而有不同數(shù)量的位訊號(例如為較少數(shù)量的位訊號)。在一集成電路的實(shí)施例中，增益補(bǔ)償邏輯電路701的操作就如同一熔絲陣列(fuse array)或其它于集成電路中的組件，例如為機(jī)器相關(guān)的寄存器(machine specificregister)或其它類似的組件，因此，增益補(bǔ)償邏輯電路701可修正制造后的效應(yīng)以提供INC[M0]的數(shù)值及DEC#的狀態(tài)至阻尼控制器207作為后續(xù)調(diào)整增益控制數(shù)值用。
在本發(fā)明的一實(shí)施例中，一宣告狀態(tài)(asserted state)下的DEC#(或者宣告邏輯為1)指示阻尼控制器207以將一初始數(shù)值加上由增益補(bǔ)償邏輯電路701所提供的INC[M0]數(shù)值以決定頻率選通脈沖FSTR的數(shù)值，換句話說，頻率選通脈沖FSTR的數(shù)值為一可變數(shù)值，并由可變電壓至電流轉(zhuǎn)換器303所接收，其中，頻率選通脈沖FSTR的可變量值大于頻率選通脈沖FSTR的初始數(shù)值。反之，若DEC#為無宣告狀態(tài)(邏輯為0)，阻尼控制器207將一初始數(shù)值減掉INC[M0]的數(shù)值以決定頻率選通脈沖FSTR的數(shù)值，換句話說，頻率選通脈沖FSTR的數(shù)值為一可變數(shù)值，并由可變電壓至電流轉(zhuǎn)換器303所接收，其中，頻率選通脈沖FSTR的可變量值小于頻率選通脈沖FSTR的初始數(shù)值。當(dāng)然，這樣的調(diào)整并非必要，換句話說，INC[M0]的數(shù)值可以為0，且DEC#也可不存在。
在本發(fā)明的一實(shí)施例中，阻尼控制器207可直接地將一初始數(shù)值減掉或者加上INC[M0]的數(shù)值以決定頻率選通脈沖FSTR的數(shù)值。圖8為一方塊示意圖，其顯示阻尼控制器207的一第一個(gè)實(shí)施例，其中，阻尼控制器207直接地將頻率選通脈沖FSTR的數(shù)值加上或者減掉INC[M0]的數(shù)值。其中，時(shí)鐘倍數(shù)值N提供至一對照表801的一輸入端。而對照表801輸出一未修正數(shù)值的頻率選通脈沖FSTR，以UFSTR[M0]數(shù)值表示，例如，時(shí)鐘倍數(shù)值N就如同為一索引值、地址數(shù)值或其它類似的數(shù)值以用于對照表801，其擷取且提供儲(chǔ)存在地址中UFSTR[M0]數(shù)值。UFSTR[M0]數(shù)值提供至一加法器的輸入端，而加法器803具有其它的輸入端，其與一反運(yùn)算邏輯電路805的一輸出端耦合。反運(yùn)算邏輯電路805的輸出端接收INC[M0]數(shù)值，并依據(jù)DEC#的狀態(tài)而選擇性的將INC[M0]的數(shù)值執(zhí)行反運(yùn)算(例如加上負(fù)號)輸出或者直接輸出INC[M0]的數(shù)值。其中，反運(yùn)算的方式可以依據(jù)實(shí)際狀況而有不同的型態(tài)，如2的補(bǔ)碼或其已知的型態(tài)，在此不再贅述。加法器803將UFSTR[M0]的數(shù)值加上反運(yùn)算邏輯805所輸出的數(shù)值，以決定阻尼控制器207所輸出頻率選通脈沖FSTR[M0]的數(shù)值。
圖9為一方塊示意圖，其顯示阻尼控制器207的第二個(gè)實(shí)施例，其中，阻尼控制器207直接地加上或減掉INC[M0]的數(shù)值。圖9中與圖8類似功能的組件將以相同的參照符號加以說明。其中，由對照表801所產(chǎn)生UFSTR[M0]數(shù)值分別提供至加法器803的輸入端及減法器901輸入端，且INC[M0]的數(shù)值分別提供至加法器803的另一輸入端及減法器901的另一輸入端。而加法器803將UFSTR[M0]的數(shù)值加上INC[M0]的數(shù)值，并輸出一第一PFSTR[M0]的數(shù)值，另外，減法器901將UFSTR[M0]的數(shù)值減掉INC[M0]的數(shù)值，并輸出一第二NFSTR[M0]的數(shù)值。其中，第一PFSTR[M0]的數(shù)值及第二NFSTR[M0]的數(shù)值分別提供至雙輸入端的多任務(wù)器903(或者其它類似的選擇邏輯電路)，而多任務(wù)器903的一選擇輸入端接收DEC#訊號。此時(shí)，多任務(wù)器903依據(jù)DEC#3乳號而選擇輸出第一PFSTR[M0]的數(shù)值或第二NFSTR[M0]的數(shù)值以作為頻率選通脈沖FSTR[M0]的數(shù)值。
除了上述的方式之外，在另一個(gè)實(shí)施例中(圖中未示)，INC[M0]的數(shù)值可指定一些位以將頻率選通脈沖FSTR的一初始數(shù)值作右偏移以獲得一偏移數(shù)值(offset value)，其中，依據(jù)DEC#訊號的狀態(tài)，而選擇性的將頻率選通脈沖FSTR初始數(shù)值加上或減去偏移數(shù)值，上述偏移數(shù)值可為頻率選通脈沖FSTR初始數(shù)值的百分比例。例如，若INC[M0]的數(shù)值為2時(shí)，將頻率選通脈沖FSTR的數(shù)值右偏移兩次以獲得一偏移數(shù)值，其中偏移數(shù)值為頻率選通脈沖FSTR初始數(shù)值的25％(或者更少)，然后再將偏移數(shù)值與頻率選通脈沖FSTR初始數(shù)值結(jié)合。
圖10為一流程圖，其顯示本發(fā)明較佳實(shí)施例的使用增益補(bǔ)償邏輯電路701以轉(zhuǎn)換時(shí)鐘倍數(shù)值N至一增益控制數(shù)值的方法。流程圖包含步驟1001以及1003以對圖5的步驟507作更詳細(xì)的說明。在步驟1001中，時(shí)鐘倍數(shù)值N轉(zhuǎn)換成一初始增益控制數(shù)值。這個(gè)步驟大體上與步驟507類似，除此之外，由于未預(yù)料到的或其它未察覺的制造引發(fā)的效應(yīng)的因素，使得初始增益控制數(shù)值并不真正適用。接著，在步驟1003中，初始增益控制數(shù)值與一偏移值結(jié)合以獲得一最終增益控制數(shù)值。而在步驟509中，上述最終控制數(shù)值用以設(shè)定震蕩電路的增益。承上所述，偏移數(shù)值可直接地由INC[M0]推導(dǎo)出來，或者，偏移數(shù)值可間接地由INC[M0]得知。例如，INC[M0]數(shù)值決定產(chǎn)生一偏移數(shù)值所需轉(zhuǎn)換初始增益控制數(shù)值的次數(shù)，在本實(shí)施例中，依據(jù)DEC#訊號，而將初始增益控制數(shù)值加上或減去偏移數(shù)值。
本發(fā)明幾個(gè)不復(fù)雜的實(shí)施例假設(shè)充電泵電流IC以及回路濾波器105中的電阻R及電容C組件的性能固定，但值得注意的是，本發(fā)明亦可包含動(dòng)態(tài)地調(diào)整充電泵電流IC、電阻R及電容C數(shù)值的實(shí)施例，就如同調(diào)整增益KV，以維持阻尼系數(shù) 的穩(wěn)定。在本實(shí)施例中，可模擬n個(gè)震蕩增益曲線KVnKV1與頻率選通脈沖FSTR總線的n個(gè)數(shù)值的函數(shù)關(guān)系(針對所要求的的操作頻率范圍內(nèi))或者可模擬n個(gè)震蕩增益曲線KVnKV1與回路濾波器電壓的函數(shù)關(guān)系(針對所要求的回路濾波器電壓范圍內(nèi))。此時(shí)，阻尼控制器207可設(shè)計(jì)為針對每個(gè)數(shù)值N而產(chǎn)生對應(yīng)地頻率選通脈沖FSTR離散數(shù)值，而與震蕩器電路201的增益KV配合，進(jìn)而使阻尼系數(shù) 固定不變。另外，在本實(shí)施例中，可通過選擇適當(dāng)?shù)念l率選通脈沖FSTR數(shù)值而使阻尼系數(shù)維持在約0.707，當(dāng)然亦可依據(jù)實(shí)際的狀況而是0.707以外的數(shù)值，在此不再贅述。再者，在本實(shí)施例中，可通過選擇上述頻率選通脈沖FSTR數(shù)值，而使回路濾波器電壓VLP維持在一中間水平(例如0.5V)。
承上所述，依據(jù)本發(fā)明實(shí)施例的鎖相回路阻尼系數(shù)修正裝置具有許多的優(yōu)點(diǎn)，其中，改變一個(gè)優(yōu)點(diǎn)是，在介于核心(輸出或內(nèi)部)時(shí)鐘及總線(輸入或外部)時(shí)鐘之間，隨著時(shí)鐘倍數(shù)的變動(dòng)，阻尼系數(shù)大體上為常數(shù)(最小化)，換句話說，鎖相回路中惱人的抖動(dòng)可以被有效地控制及最小化。另一個(gè)優(yōu)點(diǎn)是，由于阻尼系數(shù)可以最小化，進(jìn)而使內(nèi)部核心時(shí)鐘訊號的頻譜純度提升，因此，在管線式裝置中，可以加大管線式平臺(tái)之間運(yùn)作的工作量(提升工作效率)。另外，如果必要的話，可以進(jìn)一步地通過增益補(bǔ)償邏輯電路以改善于芯片上鎖相回路因制造引發(fā)的效應(yīng)及其它異常的影響，進(jìn)而提升頻譜純度。
雖然已經(jīng)詳細(xì)披露了本發(fā)明的較佳的實(shí)施方式，但其僅為示例性的說明，而非為限制性的說明。例如P信道陣列的操作可以換成使用N信道陣列來實(shí)現(xiàn)，其分別與電流控制震蕩器單元605以及接地點(diǎn)電耦合來達(dá)到同樣的功效。本領(lǐng)域的技術(shù)人員利用本發(fā)明技術(shù)特征或概念所衍生出來的變化態(tài)樣，均應(yīng)包含于本發(fā)明的權(quán)利要求中。
權(quán)利要求
1.一種用于一鎖相回路電路的阻尼系數(shù)修正裝置，該鎖相回路電路提供一回路控制訊號以表示介于一第一時(shí)鐘訊號及一第二時(shí)鐘訊號之間的一誤差，并用以產(chǎn)生一第三時(shí)鐘訊號，其中該第三時(shí)鐘訊號的頻率為該第二時(shí)鐘訊號的頻率與一時(shí)鐘倍數(shù)的乘積，該阻尼系數(shù)修正裝置包含一增益控制震蕩電路，其具有一控制輸入端、一增益控制輸入端及一輸出端，該控制輸入端接收該回路控制訊號，該輸出端提供該第三時(shí)鐘訊號；一阻尼控制器，其具有一輸入端及一輸出端，該輸入端用以接收該時(shí)鐘倍數(shù)，該輸出端提供一增益控制訊號至該增益控制震蕩電路的該增益控制輸入端，該阻尼控制器依據(jù)該時(shí)鐘倍數(shù)的變化而調(diào)整該增益控制震蕩電路的增益；以及一增益補(bǔ)償邏輯電路，其調(diào)整該增益控制訊號。
2.如權(quán)利要求1所述的阻尼系數(shù)修正裝置，其中該增益補(bǔ)償邏輯電路提供一偏移數(shù)值，該阻尼控制器提供一初始增益控制數(shù)值用以對應(yīng)多個(gè)時(shí)鐘倍數(shù)數(shù)值中的每一個(gè)，并結(jié)合該初始增益控制數(shù)值及該偏移數(shù)值以提供該增益控制訊號。
3.如權(quán)利要求2所述的阻尼系數(shù)修正裝置，其中該阻尼控制器包含一對照表。
4.如權(quán)利要求2所述的阻尼系數(shù)修正裝置，其中該增益控制震蕩電路包含一電流控制震蕩電路，其具有一電流控制輸入端及一輸出端以提供該第三時(shí)鐘訊號；以及一增益控制電路，其具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端接收該回路控制訊號，該第二輸入端接收該增益控制訊號，該輸出端提供一電流控制訊號至該電流控制震蕩器的該電流控制輸入端，其中，該增益控制電路根據(jù)由該增益控制訊號所決定的一增益，針對于該回路控制訊號而改變該電流控制訊號。
5.如權(quán)利要求4所述的阻尼系數(shù)修正裝置，其中該電流產(chǎn)生器包含具有相互平行的多組P信道腳的一P信道陣列，該每個(gè)P通道腳依據(jù)該增益控制訊號選擇性地致能至少一偏壓控制訊號以供應(yīng)電流。
6.如權(quán)利要求1所述的阻尼系數(shù)修正裝置，其中該增益補(bǔ)償邏輯電路包含下列部件之一及其任意組合一熔絲陣列；以及一寄存器。
7.一種具阻尼系數(shù)修正裝置的鎖相回路電路，包含一檢測器，其比較一第一時(shí)鐘訊號及一第二時(shí)鐘訊號，并提供一誤差訊號；一充電泵，其具有一輸入端及一輸出端，該輸入端接收該誤差訊號，該輸出端提供一脈沖訊號以表示該誤差訊號；一濾波電路，其與該充電泵電耦合以轉(zhuǎn)換該脈沖訊號成一回路控制訊號；一分頻器，其具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端接收一第三時(shí)鐘訊號，該第二輸入端接收一時(shí)鐘倍數(shù)，該輸出端提供該第二時(shí)鐘訊號，該第二時(shí)鐘訊號的頻率為該第三時(shí)鐘訊號的頻率除以該時(shí)鐘倍數(shù)；一阻尼控制器，其具有一輸入端及一輸出端，該輸入端接收該時(shí)鐘倍數(shù)，其中該阻尼控制器轉(zhuǎn)換該時(shí)鐘倍數(shù)成一第一增益控制數(shù)值并結(jié)合一偏移數(shù)值及該第一增益控制數(shù)值以提供一第二增益控制數(shù)值；一震蕩電路，其具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端接收該回路控制訊號，該第二輸入端接收該第二增益控制數(shù)值，該輸出端提供一第三時(shí)鐘訊號，其中該第二增益控制數(shù)值用以調(diào)整該震蕩電路的一增益；以及一增益補(bǔ)償邏輯電路，其提供該偏移數(shù)值。
8.如權(quán)利要求7所述的具阻尼系數(shù)修正裝置的鎖相回路電路，其中該第一增益控制數(shù)值、該第二增益控制數(shù)值及該偏移數(shù)值中分別包含至少一數(shù)字?jǐn)?shù)值，該阻尼控制器包含一數(shù)字結(jié)合器以結(jié)合該第一增益控制數(shù)值及該偏移數(shù)值。
9.如權(quán)利要求8所述的具阻尼系數(shù)修正裝置的鎖相回路電路，其中該震蕩電路包含一電流控制震蕩器，其具有一電流控制輸入端及一輸出端，該輸出端提供該第三時(shí)鐘訊號；以及多個(gè)電流源，每一個(gè)電流源具有一輸出端及一致能輸入端，該輸出端與該電流控制震蕩器的該電流控制輸入端電耦合，該致能輸入端接收該第二增益控制數(shù)值的一對應(yīng)的位。
10.如權(quán)利要求7所述的具阻尼系數(shù)修正裝置的鎖相回路電路，其中該增益補(bǔ)償邏輯電路包含一熔絲陣列。
11.一種集成電路，包含一第一腳位，其接收具有一第一頻率的一外部時(shí)鐘訊號；一第二腳位，其用以接收一時(shí)鐘倍數(shù)；一集成鎖相回路電路，其具有一第一輸入端、一第二輸入端及一可調(diào)式震蕩器，該第一輸入端與該第一腳位電耦合以接收該外部時(shí)鐘訊號，該第二輸入端與該第二腳位電耦合以接收該時(shí)鐘倍數(shù)，該可調(diào)式震蕩器具有一輸出端，該輸出端提供具有一第二頻率的一核心時(shí)鐘訊號，該第二頻率等于該第一頻率與該時(shí)鐘倍數(shù)的乘積，其中該可調(diào)式震蕩器包含一阻尼控制器，其具有一輸入端及一輸出端，該輸入端接收該時(shí)鐘倍數(shù)，該輸出端提供一增益訊號；及一震蕩電路，其具有一輸入端及一輸出端，該輸入端接收該增益訊號該輸出端提供該核心時(shí)鐘訊號，其中該增益訊號控制該震蕩器電路的一增益以于該集成鎖相回路電路中，維持一固定的阻尼系數(shù)；以及一集成程序控制增益補(bǔ)償區(qū)塊，其提供一增量數(shù)值，該阻尼控制器利用該增量數(shù)值以調(diào)該增益訊號。
12.如權(quán)利要求11所述的集成電路，其中該阻尼控制器結(jié)合該增量數(shù)值與該增益訊號。
13.如權(quán)利要求11所述的集成電路，其中該集成程序控制增益補(bǔ)償區(qū)塊包含下列部件之一及其任意組合一熔絲陣列；以及一寄存器。
14.一種修正一鎖相回路中的一阻尼系數(shù)的方法，該鎖相回路控制一震蕩器以提供一第二時(shí)鐘訊號，該第二時(shí)鐘訊號的頻率為一第一時(shí)鐘訊號的頻率的一倍數(shù)，其中該阻尼系數(shù)包含該震蕩器增益除以該倍數(shù)的一函數(shù)，修正該鎖相回路中該阻尼系數(shù)的方法包含轉(zhuǎn)換該倍數(shù)為一第一增益控制數(shù)值；結(jié)合該第一增益控制數(shù)值與一偏移數(shù)值以提供一第二增益控制數(shù)值；以及調(diào)整該震蕩器的該增益，該震蕩器使用該第二增益控制數(shù)值以減少該阻尼系數(shù)的改變。
15.如權(quán)利要求14所述的修正該鎖相回路中的該阻尼系數(shù)的方法，其中結(jié)合該第一增益控制數(shù)值與該偏移數(shù)值的步驟包含下列步驟之一將該第一增益控制數(shù)值加上該偏移數(shù)值；以及將該第一增益控制數(shù)值減掉該偏移數(shù)值。
16.如權(quán)利要求14所述的修正該鎖相回路中的該阻尼系數(shù)的方法，其中結(jié)合該第一增益控制數(shù)值與該偏移數(shù)值的步驟包含依據(jù)該偏移數(shù)值，決定該第一增益控制數(shù)值的一部分；以及下列步驟之一將該第一增益控制數(shù)值加上該部分；以及將該第一增益控制數(shù)值減掉該部分。
17.如權(quán)利要求16所述的修正該鎖相回路中的該阻尼系數(shù)的方法，其中決定該第一增益控制數(shù)值的一部分的步驟包含依據(jù)偏移數(shù)值所決定的一些位而將一數(shù)字?jǐn)?shù)字向右偏移這些位所決定的位數(shù)。
18.如權(quán)利要求14所述的修正該鎖相回路中的該阻尼系數(shù)的方法，還包含下列步驟之一及其任意組合藉由熔斷至少一熔絲以程序控制該偏移數(shù)值；以及藉由程序控制一寄存器以程序控制該偏移數(shù)值。
全文摘要
應(yīng)用于一鎖相回路電路的一種阻尼系數(shù)修正裝置，阻尼系數(shù)修正裝置包含一增益控制震蕩電路、一阻尼控制器及一增益補(bǔ)償邏輯電路。鎖相回路電路提供一回路控制訊號，以表示介于一第一時(shí)鐘訊號及一第二時(shí)鐘訊號之間的的一誤差，用以產(chǎn)生一第三時(shí)鐘訊號，其中，第三時(shí)鐘訊號的頻率為第二時(shí)鐘訊號的頻率與一時(shí)鐘倍數(shù)的乘積。增益控制震蕩電路具有一控制輸入端、一增益控制輸入端及一輸出端，控制輸入端接收回路控制訊號，輸出端提供第三時(shí)鐘訊號；阻尼控制器具有一輸入端及一輸出端，輸入端用以接收時(shí)鐘倍數(shù)，輸出端提供一增益控制訊號至增益控制震蕩電路的增益控制輸入端，其中阻尼控制器依據(jù)時(shí)鐘倍數(shù)的變化，調(diào)整增益控制震蕩電路的增益；增益補(bǔ)償邏輯電路可程序控制，并調(diào)整增益控制訊號。
文檔編號H03L7/099GK1881805SQ20061009178
公開日2006年12月20日 申請日期2006年6月12日 優(yōu)先權(quán)日2005年12月8日
發(fā)明者詹姆斯·R·隆博格, 米爾·S·阿扎姆 申請人:威盛電子股份有限公司