專利名稱：多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備，用于將多個數(shù)字?jǐn)?shù)據(jù)輸入信號轉(zhuǎn)換為模擬輸出信號。
背景技術(shù)：
數(shù)字/模擬轉(zhuǎn)換器(在下文中也被簡稱為D/A轉(zhuǎn)換器)被設(shè)計用于將數(shù)字的、例如二進制輸入信號轉(zhuǎn)換為模擬輸出信號(例如輸出電壓或者輸出電流)。關(guān)于D/A轉(zhuǎn)換器的通用背景，參考US 6,346,901 B1、US 4,712,091和US5,293,166。
D/A轉(zhuǎn)換器主要被用于數(shù)字信號處理。數(shù)字信號處理的應(yīng)用是例如基于計算機和基于軟件的應(yīng)用，例如用于微處理器或者電信應(yīng)用，例如寬帶應(yīng)用或者移動無線電應(yīng)用。在現(xiàn)代的數(shù)字信號處理系統(tǒng)中，對于在越來越短的時間中處理越來越大量的數(shù)據(jù)存在逐漸增長的需求。隨著集成電路領(lǐng)域的超前發(fā)展和現(xiàn)代通信系統(tǒng)的進一步發(fā)展，這些系統(tǒng)用于以高數(shù)據(jù)速率處理數(shù)據(jù)的能力也提高了?，F(xiàn)代數(shù)據(jù)通信系統(tǒng)例如以大約4GHz的工作頻率和更高的工作頻率來工作。然而，為了提供有效的數(shù)據(jù)處理，非常有必要以相應(yīng)的速度轉(zhuǎn)發(fā)(forward)處理過的數(shù)據(jù)，以及以相應(yīng)的速度將這些處理過的數(shù)據(jù)轉(zhuǎn)換成模擬輸出信號。
為了實現(xiàn)這些非常高質(zhì)量的數(shù)字信號處理系統(tǒng)，因此，越來越多地使用D/A轉(zhuǎn)換器，如果可能的話，這些D/A轉(zhuǎn)換器能以非常高的采樣速率提供高比特率的數(shù)字/模擬轉(zhuǎn)換以及最好的可能的模擬特性。D/A轉(zhuǎn)換的質(zhì)量和精度在這個上下文中起到了決定性的作用。在下文中，將這種D/A轉(zhuǎn)換器稱作高速D/A轉(zhuǎn)換器。
要通過高速D/A轉(zhuǎn)換器被轉(zhuǎn)換為模擬輸出信號的數(shù)字?jǐn)?shù)據(jù)來自數(shù)據(jù)源，例如來自存儲器芯片、邏輯電路、微處理器等等。為了能處理大量的要被處理的數(shù)據(jù)，常常使用多個數(shù)據(jù)源。在這個設(shè)備中，并行地從所述多個數(shù)據(jù)源中讀出數(shù)據(jù)，并將這些數(shù)據(jù)供給用于轉(zhuǎn)換成模擬輸出信號的相應(yīng)的處理裝置。在所有情況下，這些數(shù)據(jù)源中的一個和相應(yīng)的下游數(shù)據(jù)路徑定義一個數(shù)據(jù)通道，不同的數(shù)據(jù)通道彼此并行排列。在下文中，將相應(yīng)的D/A轉(zhuǎn)換器稱為多通道D/A轉(zhuǎn)換器。為了組合多個數(shù)據(jù)通道，設(shè)置多路復(fù)用器裝置，該多路復(fù)用器裝置從多個數(shù)據(jù)通道的數(shù)據(jù)中產(chǎn)生單個數(shù)字?jǐn)?shù)據(jù)流，接著將該單個數(shù)字?jǐn)?shù)據(jù)流供給下游的數(shù)字/模擬轉(zhuǎn)換器。當(dāng)數(shù)據(jù)速度非常高時，對多個數(shù)據(jù)通道的數(shù)據(jù)的多路復(fù)用提出了非常高的要求。
在JP 01099323和JP 04016024中，數(shù)字/模擬轉(zhuǎn)換器電路在所有情況下被描述，其中，將多個并行數(shù)據(jù)通道的數(shù)據(jù)耦合到相應(yīng)的組合電路(諸如多路復(fù)用器)中并且作為串行數(shù)字?jǐn)?shù)據(jù)流輸出，接著將該串行數(shù)字?jǐn)?shù)據(jù)流供給數(shù)字/模擬轉(zhuǎn)換器。盡管使用多個并行數(shù)據(jù)通道允許以較簡單的方式來安排數(shù)據(jù)處理，在所有情況下，這些并行數(shù)據(jù)通道都具有比較低的數(shù)據(jù)速率，但是仍然存在這樣的問題特別是，在多路復(fù)用器中以及在多路復(fù)用器和下游的數(shù)字/模擬轉(zhuǎn)換器的數(shù)字輸入之間的數(shù)據(jù)路徑上，出現(xiàn)在該處的數(shù)據(jù)具有非常高的數(shù)據(jù)速率，并且因此也必須進一步以相應(yīng)高的速度來處理這些數(shù)據(jù)。這些元件中的高數(shù)據(jù)處理速度因此與相應(yīng)高的功率消耗相關(guān)。在非常高的數(shù)據(jù)處理速度的情況下，在多路復(fù)用器之后必須執(zhí)行信號調(diào)節(jié)，在該多路復(fù)用器中執(zhí)行所謂的重新定時。在這個過程中，將通過多路復(fù)用組合的數(shù)據(jù)信號的切換邊緣被調(diào)節(jié)為下游的數(shù)字/模擬轉(zhuǎn)換器的電流開關(guān)的相應(yīng)需求。在非常高的數(shù)據(jù)速率的情況下，特別是或者在非常大量的要被處理的數(shù)據(jù)的情況下，也不再可能分別在多個應(yīng)用中組合多路復(fù)用器中的這些數(shù)據(jù)量。
用于處理大量數(shù)據(jù)的另一可能性是設(shè)置多個并行的數(shù)字/模擬轉(zhuǎn)換器，在所有情況下，將這些并行的數(shù)字/模擬轉(zhuǎn)換器分配給一個數(shù)據(jù)通道。設(shè)計這么多種數(shù)字/模擬轉(zhuǎn)換器，用于將在所有情況下相關(guān)的數(shù)據(jù)通道的數(shù)據(jù)轉(zhuǎn)換為模擬信號，以便存在對應(yīng)于該多種數(shù)字/模擬轉(zhuǎn)換器的多個模擬輸出信號。接下來將這些輸出信號組合成模擬多路復(fù)用器中的單個模擬信號，該模擬多路復(fù)用器特別是出于這個目的被設(shè)置。例如，在M.Clara等人的文章“A 350MHz low-OSR SDCurrent-Steering DAC with Active Termination in 0.13μm CMOS”(ISSCC2005，第118-119頁)中、尤其是在圖1中描述了因此具有多個數(shù)字/模擬轉(zhuǎn)換器和模擬多路復(fù)用器的這樣的設(shè)備。所描述的這種設(shè)備的缺點在于，必須為進行D/A轉(zhuǎn)換而設(shè)置多種單獨的數(shù)字/模擬轉(zhuǎn)換器，尤其是如果存在多個數(shù)據(jù)通道，則這導(dǎo)致相當(dāng)大的電路開銷。

發(fā)明內(nèi)容
本發(fā)明基于設(shè)置多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備的目的，該多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備盡可能簡單并且尤其是(如果可能的話)具有低的功率消耗。
根據(jù)本發(fā)明，通過如權(quán)利要求1所述的多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備和特征來實現(xiàn)該目的。
相應(yīng)地，設(shè)置用于將多個數(shù)字輸入數(shù)據(jù)信號轉(zhuǎn)換為模擬輸出信號的多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備，該多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備包括至少兩個用于接收和轉(zhuǎn)發(fā)相應(yīng)數(shù)目的數(shù)字?jǐn)?shù)據(jù)輸入信號的數(shù)據(jù)通道；該多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備具有數(shù)字多路復(fù)用器，該數(shù)字多路復(fù)用器將被布置在輸出端處的公共節(jié)點處的數(shù)據(jù)通道中所轉(zhuǎn)發(fā)的至少兩個數(shù)字?jǐn)?shù)據(jù)輸入信號組合起來，以形成數(shù)字中間信號；該多路復(fù)用器具有調(diào)諧裝置，通過該調(diào)諧裝置可以將在數(shù)據(jù)通道中所轉(zhuǎn)發(fā)的至少兩個數(shù)字?jǐn)?shù)據(jù)輸入信號的時間特性相對于彼此進行調(diào)諧；并且該多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備具有位于該多路復(fù)用器的下游的數(shù)字/模擬轉(zhuǎn)換器，該數(shù)字/模擬轉(zhuǎn)換器將所組合的數(shù)字中間信號轉(zhuǎn)換成模擬輸出信號。
本發(fā)明基于數(shù)字/模擬轉(zhuǎn)換器，在該數(shù)字/模擬轉(zhuǎn)換器中，通過單個數(shù)字高速多路復(fù)用器將多個數(shù)據(jù)通道組合起來以產(chǎn)生單個串行數(shù)字?jǐn)?shù)據(jù)流，該單個串行數(shù)字?jǐn)?shù)據(jù)流接著在實際(actual)的數(shù)字/模擬轉(zhuǎn)換器中進一步被處理。本發(fā)明基于這樣的發(fā)現(xiàn)單條數(shù)據(jù)路徑上的非常大量的數(shù)據(jù)的處理是非常困難的，并且經(jīng)常導(dǎo)致在相應(yīng)的處理裝置(諸如多路復(fù)用器或者數(shù)字/模擬轉(zhuǎn)換器)中出現(xiàn)問題。進一步的發(fā)現(xiàn)在于通過比較，取而代之，不同數(shù)據(jù)路徑上的數(shù)據(jù)的處理的要求并不嚴(yán)格，因為有以明顯降低的數(shù)據(jù)速率和/或數(shù)據(jù)量存在的數(shù)據(jù)，該明顯降低的數(shù)據(jù)速率和/或數(shù)據(jù)量取決于存在多少數(shù)據(jù)通道和要被處理的數(shù)據(jù)量，這通常對相應(yīng)的處理裝置有較低的需求。
本發(fā)明的概念在于，只要可能，就將具有降低的數(shù)據(jù)速率的數(shù)據(jù)路徑或者具有降低數(shù)據(jù)量的數(shù)據(jù)路徑彼此相分離。這種分離也包括，只要可能，就也在位于數(shù)字/模擬轉(zhuǎn)換器之前的高速多路復(fù)用器內(nèi)相互分離數(shù)據(jù)通道，并且在下游的數(shù)字/模擬轉(zhuǎn)換器的輸入處，緊接在多路復(fù)用器的數(shù)據(jù)輸出之前以及因此緊接在電流或電壓開關(guān)之前僅僅組合這些數(shù)據(jù)通道。這樣，將關(guān)于高數(shù)據(jù)速率的嚴(yán)格的處理步驟降到最少。
在根據(jù)本發(fā)明的解決方案中，通過多路復(fù)用器本身執(zhí)行數(shù)字?jǐn)?shù)據(jù)信號的重新定時，在已知的解決方案中，僅僅在多路復(fù)用器之后進行數(shù)字?jǐn)?shù)據(jù)信號的重新定時。在實際組合這些數(shù)據(jù)信號之前，在這里執(zhí)行重新定時，設(shè)置重新定時用于同步并因此相互調(diào)節(jié)數(shù)據(jù)信號。在實際的組合(多路復(fù)用)中，多個數(shù)據(jù)通道的數(shù)據(jù)信號已經(jīng)彼此對齊地以同步的形式存在。這僅僅要求簡單的鎖存器和在鎖存器之后的調(diào)諧電路，通過在輸出處的公共節(jié)點處的多個數(shù)據(jù)通道上加上數(shù)據(jù)信號來執(zhí)行重新定時。
在根據(jù)本發(fā)明的解決方案中，通過因此具有高數(shù)據(jù)速率的高速多路復(fù)用器在輸出處所產(chǎn)生的組合的數(shù)據(jù)信號直接被耦合到下游的數(shù)字/模擬轉(zhuǎn)換器。對這些數(shù)字?jǐn)?shù)據(jù)不進行處理，或者，至少將這些數(shù)字?jǐn)?shù)據(jù)減少到最小，這些數(shù)字?jǐn)?shù)據(jù)是在高速多路復(fù)用器和數(shù)字/模擬轉(zhuǎn)換器之間具有任意形式(例如，重新定時的形式)的具有高數(shù)據(jù)速率的數(shù)據(jù)。
對具有非常高的數(shù)據(jù)速率的數(shù)據(jù)信號的處理意味著用于相應(yīng)處理裝置的極其高的開銷。隨著數(shù)據(jù)速率的提高，特別地，也提高了以下風(fēng)險在信號形式方面破壞了相應(yīng)的數(shù)據(jù)信號，這在整體上可以導(dǎo)致具有邏輯電平(邏輯零(低，“0”)或者邏輯一(高，“1”))的數(shù)據(jù)信號的明確的關(guān)聯(lián)不再可能，或者只不過是困難的。本發(fā)明減少了這種風(fēng)險，因為具有非常高的數(shù)據(jù)速率的、要被處理的串行數(shù)字?jǐn)?shù)據(jù)流服從分量的最小值，這在整體上明顯降低了上述的數(shù)據(jù)損失的風(fēng)險。
結(jié)合附圖的圖形，在其他從屬權(quán)利要求和說明書中，可以發(fā)現(xiàn)本發(fā)明的有利的實施例和改進方案。
在優(yōu)選的實施例中，被用于重新定時多個數(shù)據(jù)通道上的數(shù)據(jù)輸入信號的調(diào)諧裝置具有同步裝置，通過該同步裝置，多個數(shù)據(jù)通道的數(shù)字?jǐn)?shù)據(jù)輸入信號借助時鐘同步控制信號可以盡可能精確地相互同步。出于這個目的，同步裝置優(yōu)選的是簡單的鎖存器。
在優(yōu)選的實施例中，調(diào)諧裝置在其輸出處具有可控的輸出開關(guān)裝置，該可控的輸出開關(guān)裝置分別在鎖存器或者同步裝置之后，以及該可控的輸出開關(guān)裝置被用于時鐘同步地分別從鎖存器或者同步裝置中讀取數(shù)據(jù)輸入信號。優(yōu)選地，在輸入處也設(shè)置可控的輸入開關(guān)裝置，該可控的輸入開關(guān)裝置分別位于鎖存器或者同步裝置之前，并且該可控的輸入開關(guān)裝置被用于將數(shù)據(jù)輸入信號時鐘控制地分別讀入到鎖存器或者同步裝置中。
在所有情況下的輸入開關(guān)裝置和/或輸出開關(guān)裝置一般地在每個數(shù)據(jù)通道具有至少一個可控開關(guān)，可控開關(guān)的受控路徑被布置在數(shù)據(jù)通道之一的數(shù)據(jù)路徑上并且在所有情況下可經(jīng)由控制信號來激活。用于激活輸入開關(guān)裝置的可控開關(guān)的控制信號和用于激活輸出開關(guān)裝置的可控開關(guān)的控制信號優(yōu)選地相互時鐘同步。為了提供時鐘同步控制信號，優(yōu)選地設(shè)置特別為該目的而設(shè)置的激活電路。可以將可控開關(guān)例如構(gòu)造為特別適于快速切換的MOSFET或者JFET晶體管。
在典型的實施例中，由于非?？垢蓴_而也是非常適合的是，多路復(fù)用器和/或下游的數(shù)字/模擬轉(zhuǎn)換器被構(gòu)造為全差分的。
在非常有利的實施例中，設(shè)置用于電平轉(zhuǎn)換的裝置，該裝置被布置在多路復(fù)用器的輸出和公共節(jié)點之間，并且設(shè)計該裝置用于規(guī)定中間信號的預(yù)定的邏輯電平。這樣，可以有選擇地定義各種邏輯電平或者輸出信號的電平，并且特別是有選擇地適于下游的電路設(shè)備。由于多路復(fù)用器的輸出一般直接被連接到下游的數(shù)字/模擬轉(zhuǎn)換器的相應(yīng)的電流或者電壓開關(guān)，這些相應(yīng)的電流或者電壓開關(guān)具有相應(yīng)的切換電平，所以通過用于電平轉(zhuǎn)換的裝置可以有選擇地在這些切換電平中放置組合的數(shù)字中間信號的一個或多個電平，以及因此有選擇地放置電流或者電壓開關(guān)的工作點。例如，將用于電平轉(zhuǎn)換的裝置構(gòu)造為簡單的電阻網(wǎng)絡(luò)。
以已知的方式，數(shù)字/模擬轉(zhuǎn)換器在輸入端處具有電流開關(guān)，用于切換輸入端處的電流源。電流源被用于從組合的數(shù)字中間信號中產(chǎn)生模擬輸出信號。根據(jù)本發(fā)明，區(qū)別于已知的解決方案，將電流開關(guān)直接連接到控制端處的在前的多路復(fù)用器的輸出。如果數(shù)字/模擬轉(zhuǎn)換器在其輸入端處具有用于產(chǎn)生模擬輸出信號的電壓開關(guān)，則也是可以想到的。在這個上下文中，直接意味著在數(shù)字多路復(fù)用器和下游的數(shù)字/模擬轉(zhuǎn)換器之間沒有設(shè)置用于調(diào)諧或者重新定時組合的數(shù)字中間信號的信號形式的另一調(diào)諧電路。然而，例如如果由多路復(fù)用器或者其用于電平轉(zhuǎn)換的輸出裝置所提供的組合的中間信號的信號偏差不足以激活下游的電流或者電壓開關(guān)，那么在那設(shè)置例如放大組合的中間信號的驅(qū)動電路是可以想到的。


在下文中，參考在附圖的圖解圖形中所說明的示例性實施例，對本發(fā)明進行更為詳細(xì)地描述，其中圖1示出用于表示根據(jù)本發(fā)明的、具有數(shù)字/模擬轉(zhuǎn)換器設(shè)備的系統(tǒng)的框圖；圖2示出針對圖1中所示的數(shù)字/模擬轉(zhuǎn)換器設(shè)備的多路復(fù)用器的特別有利的示例性實施例；圖3示出控制信號的信號/時間圖，該控制信號用于激活多路復(fù)用器的開關(guān)元件和多路復(fù)用器的輸出信號。
在附圖的所有圖形中，除非另有說明，相同的和功能相同的元件、特征和信號配備有相同的參考符號。
具體實施例方式
圖1通過框圖來示出根據(jù)本發(fā)明的、具有數(shù)字/模擬轉(zhuǎn)換器設(shè)備的通用系統(tǒng)。圖1中的系統(tǒng)可以例如是任何通信系統(tǒng)或者任何基于計算機或基于軟件的系統(tǒng)，通過參考符號10來表示該系統(tǒng)。在本示例性實施例中，系統(tǒng)10包括兩個數(shù)據(jù)源11、12和根據(jù)本發(fā)明的n-位數(shù)字/模擬轉(zhuǎn)換器設(shè)備13。該數(shù)字/模擬轉(zhuǎn)換器設(shè)備13具有兩個數(shù)據(jù)輸入14、15和數(shù)據(jù)輸出16。在所有情況下，將數(shù)據(jù)源11、12中的一個連接到數(shù)據(jù)輸入14、15中的一個上。
設(shè)計數(shù)據(jù)源11、12中的每個，用于在其輸出端處提供位寬度為n的數(shù)字?jǐn)?shù)據(jù)信號Din1、Din2，在所有情況下，通過數(shù)據(jù)輸入14、15中的一個將數(shù)字?jǐn)?shù)據(jù)信號Din1、Din2耦合到下游的數(shù)字/模擬轉(zhuǎn)換器設(shè)備13中。這些數(shù)字?jǐn)?shù)據(jù)信號Din1、Din2例如是串行數(shù)據(jù)流，在該串行數(shù)據(jù)流上將要被轉(zhuǎn)換的數(shù)字?jǐn)?shù)據(jù)以二進制的形式編碼或者被編碼成溫度計(thermometer)編碼。
可以任何方式構(gòu)造數(shù)據(jù)源11、12，例如，可將數(shù)據(jù)源11、12構(gòu)造為傳統(tǒng)的存儲器(諸如DRAM存儲器、SRAM存儲器等等)。如果兩個數(shù)據(jù)源11、12例如是所謂的DDR DRAM半導(dǎo)體存儲器的部分，該DDR DRAM半導(dǎo)體存儲器被設(shè)計用于在其輸出端處提供兩倍的數(shù)據(jù)速率，那么這是特別有利的。自然地，也可以想到的是，數(shù)據(jù)源11、12是在輸出端處提供相應(yīng)的數(shù)字?jǐn)?shù)據(jù)信號Din1、Din2的邏輯電路的部分。還可以想到的是，數(shù)據(jù)源11、12是程序可控裝置的部分，諸如是微處理器或者微控制器、或者具有例如PLD或者FPGA的硬連線邏輯電路的部分。
數(shù)字?jǐn)?shù)據(jù)流Din1、Din2定義相應(yīng)的數(shù)據(jù)通道17、18，經(jīng)由來自相應(yīng)的數(shù)據(jù)源11、12的數(shù)據(jù)輸入14、15將該數(shù)字?jǐn)?shù)據(jù)流Din1、Din2耦合到數(shù)字/模擬轉(zhuǎn)換器設(shè)備13中。在圖1中的示例性實施例中，設(shè)置位寬度為n的兩個數(shù)據(jù)通道17、18，這兩個數(shù)據(jù)通道相互并行排列。在所有情況下，一個通道具有多條對應(yīng)于位寬度n的數(shù)據(jù)路徑，這在圖1中相應(yīng)地示出。
數(shù)字/模擬轉(zhuǎn)換器設(shè)備13包括數(shù)字地設(shè)置的多路復(fù)用器19和在該多路復(fù)用器19之后的數(shù)字/模擬轉(zhuǎn)換器20。數(shù)字多路復(fù)用器19在其輸入處被連接到數(shù)據(jù)輸入14、15，以致經(jīng)由兩個數(shù)據(jù)通道17、18將數(shù)字?jǐn)?shù)據(jù)流Din1、Din2提供給多路復(fù)用器19。如下文將通過圖2和圖3進行更為詳細(xì)地描述的那樣，設(shè)計多路復(fù)用器19用于組合這些并行數(shù)據(jù)流Din1、Din2，并從這些并行數(shù)據(jù)流Din1、Din2中產(chǎn)生單個串行數(shù)字?jǐn)?shù)據(jù)流Din，可以在多路復(fù)用器19的輸出21處得到該單個串行數(shù)字?jǐn)?shù)據(jù)流Din。組合的數(shù)字?jǐn)?shù)據(jù)信號Din的數(shù)據(jù)速率大于數(shù)據(jù)通道17、18的數(shù)字?jǐn)?shù)據(jù)流Din1、Din2的數(shù)據(jù)速率，組合的數(shù)字?jǐn)?shù)據(jù)信號Din的數(shù)據(jù)速率一般比數(shù)據(jù)通道17、18的數(shù)字?jǐn)?shù)據(jù)流Din1、Din2的數(shù)據(jù)速率大2倍。將數(shù)字/模擬轉(zhuǎn)換器20連接到多路復(fù)用器19的輸出21。在數(shù)字/模擬轉(zhuǎn)換器20中將在多路復(fù)用器19中如此被組合的數(shù)字?jǐn)?shù)據(jù)流Din轉(zhuǎn)換成模擬輸出信號Dout，可以在數(shù)字/模擬轉(zhuǎn)換器20的輸出16并且因此也是數(shù)字/模擬轉(zhuǎn)換器設(shè)備13的輸出16處拾取該模擬輸出信號Dout。
在二進制編碼的數(shù)據(jù)輸入信號的情況下，一般也設(shè)計下游的數(shù)字/模擬轉(zhuǎn)換器20的相應(yīng)的電流開關(guān)，用于進行二進制激活。在這種情況下，例如，以成比例(scaled)的方式來構(gòu)造多路復(fù)用器19。
為了控制數(shù)字多路復(fù)用器19，數(shù)字/模擬轉(zhuǎn)換器設(shè)備13還具有控制裝置22?？刂蒲b置22在其輸出端處產(chǎn)生控制信號C1-C4，通過這些控制信號C1-C4激活多路復(fù)用器19以及通過這些控制信號C1-C4來將數(shù)據(jù)通道17、18的多個數(shù)據(jù)流Din1、Din2組合起來。一般地，還設(shè)置時鐘發(fā)生器23，該時鐘發(fā)生器23為該控制裝置22產(chǎn)生時鐘信號CLK。
在本示例性實施例中，時鐘發(fā)生器23和控制裝置22已被示為數(shù)字/模擬轉(zhuǎn)換器設(shè)備13的部分。自然地，也可以將這些元件22、23布置在數(shù)字/模擬轉(zhuǎn)換器設(shè)備13的外部，并且例如，這些元件22、23是程序控制的裝置的部分，如通常存在于傳統(tǒng)的通信系統(tǒng)中那樣。
在下文中，參考圖2中的電路設(shè)備和圖3中的信號/時間圖，對根據(jù)本發(fā)明的數(shù)字/模擬轉(zhuǎn)換器設(shè)備13的操作、特別是數(shù)字多路復(fù)用器19的操作進行詳細(xì)地描述。
圖2示出多路復(fù)用器的優(yōu)選的示例性實施例，該多路復(fù)用器可被用在圖1中的根據(jù)本發(fā)明的數(shù)字/模擬轉(zhuǎn)換器設(shè)備中。在其輸入處，將數(shù)字多路復(fù)用器19連接到兩個數(shù)據(jù)輸入14、15。多路復(fù)用器19也具有兩個數(shù)據(jù)輸出24、25，在這兩個數(shù)據(jù)輸出24、25處，以組合的形式輸出經(jīng)由兩條數(shù)據(jù)路徑17、18被耦合入的數(shù)據(jù)信號Din1、Din2。在數(shù)據(jù)輸出24處，可以拾取組合的數(shù)據(jù)信號Din。此外，設(shè)置另一差分?jǐn)?shù)據(jù)輸出25，經(jīng)由該差分?jǐn)?shù)據(jù)輸出25，可以輸出對于其反相的數(shù)據(jù)信號Din′。
為了進行更好的描述，圖2中的例子中的多路復(fù)用器19已被示為一位多路復(fù)用器，也就是說，數(shù)據(jù)通道17、18中的每個數(shù)據(jù)通道被設(shè)計用于在所有情況下容納、處理和轉(zhuǎn)發(fā)一位。然而，通常，本發(fā)明涉及n位多路復(fù)用器，其中，數(shù)據(jù)通道17、18中的每個數(shù)據(jù)通道因此都具有多個n個單獨的數(shù)據(jù)通道，并且每個數(shù)據(jù)通道都被設(shè)計用于并行容納、處理和轉(zhuǎn)發(fā)相應(yīng)數(shù)據(jù)源的n位。這樣的n位多路復(fù)用器的電路設(shè)計規(guī)定，如例如在圖2中所示的多路復(fù)用器電路可以根據(jù)位的數(shù)目n來相應(yīng)地倍增。
圖2中所示的數(shù)據(jù)通道17、18在多路復(fù)用器19中延續(xù)，并且這些數(shù)據(jù)通道直接在其數(shù)據(jù)輸出24、25之前僅僅被組合。在本示例性實施例中，假定兩個數(shù)據(jù)通道17、18和被布置在其中的元件以相同的方式被布置在兩個數(shù)據(jù)通道17、18中。在下文中，盡管數(shù)據(jù)通道18以相同的方式來布置，但僅僅使用數(shù)據(jù)通道17作為例子來描述。
數(shù)據(jù)通道17具有兩條差分?jǐn)?shù)據(jù)路徑17a、17b，在輸入端處將這兩條數(shù)據(jù)路徑連接到數(shù)據(jù)輸入14，并且在所有情況下，在輸出端處將這兩條數(shù)據(jù)路徑耦合到輸出24、25中的一個上。數(shù)據(jù)路徑之一(在本示例性實施例中在所有情況下為下面的數(shù)據(jù)路徑17b)具有在輸入端處被連接到數(shù)據(jù)輸入14的反相器30?？梢越?jīng)由兩條數(shù)據(jù)路徑17a、17b轉(zhuǎn)發(fā)并且組合因此相互反相的數(shù)據(jù)信號D1、D1′，以至于可以在兩個輸出24、25處拾取差分?jǐn)?shù)據(jù)信號Dz、Dz′，也就是說拾取具有相互反相的信號形式的數(shù)據(jù)流。
數(shù)據(jù)通道17具有讀入開關(guān)裝置31、同步裝置32和讀出開關(guān)裝置33。使用裝置31、32、33來預(yù)處理和定時在多個數(shù)據(jù)通道17、18中所轉(zhuǎn)發(fā)的數(shù)據(jù)信號D1、D1′；D2、D2′。
讀入開關(guān)裝置31具有兩個可控開關(guān)34、35。在所有情況下，兩個可控開關(guān)34、35具有相同的控制連接36，在該控制連接36處可以施加控制信號C1。通過可控開關(guān)34、35，可以中斷相應(yīng)的數(shù)據(jù)路徑17a、17b，可控開關(guān)34、35隨著其受控路徑被布置在相應(yīng)的數(shù)據(jù)路徑17a、17b中。在輸入開關(guān)裝置31之后是同步裝置32。此處將該同步裝置構(gòu)造為簡單的鎖存器，并且該同步裝置包括相互反向并聯(lián)以及被布置在兩條數(shù)據(jù)路徑17a、17b之間的兩個反相器37、38。在同步裝置32之后是讀出開關(guān)裝置33。在所有情況下，對于每條數(shù)據(jù)路徑17a、17b，讀出開關(guān)裝置33具有兩組可控開關(guān)39-42，這些可控開關(guān)39-42的受控路徑在相應(yīng)的數(shù)據(jù)路徑17a、17b中并且相對于彼此串聯(lián)布置。第一可控開關(guān)39、41被連接到同步裝置32的輸出，并且因此，該第一可控開關(guān)39、41可以通過被存儲在鎖存器32中的信息來打開和關(guān)閉。串聯(lián)電路的兩個可控開關(guān)40、42在控制端處被連接到公共控制連接44，經(jīng)由該公共控制連接44，通過控制信號C3來打開和關(guān)閉可控開關(guān)40、42。
一方面，將相應(yīng)數(shù)據(jù)路徑17a、17b的兩組可控開關(guān)39、40；41、42的串聯(lián)電路連接到第一電源連接43。在該電源連接43處，存在第一電源電勢，例如，參考地電勢GND。在輸出端處，在所有情況下，將這些串聯(lián)電路連接到公共節(jié)點44、45。在公共節(jié)點44、45處，將多個數(shù)據(jù)通道17、18和在數(shù)據(jù)通道17、18中所轉(zhuǎn)發(fā)的數(shù)據(jù)輸入信號D1、D1′；D2、D2′組合，以形成數(shù)字中間信號Dz、Dz′。就其功能而言，由于經(jīng)由控制信號C3、C4來在那控制地組合兩個數(shù)據(jù)通道17、18的所轉(zhuǎn)發(fā)的數(shù)據(jù)信號D1、D1′；D2、D2′，可控開關(guān)40、42和公共節(jié)點45、46形成了多路復(fù)用器的實際部分。
可以將可控開關(guān)34、35；39-42構(gòu)造成傳統(tǒng)的MOSFET或者JFET。特別是當(dāng)將根據(jù)本發(fā)明的數(shù)字/模擬轉(zhuǎn)換器設(shè)備13以CMOS工藝來布置時，這是特別有利的，因為這允許保證快速切換次數(shù)。
在兩個公共節(jié)點45、46和第二電源連接47之間，設(shè)置用于電平轉(zhuǎn)換的裝置48。在本示例性實施例中，將用于電平轉(zhuǎn)換的裝置48構(gòu)造為電阻網(wǎng)絡(luò)48。對于每條數(shù)據(jù)路徑，電阻網(wǎng)絡(luò)48具有電阻分壓器49、50，在所有情況下，該電阻分壓器的中間抽頭51、52被連接到輸出24、25之一。兩個分壓器49、50相互并聯(lián)布置并且經(jīng)由另一電阻器53被連接到第二電源連接47，在所有情況下，這兩個分壓器49、50具有此處相互串聯(lián)布置的電阻器中的兩個。第二電源連接47具有第二電源電勢VDD(例如正電勢)。
將兩個輸出連接24、25通常直接連接到下游的數(shù)字/模擬轉(zhuǎn)換器20的相應(yīng)的差分?jǐn)?shù)據(jù)輸入。這個數(shù)字/模擬轉(zhuǎn)換器20從存在于連接24、25處的差分?jǐn)?shù)據(jù)信號Din、Din′中產(chǎn)生模擬輸出信號Dout。出于這個目的，該數(shù)字/模擬轉(zhuǎn)換器20在輸入端處具有電流或者電壓開關(guān)(圖中未示出)，這些電流或者電壓開關(guān)經(jīng)由組合的數(shù)字?jǐn)?shù)據(jù)信號Din、Din′被激活并且與這些數(shù)字?jǐn)?shù)據(jù)信號相關(guān)地提供模擬輸出電流或者模擬輸出電壓，從該模擬輸出電流或者模擬輸出電壓可以產(chǎn)生模擬輸出信號Dout。
在下文中，參考圖3中的信號/時間圖，對(圖2中所示的)多路復(fù)用器裝置19的操作進行更為詳細(xì)地描述通過控制信號C1、C2，經(jīng)由讀入開關(guān)裝置31將數(shù)據(jù)信號Din1、Din2讀入多路復(fù)用器19中。這兩個控制信號C1、C2相互同步，并且一般是相互反相的。通過借助控制信號C1、C2來關(guān)閉這兩個可控開關(guān)34、35，經(jīng)由控制信號C1、C2時鐘控制地將數(shù)據(jù)信號Din1、Din2的各個數(shù)據(jù)位讀入到同步裝置32的鎖存器中并存儲在該鎖存器中。在相應(yīng)的數(shù)據(jù)位32已被讀入到同步裝置之后，再次經(jīng)由控制信號C1、C2打開可控開關(guān)34、35。一般地，但不是必須地，經(jīng)由控制信號C3、C4同時關(guān)閉讀出開關(guān)裝置33的可控開關(guān)40、42?？刂菩盘朇3、C4與控制信號C1、C2同步并且相互反相。經(jīng)由控制信號C3、C4來控制讀出被存儲在同步裝置32中的數(shù)據(jù)，因為第二可控開關(guān)40、42是打開的。經(jīng)由被存儲在鎖存器42中的信息來打開第一可控開關(guān)39、41。這樣，公共節(jié)點45、46被連接到電源電壓(VDD-GND)，并且與控制信號C3、C4的時鐘同步地產(chǎn)生數(shù)字中間信號Dz、Dz′。這樣，激活了多路復(fù)用器19的輸出24、25。
一般地，但不是必須地，適用的是，在所有情況下，兩個時鐘信號C1、C4和兩個時鐘信號C2、C3都相同。特別是為了降低激活的開銷，這是有利的，該消耗在多路復(fù)用器19的激活電路22、23的電路設(shè)備中也會有顯著的降低。
在每條數(shù)據(jù)路徑17a、17b上，經(jīng)由控制時鐘信號C1、C2裝載同步裝置32的鎖存器，并且利用控制時鐘信號C3、C4的下一個時鐘再次從同步裝置32的鎖存器32中讀出，以及經(jīng)由公共節(jié)點45、46被提供給輸出24、25。為了提供存在于輸出24、25處的數(shù)據(jù)信號Din、Din′的正確的切換電平，設(shè)置電阻網(wǎng)絡(luò)48。這個電阻網(wǎng)絡(luò)48提供任何差分信號偏移(“搖擺”)，并且通過選擇電阻網(wǎng)絡(luò)48的適當(dāng)電阻值來以簡單的方式適當(dāng)?shù)卣{(diào)節(jié)。
對于數(shù)字多路復(fù)用器19的操作，相比于當(dāng)經(jīng)由控制信號C3、C4來激活可控開關(guān)40、42時，通過控制信號C1、C2來激活可控開關(guān)34、35并不那么嚴(yán)格，因為可控開關(guān)40、42的兩個控制信號C3、C4對存在于公共節(jié)點45、46處的組合的數(shù)字中間信號Dz、Dz′的信號質(zhì)量有直接的影響。
盡管通過優(yōu)選的示例性實施例，上面已經(jīng)描述了本發(fā)明，但并不局限于此，而是可以在不偏離本發(fā)明的概念的情況下以多種方式進行修改。
這樣，在本示例性實施例中，總是假定數(shù)字/模擬轉(zhuǎn)換器設(shè)備正好具有兩個數(shù)據(jù)通道。實際上，可以理解，這個數(shù)目僅僅是示例性的，而且也可以針對更多數(shù)目的數(shù)據(jù)通道來構(gòu)造數(shù)字/模擬轉(zhuǎn)換器設(shè)備。出于這個目的，僅需要相應(yīng)地修改多路復(fù)用器以及特別是激活數(shù)據(jù)通道。
此外，理所當(dāng)然，數(shù)字/模擬轉(zhuǎn)換器設(shè)備除了用于通信系統(tǒng)或者存儲器系統(tǒng)之外也有利地用于任何其它應(yīng)用，其中，必須在最短的時間內(nèi)以高數(shù)據(jù)質(zhì)量來轉(zhuǎn)換非常大的數(shù)據(jù)量。
理所當(dāng)然，可以設(shè)置用于電平轉(zhuǎn)換的任何裝置來取代電阻網(wǎng)絡(luò)，例如通過開關(guān)晶體管等來取代。在微小的變型中，這也是可以忽略的。
同樣地，也不必需要用于激活可控開關(guān)的控制信號是相同的，這些控制信號也可以是彼此不同的。此外，相應(yīng)數(shù)據(jù)通道的相應(yīng)控制信號彼此之間也不必是時鐘同步的，而是也可以相互異步地被構(gòu)造。
在整個本專利申請中，數(shù)字信號被理解為具有邏輯的信號，也就是說具有數(shù)字信息的信號。邏輯“0”或者“1”也不必分別具有0伏特電平或者VDD電平。相反地，僅僅意味著，邏輯電平(“0”)應(yīng)該比另一個邏輯電位(“1”)低。
盡管在圖2中的示例性實施例中，在那所示的多路復(fù)用器針對n＝1位被示出，但本發(fā)明不應(yīng)被限于此，而是對于在那所描述的多路復(fù)用器，可被擴展到相應(yīng)地乘以電路設(shè)備所得到的相應(yīng)的位數(shù)。
參考標(biāo)記列表10 系統(tǒng)、通信系統(tǒng)11、12 數(shù)據(jù)源13 數(shù)字/模擬轉(zhuǎn)換器設(shè)備14、15 數(shù)據(jù)輸入16 數(shù)據(jù)輸出17、18 數(shù)據(jù)通道19 數(shù)字多路復(fù)用器20 數(shù)字/模擬轉(zhuǎn)換器21 多路復(fù)用器的輸出22 控制裝置23 時鐘發(fā)生器30 反相器31 讀入開關(guān)裝置32 同步裝置、鎖存器33 讀出開關(guān)裝置34、35 可控開關(guān)36 控制連接37、38 反相器39-42 可控開關(guān)43 第一電源連接44 控制連接45、46 公共節(jié)點47 第二電源連接48 電阻網(wǎng)絡(luò)49、50 分壓器、電阻器51、52 抽頭53 電阻器
n 位寬度、位的數(shù)目C1-C4 控制信號、時鐘信號CLK 時鐘信號Din、Din′ 組合的數(shù)字?jǐn)?shù)據(jù)流、(具有提高的數(shù)據(jù)速率的)數(shù)字?jǐn)?shù)據(jù)輸出信號Din1、Din2 數(shù)字?jǐn)?shù)據(jù)流、(具有低數(shù)據(jù)速率的)數(shù)據(jù)輸入信號D1、D1′、D2、D2′(具有低數(shù)據(jù)速率的)數(shù)據(jù)通道中所轉(zhuǎn)發(fā)的數(shù)字?jǐn)?shù)據(jù)輸入信號Dout模擬輸出信號Dz、Dz′數(shù)字中間信號
權(quán)利要求
1.一種多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備(13)，用于將多個數(shù)字?jǐn)?shù)據(jù)輸入信號(Din1，Din2)轉(zhuǎn)換成模擬輸出信號(Dout)，-包括至少兩個用于接收和轉(zhuǎn)發(fā)相應(yīng)數(shù)目的數(shù)字?jǐn)?shù)據(jù)輸入信號(Din1，Din2)的數(shù)據(jù)通道(17，18)，-具有字多路復(fù)用器(19)，該數(shù)字多路復(fù)用器(19)將被布置在輸出端處的公共節(jié)點(45，46)處的數(shù)據(jù)通道(17，18)中所轉(zhuǎn)發(fā)的至少兩個數(shù)字?jǐn)?shù)據(jù)輸入信號(D1，D1′；D2，D2′)組合起來，以形成數(shù)字中間信號(Dz，Dz′)，具有調(diào)諧裝置(32，33)的多路復(fù)用器(19)，通過該調(diào)諧裝置(32，33)可以將在數(shù)據(jù)通道(17，18)中所轉(zhuǎn)發(fā)的至少兩個數(shù)字?jǐn)?shù)據(jù)輸入信號(D1，D1′；D2，D2′)的時間特性相對于彼此進行調(diào)諧；-具有位于該多路復(fù)用器(19)之后的數(shù)字/模擬轉(zhuǎn)換器(20)，該數(shù)字/模擬轉(zhuǎn)換器(20)將所組合的數(shù)字中間信號(Dz，Dz′)轉(zhuǎn)換成模擬輸出信號(Dout)。
2.如權(quán)利要求1中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，所述調(diào)諧裝置(32，33)具有同步裝置(32)，經(jīng)由該同步裝置(32)通過時鐘同步的控制信號(C3，C4)可以使多個數(shù)據(jù)通道(17，18)的所轉(zhuǎn)發(fā)的數(shù)字?jǐn)?shù)據(jù)輸入信號(D1，D1′；D2，D2′)彼此同步。
3.如權(quán)利要求2中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，所述同步裝置(32)具有鎖存器(32)。
4.如權(quán)利要求3中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，所述調(diào)諧裝置(32，33)在其輸出處具有可控的輸出開關(guān)裝置(33)，該可控的輸出開關(guān)裝置(33)位于所述鎖存器(32)之后以及被用于時鐘同步地從所述鎖存器(32)中讀出所轉(zhuǎn)發(fā)的數(shù)字?jǐn)?shù)據(jù)輸入信號(D1，D1′；D2，D2′)。
5.如權(quán)利要求3或4之一中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，在輸入端處設(shè)置可控的輸入開關(guān)裝置(31)，該可控的輸入開關(guān)裝置(31)位于所述鎖存器(32)之前并被用于將所述數(shù)據(jù)輸入信號(Din1，Din2)時鐘控制地讀入所述鎖存器(32)中。
6.如權(quán)利要求3至5之一中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，所述輸入開關(guān)裝置(31)和/或所述輸出開關(guān)裝置(33)在所有情況下在每個數(shù)據(jù)通道(17，18)中具有至少一個可控開關(guān)(34，35；39-42)，所述可控開關(guān)(34，35；39-42)的受控路徑被布置在數(shù)據(jù)通道(17，18)之一的數(shù)據(jù)路徑(17a，17b)上，并且在所有情況下，所述受控路徑可經(jīng)由控制信號(C1-C4)來激活。
7.如前述權(quán)利要求之一中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，所述多路復(fù)用器(19)和/或所述下游的數(shù)字/模擬轉(zhuǎn)換器(20)被構(gòu)造為全差分(fullydifferential)的。
8.如前述權(quán)利要求之一中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，設(shè)置用于電平轉(zhuǎn)換的裝置(48)，該用于電平轉(zhuǎn)換的裝置(48)被布置在所述多路復(fù)用器(19)的輸出(21)和所述公共節(jié)點(45，46)之間，并且設(shè)計該用于電平轉(zhuǎn)換的裝置(48)用于規(guī)定所述中間信號(Dz，Dz′)的預(yù)定的邏輯電平。
9.如前述權(quán)利要求之一中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，所述用于電平轉(zhuǎn)換的裝置(48)被構(gòu)造為電阻網(wǎng)絡(luò)(48)。
10.如前述權(quán)利要求之一中所述的數(shù)字/模擬轉(zhuǎn)換器設(shè)備，其中，所述數(shù)字/模擬轉(zhuǎn)換器(20)在輸入端處具有電流開關(guān)，所述電流開關(guān)直接被連接到控制端處的在前的多路復(fù)用器(19)的輸出。
全文摘要
本發(fā)明涉及一種多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備，用于將多個數(shù)字?jǐn)?shù)據(jù)輸入信號轉(zhuǎn)換成模擬輸出信號，該多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備包括至少兩個用于接收和轉(zhuǎn)發(fā)相應(yīng)數(shù)目的數(shù)字?jǐn)?shù)據(jù)輸入信號的數(shù)據(jù)通道；該多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備具有數(shù)字多路復(fù)用器，該數(shù)字多路復(fù)用器將被布置在輸出端處的公共節(jié)點處的數(shù)據(jù)通道中所轉(zhuǎn)發(fā)的至少兩個數(shù)字?jǐn)?shù)據(jù)輸入信號組合，以形成數(shù)字中間信號，該多路復(fù)用器具有調(diào)諧裝置，通過該調(diào)諧裝置可以將在數(shù)據(jù)通道中所轉(zhuǎn)發(fā)的至少兩個數(shù)字?jǐn)?shù)據(jù)輸入信號的時間特性相對于彼此進行調(diào)諧；以及該多通道數(shù)字/模擬轉(zhuǎn)換器設(shè)備具有位于該多路復(fù)用器之后的數(shù)字/模擬轉(zhuǎn)換器，該數(shù)字/模擬轉(zhuǎn)換器將組合的數(shù)字中間信號轉(zhuǎn)換成模擬輸出信號。
文檔編號H03M1/66GK1893280SQ200610110808
公開日2007年1月10日 申請日期2006年6月30日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者D·德拉克塞爾邁爾 申請人:英飛凌科技股份公司