專利名稱：多種定時(shí)信號(hào)綜合選擇器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子測(cè)量技術(shù)領(lǐng)域，具體涉及到多種定時(shí)信號(hào)綜合選擇器。
背景技術(shù)：
我國(guó)的低頻時(shí)碼授時(shí)技術(shù)已廣泛地應(yīng)用在我國(guó)的電子政務(wù)、電子商務(wù)、鐵路、國(guó)防等技術(shù)領(lǐng)域，國(guó)際上的低頻時(shí)碼授時(shí)技術(shù)同樣也在美國(guó)、德國(guó)、英國(guó)、日本、俄羅斯等國(guó)家得到廣泛應(yīng)用。由于大城市存在各種電子干擾，工業(yè)干擾，噪聲干擾，有些地區(qū)干擾非常嚴(yán)重，直接影響正常接收無(wú)線電時(shí)間信號(hào)。在能夠接收BPC低頻時(shí)碼信號(hào)的情況下，直接從帶有噪聲干擾的信號(hào)中恢復(fù)調(diào)制信號(hào)也很困難。如果不加特殊處理信號(hào)的方法和手段，低頻時(shí)碼授時(shí)技術(shù)在大城市中的應(yīng)用將受到限制。BPC長(zhǎng)波定時(shí)接收機(jī)已成功的解決這類問(wèn)題并申請(qǐng)了中國(guó)實(shí)用新型專利(專利申請(qǐng)?zhí)枮?00520078713.6)；GPS(全球定位系統(tǒng))定時(shí)定位技術(shù)已非常成熟，并具有全天候、全方位、高精度、高效益等顯著優(yōu)點(diǎn)，目前已遍及國(guó)民經(jīng)濟(jì)各種部門(mén)，并已深入到人們的日常生活。目前還沒(méi)有將BPC長(zhǎng)波定時(shí)技術(shù)、GPS定時(shí)定位技術(shù)以及國(guó)家授時(shí)中心的鐘房提供標(biāo)準(zhǔn)秒信號(hào)相結(jié)合的應(yīng)用實(shí)例。

發(fā)明內(nèi)容
本實(shí)用新型所要解決的技術(shù)問(wèn)題在于為各種類型定時(shí)接收機(jī)提供一種設(shè)計(jì)合理、抗震動(dòng)和抗干擾能力強(qiáng)、能耗低、操作靈活簡(jiǎn)便的多種定時(shí)信號(hào)綜合選擇器。
解決上述技術(shù)問(wèn)題所采用的技術(shù)方案是它包括數(shù)字分頻器；對(duì)整機(jī)進(jìn)行控制的單片計(jì)算機(jī)系統(tǒng)，該電路的輸入端接數(shù)字分頻器；邏輯接口控制電路，該電路的輸入端接單片計(jì)算機(jī)系統(tǒng)；邏輯接口驅(qū)動(dòng)電路，該電路的輸入端接邏輯接口控制電路和單片計(jì)算機(jī)系統(tǒng)、輸出端接數(shù)字分頻器。
本實(shí)用新型的邏輯接口控制電路為集成電路U8A的1腳接集成電路U5E的11腳和單片計(jì)算機(jī)系統(tǒng)、3腳接集成電路U8C的10腳，集成電路U5E的10腳接集成電路U8B的5腳，集成電路U8B的6腳接集成電路U8C的9腳，集成電路U8C的8腳接集成電路U8D的13腳，集成電路U8D的12腳接單片計(jì)算機(jī)系統(tǒng)、11腳接集成電路U5D的9腳，集成電路U5D的8腳接邏輯接口驅(qū)動(dòng)電路，集成電路U5C的5腳接單片計(jì)算機(jī)系統(tǒng)和邏輯接口驅(qū)動(dòng)電路、6腳接集成電路U7B的5腳，集成電路U7B的4腳接選擇開(kāi)關(guān)K1的1接線端、6腳接邏輯接口驅(qū)動(dòng)電路。
本實(shí)用新型的邏輯接口驅(qū)動(dòng)電路為集成電路U7A的1腳接邏輯接口控制電路和單片計(jì)算機(jī)系統(tǒng)、2腳接邏輯接口控制電路、3腳接集成電路U6A的2腳，集成電路U6A的1腳接邏輯接口控制電路、3腳接集成電路U5A的1腳和集成電路U5B的3腳，集成電路U5A的2腳接數(shù)字分頻器，集成電路U5B的4腳接數(shù)字分頻器。
本實(shí)用新型將BPC長(zhǎng)波定時(shí)技術(shù)、GPS定時(shí)技術(shù)、工作鐘房頻標(biāo)信號(hào)相結(jié)合構(gòu)成定時(shí)信號(hào)綜合選擇器，定時(shí)信號(hào)為配有高穩(wěn)晶振的各種類型定時(shí)設(shè)備提供精確的時(shí)間同步，以滿足高精度時(shí)間用戶的需要。本實(shí)用新型具有設(shè)計(jì)合理、抗震動(dòng)和抗干擾能力強(qiáng)、能耗低、操作靈活簡(jiǎn)便等優(yōu)點(diǎn)，可在各種類型定時(shí)接收機(jī)上推廣使用。


圖1是本實(shí)用新型的電氣原理方框圖。
圖2是本實(shí)用新型一個(gè)實(shí)施例的電子線路原理圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于這些實(shí)施例。
圖1是本實(shí)用新型的電氣原理方框圖，參見(jiàn)圖1。在圖1中，本實(shí)用新型是由數(shù)字分頻器、單片計(jì)算機(jī)系統(tǒng)、邏輯接口控制電路、邏輯接口驅(qū)動(dòng)電路連接構(gòu)成。數(shù)字分頻器的輸出端接單片計(jì)算機(jī)系統(tǒng)，單片計(jì)算機(jī)系統(tǒng)的輸出端接邏輯接口控制電路和邏輯接口驅(qū)動(dòng)電路，邏輯接口電路的輸出端接數(shù)字分頻器。
在圖2中，本實(shí)施例的數(shù)字分頻由集成電路U2A、集成電路U2B、集成電路U3A、集成電路U3B、集成電路U4A、集成電路U4B連接構(gòu)成，集成電路U2A、集成電路U2B、集成電路U3A、集成電路U3B、集成電路U4A、集成電路U4B的型號(hào)為74HC390。由高穩(wěn)晶振輸出頻率1MHz信號(hào)從集成電路U2A的1腳輸入，集成電路U2A的2腳接邏輯接口驅(qū)動(dòng)電路、3腳接4腳、7腳接集成電路U2B的15腳。集成電路U2B的12腳接13腳、14腳接邏輯接口驅(qū)動(dòng)電路、9腳接集成電路U3A的1腳。集成電路U3A的3腳接4腳、2腳接邏輯接口驅(qū)動(dòng)電路、7腳接集成電路U3B的15腳。集成電路U3B的14腳接邏輯接口驅(qū)動(dòng)電路、12腳接13腳、9腳接集成電路U4A的1腳。集成電路U4A的2腳接邏輯接口驅(qū)動(dòng)電路、3腳接4腳、7腳接集成電路U4B的15腳。集成電路U4B的14腳接邏輯接口驅(qū)動(dòng)電路、12腳接13腳、9腳接單片計(jì)算機(jī)系統(tǒng)。
本實(shí)施例的單片計(jì)算機(jī)系統(tǒng)由集成電路U1、R1、C1～C3、晶體振蕩器JT連接構(gòu)成，集成電路U1的型號(hào)為AT89C2051。集成電路U1的6腳接集成電路U4B的9腳、4腳和5腳接由C1和C2以及晶體振蕩器JT連接的振蕩電路、12腳接邏輯接口驅(qū)動(dòng)電路、13腳和14腳接邏輯接口控制電路。
本實(shí)施例的邏輯接口控制電路由集成電路U5C、集成電路U5D、集成電路U5E、集成電路U7B、集成電路U8A、集成電路U8B、集成電路U8C、集成電路U8D、選擇開(kāi)關(guān)K1連接構(gòu)成，集成電路U5C、集成電路U5D、集成電路U5E的型號(hào)為74HC14，集成電路U7B、集成電路U8A、集成電路U8B、集成電路U8C、集成電路U8D的型號(hào)為74HC00。BPC秒信號(hào)由集成電路U8A的2腳輸入，GPS秒信號(hào)由集成電路U8B的4腳和選擇開(kāi)關(guān)K1的2接線端輸入，鐘房秒信號(hào)由選擇開(kāi)關(guān)K1的3接線端輸入。集成電路U8A的1腳接集成電路U1的14腳和集成電路U5E的11腳、3腳接集成電路U8C的10腳。集成電路U5E的10腳接集成電路U8B的5腳。集成電路U8B的6腳接集成電路U8C的9腳。集成電路U8C的8腳接集成電路U8D的13腳。集成電路U8D的12腳接集成電路U1的13腳、11腳接集成電路U5D的9腳。集成電路U5D的8腳接邏輯接口驅(qū)動(dòng)電路。集成電路U5C的5腳接集成電路U1的12腳和邏輯接口驅(qū)動(dòng)電路、6腳接集成電路U7B的5腳。集成電路U7B的4腳接選擇開(kāi)關(guān)K1的1接線端、6腳接邏輯接口驅(qū)動(dòng)電路。
本實(shí)施例的邏輯接口驅(qū)動(dòng)電路由集成電路U5A、集成電路U5B、集成電路U6A、集成電路U7A連接構(gòu)成，集成電路U5A、集成電路U5B的型號(hào)為74HC14，集成電路U6A的型號(hào)為74HC08，集成電路U7A的型號(hào)為74HC00。集成電路U7A的1腳接集成電路U5C的5腳和集成電路U1的12腳、2腳接集成電路U5D的8腳、3腳接集成電路U6A的2腳。集成電路U6A的1腳接集成電路U7B的6腳、3腳接集成電路U5A的1腳和集成電路U5B的3腳。集成電路U5A的2腳接集成電路U2A的2腳和集成電路U2B的14腳以及集成電路U3A的2腳。集成電路U5B的4腳接集成電路U3B的14腳和集成電路U4A的2腳以及集成電路U4B的14腳。
本實(shí)用新型的工作原理如下
當(dāng)選擇BPC秒作為數(shù)字分頻器的同步信號(hào)時(shí)，集成電路U1通過(guò)P1.2端口置高，集成電路U8A開(kāi)門(mén)，同時(shí)集成電路U1的P1.2端口使集成電路U8B關(guān)閉來(lái)禁止GPS秒信號(hào)通過(guò)，接著集成電路U1的P1.1端口置高開(kāi)通集成電路U8D并且集成電路U1的P1.0端口置高允許BPC秒同步信號(hào)通過(guò)。集成電路U1的P1.0端口控制集成電路U7B禁止鐘房秒通過(guò)，集成電路U1的P1.0端口控制U7A允許BPC秒同步信號(hào)的上升沿經(jīng)集成電路U6A輸出通過(guò)集成電路U5A、集成電路U5B驅(qū)動(dòng)，將數(shù)字分頻器所有的CLR端清零，達(dá)到時(shí)間同步。集成電路U1的P1.0端口置低使集成電路U8D關(guān)閉來(lái)禁止同步信號(hào)通過(guò)，至次時(shí)間同步結(jié)束。
當(dāng)選擇GPS秒作為數(shù)字分頻器的同步信號(hào)時(shí)，需要通過(guò)選擇開(kāi)關(guān)K1來(lái)確定GPS秒信號(hào)，集成電路U1通過(guò)P1.2端口置低，首先禁止BPC秒信號(hào)通過(guò)集成電路U8A，使集成電路U8A輸出高電平，然后打開(kāi)集成電路U8B門(mén)使GPS秒同步信號(hào)通過(guò)，接著集成電路U1的P1.1端口置高開(kāi)通集成電路U8D并且集成電路U1的P1.0端口置高允許GPS秒同步信號(hào)通過(guò)。集成電路U1的P1.0端口控制集成電路U7B禁止鐘房秒通過(guò)，集成電路U1的P1.0端口控制集成電路U7A允許GPS秒同步信號(hào)的上升沿經(jīng)集成電路U6A輸出，通過(guò)集成電路U5A、集成電路U5B驅(qū)動(dòng)的上升沿將數(shù)字分頻器所有的CLR端口清零，以達(dá)到時(shí)間同步的目的。集成電路U1的P1.0端口置低使集成電路U8D關(guān)閉來(lái)禁止同步信號(hào)通過(guò)，時(shí)間同步結(jié)束。
鐘房秒信號(hào)、GPS秒信號(hào)的精度和長(zhǎng)期穩(wěn)定度相當(dāng)高，利用它們?cè)谝?guī)定的時(shí)間內(nèi)對(duì)數(shù)字分頻器進(jìn)行一次同步，這樣可以克服高穩(wěn)晶振的頻率漂移所引起的誤差。集成電路U1的P1.1端口置低，禁止同步信號(hào)通過(guò)集成電路U8D、集成電路U5D。集成電路U1的P1.0端口置低，允許GPS秒信號(hào)或鐘房秒信號(hào)通過(guò)集成電路U7B并且禁止同步信號(hào)通過(guò)集成電路U7A。在規(guī)定的時(shí)間內(nèi)對(duì)數(shù)字分頻器進(jìn)行一次同步完成后，集成電路U1的P1.0端口置高，關(guān)閉集成電路U7B。
時(shí)間同步結(jié)束后，由高穩(wěn)晶振輸出頻率1MHz信號(hào)經(jīng)數(shù)字分頻器(除106)產(chǎn)生的秒信號(hào)提供給集成電路U1的中斷端INTO，1秒鐘將產(chǎn)生一次中斷，集成電路U1經(jīng)過(guò)計(jì)算得到標(biāo)準(zhǔn)時(shí)間碼，并由多種定時(shí)信號(hào)綜合選擇器輸出標(biāo)準(zhǔn)的時(shí)間碼。
權(quán)利要求1.一種多種定時(shí)信號(hào)綜合選擇器，其特征在于它包括數(shù)字分頻器；對(duì)整機(jī)進(jìn)行控制的單片計(jì)算機(jī)系統(tǒng)，該電路的輸入端接數(shù)字分頻器；邏輯接口控制電路，該電路的輸入端接單片計(jì)算機(jī)系統(tǒng)；邏輯接口驅(qū)動(dòng)電路，該電路的輸入端接邏輯接口控制電路和單片計(jì)算機(jī)系統(tǒng)、輸出端接數(shù)字分頻器。
2.按照權(quán)利要求1所述的一種多種定時(shí)信號(hào)綜合選擇器，其特征在于所說(shuō)的邏輯接口控制電路為集成電路U8A的1腳接集成電路U5E的11腳和單片計(jì)算機(jī)系統(tǒng)、3腳接集成電路U8C的10腳，集成電路U5E的10腳接集成電路U8B的5腳，集成電路U8B的6腳接集成電路U8C的9腳，集成電路U8C的8腳接集成電路U8D的13腳，集成電路U8D的12腳接單片計(jì)算機(jī)系統(tǒng)、11腳接集成電路U5D的9腳，集成電路U5D的8腳接邏輯接口驅(qū)動(dòng)電路，集成電路U5C的5腳接單片計(jì)算機(jī)系統(tǒng)和邏輯接口驅(qū)動(dòng)電路、6腳接集成電路U7B的5腳，集成電路U7B的4腳接選擇開(kāi)關(guān)K1的1接線端、6腳接邏輯接口驅(qū)動(dòng)電路。
3.按照權(quán)利要求1所述的一種多種定時(shí)信號(hào)綜合選擇器，其特征在于所說(shuō)的邏輯接口驅(qū)動(dòng)電路為集成電路U7A的1腳接邏輯接口控制電路和單片計(jì)算機(jī)系統(tǒng)、2腳接邏輯接口控制電路、3腳接集成電路U6A的2腳，集成電路U6A的1腳接邏輯接口控制電路、3腳接集成電路U5A的1腳和集成電路U5B的3腳，集成電路U5A的2腳接數(shù)字分頻器，集成電路U5B的4腳接數(shù)字分頻器。
專利摘要一種多種定時(shí)信號(hào)綜合選擇器，它包括數(shù)字分頻器；對(duì)整機(jī)進(jìn)行控制的單片計(jì)算機(jī)系統(tǒng)，該電路的輸入端接數(shù)字分頻器；邏輯接口控制電路，該電路的輸入端接單片計(jì)算機(jī)系統(tǒng)；邏輯接口驅(qū)動(dòng)電路，該電路的輸入端接邏輯接口控制電路和單片計(jì)算機(jī)系統(tǒng)、輸出端接數(shù)字分頻器。本實(shí)用新型將BPC長(zhǎng)波定時(shí)技術(shù)、GPS定時(shí)技術(shù)、工作鐘房頻標(biāo)信號(hào)相結(jié)合構(gòu)成定時(shí)信號(hào)綜合選擇器，定時(shí)信號(hào)為配有高穩(wěn)晶振的各種類型定時(shí)設(shè)備提供精確的時(shí)間同步，以滿足高精度時(shí)間用戶的需要。本實(shí)用新型具有設(shè)計(jì)合理、抗震動(dòng)和抗干擾能力強(qiáng)、能耗低、操作靈活簡(jiǎn)便等優(yōu)點(diǎn)，可在各種類型定時(shí)接收機(jī)上推廣使用。
文檔編號(hào)H03L7/00GK2912118SQ20062007901
公開(kāi)日2007年6月13日 申請(qǐng)日期2006年5月19日 優(yōu)先權(quán)日2006年5月19日
發(fā)明者許林生 申請(qǐng)人:中國(guó)科學(xué)院國(guó)家授時(shí)中心