專(zhuān)利名稱(chēng)：接口電路和半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于通過(guò)傳輸線進(jìn)行信號(hào)傳輸?shù)慕涌陔娐泛桶雽?dǎo)體集成電路，以及用于調(diào)整終端電阻(terminationresistance)的方法。本發(fā)明可以 被用作諸如USB驅(qū)動(dòng)器之類(lèi)的高速接口電路。
背景技術(shù)：
傳統(tǒng)上，接口電路被布置在計(jì)算機(jī)的內(nèi)部電路和外部電路的各個(gè)位 置。例如，在被用作計(jì)算機(jī)的主存儲(chǔ)器的SDRAM中釆用DDR2(雙倍數(shù) 據(jù)速率2)標(biāo)準(zhǔn)作為進(jìn)行高速數(shù)據(jù)傳輸?shù)慕涌陔娐贰Ａ硗?，USB(通用串行 總線)標(biāo)準(zhǔn)通常被用作計(jì)算機(jī)和外圍設(shè)備之間的接口電路。在這種接口電路中，其輸出阻抗必須與諸如接收電路或電纜的傳輸 線的特性阻抗匹配，以便通過(guò)防止輸出信號(hào)的反射和損失而進(jìn)行正確傳 輸。另外，必須將輸出信號(hào)的波形的上升時(shí)間和下降時(shí)間(壓擺率)調(diào)整為 落入適當(dāng)?shù)姆秶鷥?nèi)。如果太短，可能產(chǎn)生噪聲。如果太長(zhǎng)，則波形可能 劣化。通常，為了解決這種問(wèn)題，在作為半導(dǎo)體集成電路的存儲(chǔ)器LSI(大 規(guī)模集成電路)內(nèi)部提供了用于調(diào)整和控制接口電路中的終端電阻的功 能。例如，針對(duì)DDR2標(biāo)準(zhǔn)存儲(chǔ)器設(shè)置的ODT(片上端接)電路可以將其 終端電阻值調(diào)整為75歐姆或150歐姆。換句話說(shuō)，ODT電路具有多個(gè)并 聯(lián)連接的P型和N型晶體管對(duì)，從而形成終端電阻。實(shí)際上是通過(guò)提供 給晶體管的柵極的控制信號(hào)來(lái)調(diào)整并聯(lián)連接的晶體管的數(shù)量，以使得將 晶體管的電阻值控制為等于外部基準(zhǔn)電阻器的電阻值(參見(jiàn)美國(guó)專(zhuān)利第 7193431號(hào))。另外，為了即使在制造工藝或操作環(huán)境改變時(shí)仍保持恒定的阻抗和 壓擺率，提出了如下方法通過(guò)第一控制部來(lái)調(diào)整并聯(lián)連接的多個(gè)輸出MOSFET的輸出阻抗，該第一控制部用于選擇要導(dǎo)通的輸出MOSFET的 數(shù)量，同時(shí)通過(guò)第二控制部來(lái)調(diào)整壓擺率，該第二控制部用于調(diào)整要導(dǎo) 通的輸出MOSFET的驅(qū)動(dòng)信號(hào)(參見(jiàn)日本待審查專(zhuān)利公報(bào)第2004 — 327602號(hào))0然而，上述接口電路或驅(qū)動(dòng)器電路通常布置在LSI的內(nèi)部，因此片 上電阻器或晶體管的導(dǎo)通電阻的值實(shí)質(zhì)上隨LSI的制造步驟中的工藝條 件或LSI的操作溫度而改變。因此，在美國(guó)專(zhuān)利第7193431號(hào)中所描述 的結(jié)構(gòu)包括設(shè)置在LSI外部的附加基準(zhǔn)電阻器，這引起了由于外部基準(zhǔn) 電阻器而導(dǎo)致的元件數(shù)量以及用于安裝元件的面積增加的問(wèn)題。另外，日本待審查專(zhuān)利公報(bào)第2004—327602號(hào)中所描述的電路使用 了用于對(duì)輸出阻抗或壓擺率進(jìn)行調(diào)整的阻抗調(diào)整碼(adjustment code)和壓 擺率調(diào)整碼，但是其僅公開(kāi)了外部電阻器應(yīng)該被用作用來(lái)生成所述碼的 方法。這樣，常規(guī)上盡管已提出了應(yīng)該在接口電路中對(duì)終端電阻進(jìn)行調(diào)整 以及對(duì)壓擺率進(jìn)行調(diào)整，但是這種調(diào)整需要外部基準(zhǔn)電阻器，并且無(wú)法 實(shí)施為L(zhǎng)SI的內(nèi)部功能。因此，在常規(guī)的接口電路中存在以下遺留的問(wèn)題在使用外部電阻 器時(shí)，元件數(shù)量以及用于安裝元件的面積增加、由于電抗的增加而導(dǎo)致 波形劣化等。發(fā)明內(nèi)容本發(fā)明的目的是提供一種接口電路和半導(dǎo)體集成電路，其中能夠?qū)?整個(gè)接口電路構(gòu)造在LSI的內(nèi)部，并且即使在制造步驟期間發(fā)生工藝條 件或操作溫度的變化，也可以通過(guò)針對(duì)終端電阻進(jìn)行實(shí)質(zhì)的調(diào)整來(lái)對(duì)該 工藝條件和操作溫度的變化進(jìn)行補(bǔ)償。本發(fā)明的另一目的是即使發(fā)生了工藝條件或溫度的變化也要保持壓 擺率基本恒定。根據(jù)本發(fā)明的實(shí)施方式的接口電路包括驅(qū)動(dòng)器電路，其由多個(gè)晶 體管的組合構(gòu)成；校準(zhǔn)電路，其用于對(duì)所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體管的導(dǎo)通和截止進(jìn)行選擇，從而調(diào)整所述多個(gè)晶體管的導(dǎo)通電阻； 以及終端電阻，其連接在所述驅(qū)動(dòng)器電路的輸出端和所述傳輸線之間。 基于所述校準(zhǔn)電路的輸出來(lái)導(dǎo)通所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體 管，以使得所述多個(gè)晶體管的導(dǎo)通電阻和所述終端電阻的組合電阻值與 所述傳輸線的特性阻抗匹配。此外，所述驅(qū)動(dòng)器電路、校準(zhǔn)電路和終端電阻形成在同一半導(dǎo)體集 成電路上。所述校準(zhǔn)電路用于檢測(cè)形成在所述半導(dǎo)體集成電路上的晶體 管和電阻器的工藝變化及其溫度變化。從而，所述校準(zhǔn)電路對(duì)所述驅(qū)動(dòng)器電路、終端電阻等的工藝變化和 溫度變化進(jìn)行檢測(cè)，以使得對(duì)工藝變化和溫度變化進(jìn)行補(bǔ)償并實(shí)質(zhì)上對(duì) 終端電阻進(jìn)行調(diào)整。另外，所述驅(qū)動(dòng)器電路的所述多個(gè)晶體管可以包括不由所述校準(zhǔn)電 路選擇的共用晶體管，以使得所述共用晶體管和所述終端電阻的組合電 阻值被設(shè)定為接近所述傳輸線的特性阻抗；以及所述校準(zhǔn)電路選擇所述 多個(gè)晶體管中所述共用晶體管以外的一個(gè)或更多個(gè)晶體管，以使得將所 述多個(gè)晶體管的導(dǎo)通電阻與所述終端電阻的組合電阻值調(diào)整為與所述傳 輸線的特性阻抗匹配。注意本發(fā)明中的傳輸線不但包括電纜和導(dǎo)線而且包括作為所述接口 電路的輸出的負(fù)載的各種線路。例如，所述傳輸線可以是連接器、另一 端的接收電路、傳輸電路、收發(fā)器電路等。根據(jù)本發(fā)明，可以將整個(gè)接口電路形成在LSI的內(nèi)部，并且即使制 造步驟的工藝條件或操作溫度發(fā)生變化，也可以通過(guò)實(shí)質(zhì)上調(diào)整終端電 阻的方式對(duì)所述變化進(jìn)行補(bǔ)償。根據(jù)本發(fā)明，即使工藝條件或溫度發(fā)生變化，也能基本上保持壓擺 率恒定。


圖1是示出了根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體集成電路的基本結(jié)構(gòu) 的實(shí)施例的圖。圖2是示出了根據(jù)第一實(shí)施方式的驅(qū)動(dòng)部的電路圖。圖3是示出了校準(zhǔn)部的電路圖。圖4是示出了開(kāi)關(guān)電路的示例的圖。圖5是校準(zhǔn)部的操作的示例的時(shí)序圖。圖6是示出了根據(jù)第二實(shí)施方式的驅(qū)動(dòng)部的電路圖。圖7是示出了根據(jù)第三實(shí)施方式的驅(qū)動(dòng)部的電路圖。圖8是第四實(shí)施方式的校準(zhǔn)部的電路圖。
具體實(shí)施方式
現(xiàn)在將參照附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。圖1是示出了根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體集成電路SK的基本 結(jié)構(gòu)的示例的圖。在圖1中，半導(dǎo)體集成電路SK包括接口電路1，接口電路l包括在 單個(gè)封裝內(nèi)形成的由多個(gè)MOSFET(晶體管)101a-101d組合而成的驅(qū)動(dòng) 器電路12、用于為調(diào)整多個(gè)MOSFET 101a-101d的導(dǎo)通電阻而進(jìn)行導(dǎo)通 和截止選擇的校準(zhǔn)電路14、以及由連接在驅(qū)動(dòng)器電路12的輸出端和用于 與外部電路等連接的端子TS之間的終端電阻13。校準(zhǔn)電路14檢測(cè)形成在同一半導(dǎo)體集成電路SK上的MOSFET 102 和電阻器103的工藝變化和溫度變化，從而選擇性地導(dǎo)通多個(gè)MOSFET 101b-101d。從而，將多個(gè)MOSFET101a-101d的導(dǎo)通電阻和終端電阻13 的組合后的電阻值調(diào)整為期望值。注意在驅(qū)動(dòng)器電路12的前面設(shè)置有用 于驅(qū)動(dòng)所述驅(qū)動(dòng)器電路12的前級(jí)緩沖電路11。在下文中，將參照各種實(shí)施方式的實(shí)施例對(duì)接口電路1是用于USB 裝置的接口的情況進(jìn)行描述。[第一實(shí)施方式]圖2是示出了根據(jù)本發(fā)明的第一實(shí)施方式的接口電路1的驅(qū)動(dòng)部3 的電路圖，圖3是示出了接口電路1的校準(zhǔn)部4的電路圖，圖4是示出 了開(kāi)關(guān)電路的示例的圖，并且圖5是示出了校準(zhǔn)部4的操作的示例的時(shí) 序圖。圖2所示的接口電路1例如顯示了形成在單個(gè)LSI(半導(dǎo)體集成電路) 上的內(nèi)部電路的一部分，其中該單個(gè)LSI安裝在USB裝置中，并且圖2 所示的接口電路1具有根據(jù)USB標(biāo)準(zhǔn)的發(fā)送器的部分功能。接口電路1 在USB裝置和外部傳輸線(例如，纜線、連接器、接收器電路或另一端的 收發(fā)器電路等)之間進(jìn)行信號(hào)傳輸。在圖2和圖3中，接口電路l由前級(jí)緩沖電路ll、驅(qū)動(dòng)器電路12、 終端電阻13、校準(zhǔn)電路14等構(gòu)成。驅(qū)動(dòng)部3由前級(jí)緩沖電路11、驅(qū)動(dòng) 器電路12和終端電阻13構(gòu)成。前級(jí)緩沖電路11被設(shè)置在驅(qū)動(dòng)器電路12的前面，并基于具有兩個(gè) 數(shù)字值的輸入信號(hào)(輸入數(shù)據(jù))S1驅(qū)動(dòng)驅(qū)動(dòng)器電路12。前級(jí)緩沖電路11包 括兩個(gè)前級(jí)緩沖器lla和llb。前級(jí)緩沖器lla和lib的每一個(gè)均由串聯(lián) 連接的P溝道MOSFET 111或113和N溝道MOSFET 112或114構(gòu)成。當(dāng)驅(qū)動(dòng)器電路12的輸入信號(hào)Sl變?yōu)?H"或"L"時(shí)，前級(jí)緩沖器lla 的輸出被導(dǎo)通("H")或截止("L")，而前級(jí)緩沖器lib的輸出被截止或?qū)ā?盡管在圖2中的各個(gè)前級(jí)緩沖器lla和lib中示出了一個(gè)P溝道 MOSFET和一個(gè)N溝道MOSFET，但是各個(gè)前級(jí)緩沖器可以具有并聯(lián)或 串聯(lián)連接的多個(gè)MOSFET。驅(qū)動(dòng)器電路12包括兩個(gè)驅(qū)動(dòng)器電路12a和12b，分別位于P側(cè)和N 側(cè)。各驅(qū)動(dòng)器電路12a和12b均由多個(gè)MOSFET組合而成。更具體地，驅(qū)動(dòng)器電路12a包括五個(gè)并聯(lián)連接的P溝道MOSFET 120-124。通過(guò)開(kāi)關(guān)131-134來(lái)控制其中的四個(gè)MOSFET 121-124的導(dǎo)通 和截止。各MOSFET 120-124的源極連接到電源Vdd。例如使用3.3V的 恒定電壓源作為電源Vdd。另外，MOSFET 120的柵極直接連接到前級(jí) 緩沖器lla的輸出端，而其他MOSFET 121-124的柵極經(jīng)由開(kāi)關(guān)131-134 連接到前級(jí)緩沖器lla的輸出端。另外，驅(qū)動(dòng)器電路12b具有五個(gè)并聯(lián)連接的N溝道MOSFET 125-129。通過(guò)開(kāi)關(guān)136-139來(lái)控制其中的四個(gè)MOSFET 126-129的導(dǎo)通 和截止。各MOSFET 125-129的源極接地。MOSFET 125的柵極直接連 接到前級(jí)緩沖器llb的輸出端，而其他MOSFET 126-129的柵極經(jīng)由開(kāi)關(guān)136-139連接到前級(jí)緩沖器lib的輸出端。盡管在圖2中各MOSFET 120-129以一個(gè)MOSFET表示，但是實(shí)際 上它們中的每一個(gè)都可使用并聯(lián)連接的多個(gè)MOSFET，以調(diào)整它們的導(dǎo) 通電阻。例如，對(duì)它們中的每一個(gè)可使用a到j(luò)個(gè)MOSFET，例如MOSFET 120具有"a"個(gè)MOSFET、 MOSFET 121具有"b"個(gè)MOSFET，而MOSFET 122具有"c"個(gè)MOSFET。注意a到j(luò)為整數(shù)，其可以是相同的數(shù)字或不 同的數(shù)字。然而，為了便于控制，優(yōu)選的是形成驅(qū)動(dòng)器電路12a和驅(qū)動(dòng) 器電路12b彼此對(duì)稱(chēng)的狀態(tài)。注意在本發(fā)明中MOSFET是"晶體管"，這 一點(diǎn)在后面的描述中同樣適用。通過(guò)來(lái)自校準(zhǔn)電路14的控制信號(hào)D1-D6將開(kāi)關(guān)131-139控制為導(dǎo)通 或截止。例如，如果控制信號(hào)Dl-D6為導(dǎo)通("H")，則對(duì)應(yīng)的開(kāi)關(guān)131-134 和136-139導(dǎo)通。對(duì)于開(kāi)關(guān)131-134和136-139，可以使用具有各種結(jié)構(gòu) 的開(kāi)關(guān)。例如，如圖4所示，可以使用具有選通電路的模擬開(kāi)關(guān)21，選 通電路由分別為P溝道和N溝道的兩個(gè)MOSFET 211和212構(gòu)成。終端電阻13的一端連接到驅(qū)動(dòng)器電路12的輸出端，而另一端直接 或間接連接到外部傳輸線。例如，終端電阻13的另一端連接到LSI的用 于輸出的管腳端。因?yàn)閁SB傳輸線的特性阻抗為45歐姆，在本實(shí)施方 式中將終端電阻13的電阻值設(shè)定為39歐姆，從而使得接口電路1的輸 出阻抗與該特性阻抗匹配。將未通過(guò)開(kāi)關(guān)進(jìn)行連接的MOSFET 120和125的導(dǎo)通電阻設(shè)定為6 歐姆。因?yàn)榻K端電阻13與MOSFET 120和125的導(dǎo)通電阻串聯(lián)連接，所 以接口電路1的輸出阻抗在開(kāi)關(guān)131-134和136-139全部截止的情況下變 為45歐姆(=39歐姆+6歐姆)。然而終端電阻13與MOSFET 120和125 的導(dǎo)通電阻隨制造步驟中的LSI的工藝條件或操作溫度而變化。因此，在本實(shí)施方式中，由校準(zhǔn)電路14檢測(cè)由于LSI的制造條件和 操作溫度而導(dǎo)致的變化，并且根據(jù)檢測(cè)的結(jié)果選擇性地導(dǎo)通MOSFET 121-124和126-129，以使得這些MOSFET的導(dǎo)通電阻與MOSFET 120 和125的導(dǎo)通電阻并聯(lián)連接。從而，MOSFET 120-129的導(dǎo)通電阻和終端 電阻13的組合電阻值變?yōu)槌?shù)，而與LSI制造工藝的工藝條件或操作溫度的變化無(wú)關(guān)。這樣，在本實(shí)施方式中，通過(guò)終端電阻13和MOSFET 120或125 實(shí)現(xiàn)一定程度的阻抗匹配。然后，通過(guò)校準(zhǔn)電路14檢測(cè)工藝變化和溫度 變化，并且根據(jù)檢測(cè)的結(jié)果對(duì)開(kāi)關(guān)131-134和136-139進(jìn)行導(dǎo)通。從而， 選擇性地連接MOSFET 121-124和126-129的導(dǎo)通電阻，從而改變整個(gè)終 端電阻以進(jìn)行微調(diào)。這樣，可以將包括終端電阻13在內(nèi)的接口電路1構(gòu) 造在LSI的內(nèi)部。即使發(fā)生工藝變化或溫度變化，也可以對(duì)終端電阻進(jìn) 行調(diào)整以補(bǔ)償該變化，以使得可以進(jìn)行實(shí)質(zhì)性的阻抗匹配。 接下來(lái)，將對(duì)構(gòu)成校準(zhǔn)部4的校準(zhǔn)電路14進(jìn)行描述。 校準(zhǔn)電路14與上述前級(jí)緩沖電路11、驅(qū)動(dòng)器電路12和終端電阻13 形成在同一 LSI上。因此，它們使用的MOSFET和電阻通過(guò)相同的工藝 步驟來(lái)制造，并且對(duì)于它們來(lái)說(shuō)，諸如操作溫度的環(huán)境條件也相同。校準(zhǔn)電路14設(shè)置有恒流電路(恒流源)，該恒流電路向MOSFET和電 阻器提供恒定電流。校準(zhǔn)電路14通過(guò)不時(shí)地向晶體管或電阻器施加恒定 電流來(lái)產(chǎn)生與實(shí)際電阻值相對(duì)應(yīng)的電壓(電壓降)。如果對(duì)該電壓降的電平 進(jìn)行檢測(cè)，則可以檢測(cè)出工藝變化或溫度變化。更具體地，在圖3中，校準(zhǔn)電路14包括NMOS校準(zhǔn)電路14a、電阻 器校準(zhǔn)電路14b、 PMOS校準(zhǔn)電路14c和鎖存電路61。NMOS校準(zhǔn)電路14a從恒流源31向?qū)顟B(tài)的N溝道MOSFET 32 提供恒定電流，并通過(guò)檢測(cè)電路檢測(cè)由該恒定電流產(chǎn)生的電壓VC1，該 檢測(cè)電路由四個(gè)電阻器33-36和兩個(gè)比較器37和38構(gòu)成。更具體地，通 過(guò)使用比較器(比較電路)37將電壓VC1與通過(guò)兩個(gè)電阻器33和34劃分 電源電壓Vdd所得的電壓(基準(zhǔn)電壓)Vrefl進(jìn)行比較。如果電壓VC1超出 電壓Vrefl，則比較器37的輸出變?yōu)?H"。另外，比較器38將電壓VC1 與通過(guò)兩個(gè)電阻器35和36劃分電源電壓Vdd所得的電壓Vref2進(jìn)行比 較。如果電壓VC1超出電壓Vref2，則比較器38的輸出變?yōu)?H"。這些 輸出被鎖存電路61保持，并且該保持狀態(tài)下的信號(hào)作為數(shù)據(jù)Dl和D2 被傳送。注意，每次在施加觸發(fā)信號(hào)ST時(shí)對(duì)鎖存電路61保持的信號(hào)的狀態(tài)"H"或"L"進(jìn)行更新。施加這種觸發(fā)信號(hào)ST的定時(shí)，例如應(yīng)該是恰好在從接口電路1向傳輸線傳送信號(hào)之前的定時(shí)和/或恰好在數(shù)據(jù)傳輸中的每個(gè) 幀之前的定時(shí)。在圖5所示的示例中，滿足"Vrefl〉Vref2"的關(guān)系。如果電壓VC1超 出電壓Vref2，則數(shù)據(jù)D2變?yōu)?H"。如果電壓VC1超出電壓Vrefl，則數(shù) 據(jù)D1和數(shù)據(jù)D2都變?yōu)?H"。另外，和上述NMOS校準(zhǔn)電路14a相類(lèi)似地構(gòu)造電阻器校準(zhǔn)電路14b 和PMOS校準(zhǔn)電路14c。比較器47、 48、 57和58的輸出狀態(tài)"H"或"L" 由鎖存電路61保持，并分別作為D3、 D4、 D5和D6傳送。此外，對(duì)于數(shù)據(jù)D1-D6，可以采用以下結(jié)構(gòu)如果與較高的基準(zhǔn)電 壓Vref相關(guān)的數(shù)據(jù)D為"H"，則與較低的基準(zhǔn)電壓Vref相關(guān)的數(shù)據(jù)D變 為"L"。另外，可以采用以下結(jié)構(gòu)通過(guò)適當(dāng)?shù)倪壿媽?duì)D1-D6進(jìn)行組合以 生成用于新控制的數(shù)據(jù)D，將該數(shù)據(jù)D傳送給開(kāi)關(guān)131-134和136-139。另外，應(yīng)該對(duì)電壓Vrefl-Vre傷的值以及它們之間的關(guān)系進(jìn)行設(shè)定， 以使得作為整個(gè)接口電路1可以有效地針對(duì)工藝變化或溫度變化進(jìn)行終 端電阻的補(bǔ)償，并且使得作為對(duì)終端電阻的補(bǔ)償結(jié)果，其落入該LSI的 接口電路1的規(guī)格的范圍內(nèi)。例如，應(yīng)該通過(guò)仿真來(lái)決定電壓Vrefl-Vref6 的值、MOSFET 120-129的導(dǎo)通電阻的值等。例如，如上所述，假設(shè)終端電阻13為39歐姆，MOSFET 120和125 的導(dǎo)通電阻為6歐姆，應(yīng)該通過(guò)調(diào)整MOSFET 121-124和126-129的導(dǎo)通 電阻來(lái)補(bǔ)償其誤差部分和變化部分。在這種情況下，例如可以將MOSFET 121-124禾n 126-129的導(dǎo)通電阻設(shè)定為滿足"2"的乘方的關(guān)系，例如 1:2:4:8。注意終端電阻13的誤差和變化小于MOSFET 120和125的導(dǎo)通電阻 的誤差和變化并且具有相對(duì)穩(wěn)定的電阻值。因此，設(shè)定終端電阻13的電 阻值大于MOSFET 120和125的導(dǎo)通電阻值更便于進(jìn)行調(diào)整。在上述第一實(shí)施方式的接口電路1中，即使發(fā)生工藝變化或溫度變 化也可以通過(guò)調(diào)整終端電阻來(lái)實(shí)現(xiàn)阻抗匹配。然而，因?yàn)橐獙?dǎo)通的 MOSFET 121-124和126-129的數(shù)量的變化，所以作為被前級(jí)緩沖器lla和lib視作負(fù)載的柵電容發(fā)生變化，因此壓擺率可能改變。因此，作為 第二實(shí)施方式，對(duì)可以通過(guò)抑制上述變化來(lái)基本上保持壓擺率的接口電 路IB的實(shí)施例進(jìn)行描述。 [第二實(shí)施方式]在第二實(shí)施方式中，基本部分與第一實(shí)施方式的相同，因此將僅對(duì) 區(qū)別部分進(jìn)行描述。圖6是示出了根據(jù)本發(fā)明的第二實(shí)施方式的接口電路IB的驅(qū)動(dòng)部 3B的電路圖。在圖6中，驅(qū)動(dòng)部3B由前級(jí)緩沖電路11、驅(qū)動(dòng)器電路12、終端電 阻13和斜率(slope)開(kāi)關(guān)電路15構(gòu)成。該斜率開(kāi)關(guān)電路15具有兩個(gè)斜率 幵關(guān)電路15a和15b。將圖6和圖2進(jìn)行比較可知，驅(qū)動(dòng)電路3B中前級(jí)緩沖器lla的 MOSFET 112的源極沒(méi)有直接接地，而是經(jīng)由斜率開(kāi)關(guān)電路15a間接接 地。另外，前級(jí)緩沖器lib的MOSFET 113的源極沒(méi)有直接連接到電源 Vdd，而是經(jīng)由斜率開(kāi)關(guān)電路15b間接地連接到電源Vdd。在斜率開(kāi)關(guān)電路15a中，MOSFET 152和MOSFET 160-164構(gòu)成電 流鏡電路，MOSFET 152被用作基準(zhǔn)晶體管。換句話說(shuō)，在MOSFET 152 中流動(dòng)的電流(基準(zhǔn)電流)與在各MOSFET 160-164中流動(dòng)的電流的比由 晶體管的尺寸(元件尺寸W和L)之間的比(電流鏡比)決定。換言之，在各 MOSFET 160-164中流動(dòng)的電流變?yōu)樵谧鳛榛鶞?zhǔn)晶體管的MOSFET 152中流動(dòng)的電流乘以所述電流鏡比所得的值。另外，因?yàn)閬?lái)自恒流源151的恒定電流II流入MOSFET 152，所以 具有電流II乘以各電流鏡比所得的值的電流流入各MOSFET 160-164。對(duì)于斜率開(kāi)關(guān)電路15b來(lái)說(shuō)，MOSFET 153和MOSFET 165-169以 相同的方式構(gòu)成電流鏡電路，MOSFET 153被用作基準(zhǔn)晶體管。因此， 在各MOSFET 165-169中流動(dòng)的電流具有在作為基準(zhǔn)晶體管的MOSFET 153中流動(dòng)的電流乘以所述電流鏡比所得的值。另外，因?yàn)閬?lái)自恒流源154的恒定電流I2流入MOSFET153，所以 具有電流12乘以各電流鏡比所得的值的電流流入各MOSFET 165-169。通過(guò)開(kāi)關(guān)171-174和176-179來(lái)分別控制MOSFET 161-164和 MOSFET 166-169進(jìn)行導(dǎo)通和截止。通過(guò)來(lái)自圖3所示的校準(zhǔn)電路14的控制信號(hào)Dl-D6來(lái)控制開(kāi)關(guān) 171-174和176-179進(jìn)行導(dǎo)通和截止。例如，當(dāng)控制信號(hào)D1-D6為導(dǎo)通("H") 時(shí)，相應(yīng)的開(kāi)關(guān)171-174和176-179導(dǎo)通。從圖6可知，例如，當(dāng)控制信號(hào)Dl導(dǎo)通時(shí)，MOSFET 126和MOSFET 166彼此同步導(dǎo)通。當(dāng)控制信號(hào)D2導(dǎo)通時(shí)，MOSFET 127和MOSFET 167 彼此同步導(dǎo)通。另外，當(dāng)控制信號(hào)D3導(dǎo)通時(shí)，MOSFET 128和MOSFET 168以及MOSFET 123和MOSFET 163彼此同步導(dǎo)通。這樣，MOSFET 161-164和MOSFET 166-169適于與MOSFET 121-124和MOSFET 126-129的導(dǎo)通和截止同步地進(jìn)行導(dǎo)通和截止。因此，當(dāng)MOSFET 121-124和MOSFET 126-129被導(dǎo)通以進(jìn)行阻抗 匹配時(shí)，MOSFET 161-164和MOSFET 166-169導(dǎo)通以提供與由于進(jìn)行阻抗匹配而導(dǎo)致柵電容的改變相對(duì)應(yīng)的驅(qū)動(dòng)電流。換句話說(shuō)，當(dāng)要驅(qū)動(dòng)的 MOSFET 121-124和MOSFET 126-129的數(shù)量增加時(shí)，提供驅(qū)動(dòng)電流的 MOSFET 161-164和MOSFET 166-169的數(shù)量增加從而增加了電流。因?yàn)閷?duì)在作為基準(zhǔn)晶體管的MOSFET 152和153中流動(dòng)的電流和 MOSFET 161-164和MOSFET 166-169的電流鏡比進(jìn)行了調(diào)整，所以可以提供與柵電容的改變相對(duì)應(yīng)的合適的驅(qū)動(dòng)電流。因此，可以抑制從驅(qū)動(dòng) 器電路12a和12b傳送的信號(hào)波形的上升時(shí)間Tr和下降時(shí)間Tf的變化，并保持它們大致恒定。這樣，根據(jù)第二實(shí)施方式的接口電路1B，即使發(fā)生工藝變化或溫度變化，也可以實(shí)現(xiàn)阻抗匹配并且保持基本恒定的壓擺率。接下來(lái)，將對(duì)另一示例進(jìn)行描述，為了與第二實(shí)施方式相同的目的，該示例具有用于即使在柵電容變化的情況下也能防止作為負(fù)載的電容改變的結(jié)構(gòu)，而不必根據(jù)柵電容的變化來(lái)調(diào)整驅(qū)動(dòng)電流。 [第三實(shí)施方式]在前級(jí)緩沖器11a和llb具有相同的驅(qū)動(dòng)電流(驅(qū)動(dòng)能力)的情況下， 傳輸?shù)男盘?hào)波形的上升時(shí)間Tr和下降時(shí)間Tf隨著負(fù)載電容(柵電容)的增大而變長(zhǎng)，同時(shí)上升時(shí)間Tr和下降時(shí)間Tf隨著負(fù)載電容的減小而變短。 因此，如果通過(guò)電容Cm連接驅(qū)動(dòng)器電路12a和12b的MOSFET的 漏極和柵極，則獲得了作為鏡像效應(yīng)的柵電容增加CmxgmxRL的效果。 這里，gm是驅(qū)動(dòng)器電路12a和12b的MOSFET之間的跨導(dǎo)，并且RL是 負(fù)載電阻。如果在驅(qū)動(dòng)器電路12a和12b中導(dǎo)通的MOSFET的數(shù)量增加或減少， 則gm與該數(shù)量成比例改變。因此，真正的柵電容和鏡像電容也隨該數(shù)量 成比例增加或減少。因此，為了防止上升時(shí)間Tr和下降時(shí)間Tf可能的改 變，通過(guò)連接或斷開(kāi)適當(dāng)?shù)碾娙輥?lái)控制總的柵電容值恒定，以在MOSFET 開(kāi)關(guān)的同時(shí)在漏極和柵極之間進(jìn)行補(bǔ)償。更具體地，如果驅(qū)動(dòng)器電路12a和12b的MOSFET的數(shù)量大(如果柵 電容大)，則減少用于補(bǔ)償?shù)碾娙荨Ｏ喾?，如果MOSFET的數(shù)量小，則增 加用于補(bǔ)償?shù)碾娙?。下面描述的第三?shí)施方式是該方法的其中一個(gè)示例。在第三實(shí)施方式中，基本部分與第一實(shí)施方式和第二實(shí)施方式相同，因此將僅對(duì)區(qū)別部分進(jìn)行描述。圖7是示出了根據(jù)本發(fā)明的第三實(shí)施方式的接口電路1C的驅(qū)動(dòng)部 3C的電路圖。在圖7中，驅(qū)動(dòng)部3C由前級(jí)緩沖電路11、驅(qū)動(dòng)器電路12、終端電 阻13和電容開(kāi)關(guān)電路18構(gòu)成。該電容開(kāi)關(guān)電路18包括兩個(gè)電容開(kāi)關(guān)電 路18a和18b。對(duì)圖7和圖2進(jìn)行比較可知，在驅(qū)動(dòng)部3C中插入了電容開(kāi)關(guān)電路 18a，作為一個(gè)前級(jí)緩沖器lla的負(fù)載，同時(shí)插入電容開(kāi)關(guān)電路18b，作 為另一前級(jí)緩沖器lib的其中一個(gè)負(fù)載。電容開(kāi)關(guān)電路18a包括四個(gè)電容器181-184和四個(gè)開(kāi)關(guān)191-194。當(dāng) 開(kāi)關(guān)191-194導(dǎo)通時(shí)，對(duì)應(yīng)的電容器181-184被連接作為前級(jí)緩沖器lla 的負(fù)載。四個(gè)電容器181-184具有和四個(gè)MOSFET 121-124相同的電容。通 過(guò)分別對(duì)控制信號(hào)D5、D6、D3和D4的信號(hào)進(jìn)行取反來(lái)控制開(kāi)關(guān)191-194 進(jìn)行導(dǎo)通和截止。例如，如果控制信號(hào)D5導(dǎo)通("H")，則其反信號(hào)(invertedsignal)變?yōu)榻刂?"L，，)，并且對(duì)應(yīng)的開(kāi)關(guān)191截止。電容開(kāi)關(guān)電路18b也以同樣的方式包括四個(gè)電容器186-189和四個(gè) 開(kāi)關(guān)196-199。當(dāng)開(kāi)關(guān)196-199導(dǎo)通時(shí)，對(duì)應(yīng)的電容器186-189被連接作 為前級(jí)緩沖器llb的負(fù)載。四個(gè)電容器186-189分別具有和四個(gè)MOSFET 126-129相同的電容。 分別通過(guò)控制信號(hào)D1-D4的反信號(hào)來(lái)控制開(kāi)關(guān)196-199進(jìn)行導(dǎo)通和截止。 例如，當(dāng)控制信號(hào)D1導(dǎo)通("H")時(shí)，則其反信號(hào)變?yōu)榻刂?"L")，并且對(duì) 應(yīng)的開(kāi)關(guān)196截止。注意例如使用"非電路"來(lái)獲得控制信號(hào)Dl-D6的反 信號(hào)。因此，即使MOSFET 121-124和MOSFET 126-129的其中一個(gè)被連 接作為前級(jí)緩沖器lla和lib的負(fù)載，也還連接有與未連接的MOSFET 具有相同電容值的電容器181-184和186-189。因此，作為前級(jí)緩沖器lla 和lib的負(fù)載的電容值一直恒定。這樣，根據(jù)第三實(shí)施方式的接口電路1C，即使發(fā)生工藝變化或溫度變化，也可以實(shí)現(xiàn)阻抗匹配并且保持基本恒定的壓擺率。注意在第三實(shí)施方式中可以將電容器181-184和186-189的電容值設(shè) 定為獨(dú)立的電容值，而不必與MOSFET 121-124和MOSFET 126-129的 柵電容相關(guān)，并且可以通過(guò)適當(dāng)?shù)倪壿媮?lái)產(chǎn)生用于控制開(kāi)關(guān)196-199的控 制信號(hào)，來(lái)代替控制信號(hào)D1-D6的反信號(hào)，從而使得可以根據(jù)MOSFET 121-124和MOSFET 126-129的開(kāi)關(guān)對(duì)電容進(jìn)行補(bǔ)償。在這種情況下，應(yīng) 該例如通過(guò)仿真等來(lái)獲得最優(yōu)的結(jié)果的方式?jīng)Q定電容器181-184和 186-189的電容值和用于控制開(kāi)關(guān)196-199的控制信號(hào)。 [第四實(shí)施方式]接下來(lái)，將校準(zhǔn)電路的另一示例描述作為第四實(shí)施方式。 圖8是示出了第四實(shí)施方式的校準(zhǔn)部4D的電路圖。 在構(gòu)成校準(zhǔn)部4D的校準(zhǔn)電路14D中，通過(guò)選擇器22逐個(gè)選擇分別 由在MOSFET32、電阻器42和MOSFET 51中流動(dòng)的、來(lái)自恒流源31、 41和52的恒定電流產(chǎn)生的電壓VC1-VC3，并將VC1-VC3提供給A/D 轉(zhuǎn)換器23。 A/D轉(zhuǎn)換器23將模擬電壓VC1-VC3以高準(zhǔn)確性轉(zhuǎn)化為8位或其他位數(shù)的數(shù)字?jǐn)?shù)據(jù)VCD1-VCD3，并將數(shù)字?jǐn)?shù)據(jù)VCD1-VCD3傳送給 運(yùn)算控制部24。運(yùn)算控制部24基于數(shù)字?jǐn)?shù)據(jù)VCD1-VCD3的值進(jìn)行計(jì)算 并產(chǎn)生控制信號(hào)Dl-D6?；诋a(chǎn)生的控制信號(hào)Dl-D6來(lái)控制開(kāi)關(guān)131-139 等。注意運(yùn)算控制部24基于信號(hào)SS來(lái)控制選擇器22，以使得選擇性地 提供電壓VC1-VC3，并且在適當(dāng)?shù)亩〞r(shí)取得數(shù)字?jǐn)?shù)據(jù)VCD1-VCD3。注意應(yīng)該通過(guò)仿真等來(lái)決定運(yùn)算控制部24中的計(jì)算內(nèi)容和工藝內(nèi) 容，以使得能夠適當(dāng)?shù)貦z測(cè)出工藝變化和溫度變化并且能夠基于產(chǎn)生的 控制信號(hào)Dl-D6適當(dāng)?shù)剡M(jìn)行阻抗匹配。這樣，如果使用校準(zhǔn)電路14D，則通過(guò)所述A/D轉(zhuǎn)換器以高準(zhǔn)確性 檢測(cè)出MOSFET32、電阻器42和MOSFET 51中產(chǎn)生的電壓VC1-VC3, 并且可以通過(guò)在運(yùn)算控制部24中的計(jì)算來(lái)精密地設(shè)定控制內(nèi)容。因此， 根據(jù)第四實(shí)施方式的校準(zhǔn)部4D，可以比使用第一實(shí)施方式的校準(zhǔn)電路14 的情況以更高的準(zhǔn)確性并且更精確地進(jìn)行阻抗匹配并穩(wěn)定壓擺率。注意 第一實(shí)施方式的校準(zhǔn)電路14具有電路簡(jiǎn)單并且安裝面積小的優(yōu)點(diǎn)。在上述實(shí)施方式中，MOSFET 120和125對(duì)應(yīng)于本發(fā)明的共用晶體 管。驅(qū)動(dòng)器電路12對(duì)應(yīng)于本發(fā)明的半導(dǎo)體集成電路的輸出電路。斜率開(kāi) 關(guān)電路15對(duì)應(yīng)于本發(fā)明中的電流開(kāi)關(guān)電路。恒流源151和154對(duì)應(yīng)于本 發(fā)明中的第二恒流電路。電容開(kāi)關(guān)電路18對(duì)應(yīng)于本發(fā)明中的電容電路。 另外，接口電路1或1B-1D所在的上述LSI對(duì)應(yīng)于在本發(fā)明中的半導(dǎo)體 集成電路。在上述實(shí)施方式中，在終端電阻13后可以設(shè)置各種必要的電路。另 夕卜，根據(jù)本發(fā)明的精神，可以以不同方式對(duì)前級(jí)緩沖電路11，驅(qū)動(dòng)器電 路12，終端電阻13的局部或整體的電路構(gòu)造、結(jié)構(gòu)、元件常數(shù)(element constant)、元件的數(shù)量等，校準(zhǔn)電路14或14D，斜率開(kāi)關(guān)電路15和18 以及接口電路1或1B-1D進(jìn)行修改。盡管以上對(duì)本發(fā)明的多種實(shí)施方式進(jìn)行了描述，但是可以通過(guò)不同 方式來(lái)實(shí)施本發(fā)明，而不限于上述實(shí)施方式。
權(quán)利要求
1、一種用于通過(guò)傳輸線進(jìn)行信號(hào)傳輸?shù)慕涌陔娐?，該接口電路包括?qū)動(dòng)器電路，其由多個(gè)晶體管的組合構(gòu)成；校準(zhǔn)電路，其用于對(duì)所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體管的導(dǎo)通和截止進(jìn)行選擇，從而調(diào)整所述多個(gè)晶體管的導(dǎo)通電阻；以及終端電阻，其連接在所述驅(qū)動(dòng)器電路的輸出端和所述傳輸線之間，其中基于所述校準(zhǔn)電路的輸出來(lái)導(dǎo)通所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體管，以使得所述多個(gè)晶體管的導(dǎo)通電阻和所述終端電阻的組合電阻值與所述傳輸線的特性阻抗匹配。
2、 根據(jù)權(quán)利要求l所述的接口電路，其中，所述驅(qū)動(dòng)器電路、所述 校準(zhǔn)電路和所述終端電阻形成在同一半導(dǎo)體集成電路上，并且所述校準(zhǔn)電路用于檢測(cè)形成在所述半導(dǎo)體集成電路上的晶體管和電 阻器的工藝變化及其溫度變化。
3、 根據(jù)權(quán)利要求2所述的接口電路，其中，所述校準(zhǔn)電路包括 恒流電路，其向形成在所述半導(dǎo)體集成電路上的晶體管和電阻器提供恒定電流，以及檢測(cè)電路,其用于通過(guò)檢測(cè)由所述恒定電流分別在所述晶體管和所 述電阻器中產(chǎn)生的電壓來(lái)檢測(cè)所述工藝變化和溫度變化。
4、 根據(jù)權(quán)利要求2所述的接口電路，其中，所述校準(zhǔn)電路包括 恒流電路，其用于向形成在所述半導(dǎo)體集成電路上的晶體管和電阻器提供恒定電流，以及比較電路，其將由所述恒定電流在各個(gè)所述晶體管和所述電阻器中 產(chǎn)生的電壓與多個(gè)基準(zhǔn)電壓進(jìn)行比較，以及基于所述比較電路的輸出來(lái)導(dǎo)通所述多個(gè)晶體管中的一個(gè)或更多個(gè) 晶體管。
5、 根據(jù)權(quán)利要求l所述的接口電路，其中，所述驅(qū)動(dòng)器電路的所述 多個(gè)晶體管包括不由所述校準(zhǔn)電路選擇的共用晶體管，所述共用晶體管和所述終端電阻的組合電阻值被設(shè)定為接近所述傳輸線的特性阻抗，并 且所述校準(zhǔn)電路選擇所述多個(gè)晶體管中的所述共用晶體管以外的一個(gè) 或更多個(gè)晶體管，使得將所述多個(gè)晶體管的導(dǎo)通電阻與所述終端電阻的 組合電阻值調(diào)整為與所述傳輸線的特性阻抗匹配。
6、 根據(jù)權(quán)利要求l所述的接口電路，所述接口電路還包括設(shè)置在所 述驅(qū)動(dòng)器電路之前的前級(jí)緩沖電路，以及用于開(kāi)關(guān)所述前級(jí)緩沖電路的 驅(qū)動(dòng)電流的電流開(kāi)關(guān)電路，其中所述電流開(kāi)關(guān)電路與在所述驅(qū)動(dòng)器電路中對(duì)所述多個(gè)晶體管中的一 個(gè)或更多個(gè)晶體管的導(dǎo)通或截止的選擇同步地進(jìn)行對(duì)所述前級(jí)緩沖電路 的驅(qū)動(dòng)電流的開(kāi)關(guān)，以使得將所述驅(qū)動(dòng)器電路的輸出波形的上升時(shí)間和 下降時(shí)間控制為常數(shù)。
7、 根據(jù)權(quán)利要求6所述的接口電路，其中，所述電流開(kāi)關(guān)電路包括 第二恒流電路和與所述第二恒流電路的電流相對(duì)應(yīng)的電流鏡電路。
8、 根據(jù)權(quán)利要求l所述的接口電路，其中，所述驅(qū)動(dòng)器電路并聯(lián)連 接到作為負(fù)載的電容電路，該電容電路可以切換電容值，并且與所述多 個(gè)晶體管中的一個(gè)或更多個(gè)晶體管的導(dǎo)通或截止的選擇同步地切換所述 電容電路的電容值，以使得將所述驅(qū)動(dòng)器電路的輸出波形的上升時(shí)間和 下降時(shí)間控制為常數(shù)。
9、 一種半導(dǎo)體集成電路，該半導(dǎo)體集成電路包括驅(qū)動(dòng)器電路，其由多個(gè)晶體管的組合構(gòu)成；校準(zhǔn)電路，其用于對(duì)所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體管的導(dǎo) 通和截止進(jìn)行選擇，從而調(diào)整所述多個(gè)晶體管的導(dǎo)通電阻；終端電阻，其連接在所述驅(qū)動(dòng)器電路的輸出端和用于與外部電路連 接的端子之間，其中所述驅(qū)動(dòng)器電路以及所述校準(zhǔn)電路和所述終端電阻形成在同一半導(dǎo) 體集成電路上，并且所述校準(zhǔn)電路用于檢測(cè)形成在所述半導(dǎo)體集成電路上的晶體管和電 阻器的工藝變化及其溫度變化并且導(dǎo)通所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體管，以使得將所述多個(gè)晶體管的導(dǎo)通電阻和所述終端電阻的組合 電阻值調(diào)整為期望值。
10、 根據(jù)權(quán)利要求9所述的半導(dǎo)體集成電路，其中，所述驅(qū)動(dòng)器電路的所述多個(gè)晶體管包括不由所述校準(zhǔn)電路選擇的共用晶體管，所述共 用晶體管和所述終端電阻的組合電阻值被設(shè)定為接近所述期望值，以及 所述校準(zhǔn)電路選擇所述多個(gè)晶體管中的所述共用晶體管以外的一個(gè) 或更多個(gè)晶體管，以使得將所述多個(gè)晶體管的導(dǎo)通電阻與所述終端電阻 的組合電阻值調(diào)整為所述期望值。
11、 一種用于調(diào)整半導(dǎo)體集成電路的輸出電路的終端電阻的調(diào)整方法，該方法包括以下步驟在同一半導(dǎo)體集成電路上形成驅(qū)動(dòng)器電路、校準(zhǔn)電路和終端電阻，所述驅(qū)動(dòng)器電路由多個(gè)晶體管的組合構(gòu)成，所述校準(zhǔn)電路用于對(duì)所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體管的導(dǎo)通和截止進(jìn)行選擇，從而調(diào)整所 述多個(gè)晶體管的導(dǎo)通電阻，而所述終端電阻連接在所述驅(qū)動(dòng)器電路的輸出端和用于與外部電路連接的端子之間；并且由所述校準(zhǔn)電路對(duì)形成在所述半導(dǎo)體集成電路上的晶體管和電阻器 的工藝變化及其溫度變化進(jìn)行檢測(cè)，以導(dǎo)通所述多個(gè)晶體管中的一個(gè)或 更多個(gè)晶體管。
全文摘要
本發(fā)明公開(kāi)了接口電路和半導(dǎo)體集成電路。接口電路包括驅(qū)動(dòng)器電路(12)，其由多個(gè)晶體管的組合構(gòu)成；校準(zhǔn)電路(14)，其用于對(duì)所述多個(gè)晶體管中的一個(gè)或更多個(gè)晶體管的導(dǎo)通和截止進(jìn)行選擇，從而調(diào)整所述多個(gè)晶體管的導(dǎo)通電阻；以及終端電阻(13)，其連接到所述驅(qū)動(dòng)器電路(12)的輸出端?；谒鲂?zhǔn)電路(14)的輸出來(lái)導(dǎo)通所述一個(gè)或更多個(gè)晶體管，以使得導(dǎo)通電阻和所述終端電阻的組合電阻值與所述傳輸線的特性阻抗匹配。驅(qū)動(dòng)器電路(12)、校準(zhǔn)電路(14)和終端電阻(13)形成在同一半導(dǎo)體集成電路SK上，并且校準(zhǔn)電路(14)用于檢測(cè)形成在所述半導(dǎo)體集成電路SK上的晶體管和電阻器的工藝變化及其溫度變化。
文檔編號(hào)H03K19/003GK101231626SQ20071016081
公開(kāi)日2008年7月30日 申請(qǐng)日期2007年12月18日 優(yōu)先權(quán)日2007年1月25日
發(fā)明者大谷哲也, 速水?dāng)?shù)德 申請(qǐng)人:富士通株式會(huì)社