專利名稱：電位移轉(zhuǎn)電路與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電位移轉(zhuǎn)電路(Level Shift Circuit),特別是指一種能以較少的元件來(lái)將正供應(yīng)電壓轉(zhuǎn)為負(fù)供應(yīng)電壓的電位移轉(zhuǎn)電路，以及相關(guān)聯(lián)的方法。
背景技術(shù)：
電位移轉(zhuǎn)電路為電子電路中所經(jīng)常使用到的電路，其目的在于提供電子訊號(hào)的位準(zhǔn)轉(zhuǎn)換。當(dāng)必須將工作電壓的高低位準(zhǔn)自VDD/0V轉(zhuǎn)換為OV/-VDD時(shí)，現(xiàn)有技術(shù)作法都必須使用相當(dāng)多的元件才能達(dá)成。例如請(qǐng)參閱圖1的現(xiàn)有技術(shù)，此種作法是先將高/低位準(zhǔn)由VDD / OV轉(zhuǎn)換成1/2 VDD / 0V，再轉(zhuǎn)換成1/2VDD/-1/2VDD,再轉(zhuǎn)換成OV /-1/2 VDD，再轉(zhuǎn)換成OVZ-VDD。顯然此種作法不論是能量運(yùn)用效率、轉(zhuǎn)換速度、元件數(shù)目等都并不經(jīng)濟(jì)。在某些設(shè)計(jì)中將五級(jí)轉(zhuǎn)換改為三級(jí)轉(zhuǎn)換，省略了圖1中轉(zhuǎn)換至1/2VDD/0V與OVZ-l/2VDD的步驟，但仍然不夠理想。
圖2標(biāo)出現(xiàn)有技術(shù)的另一種作法，此電路雖然在轉(zhuǎn)換速度上比圖1理想，但所使用的元件數(shù)目仍然很高，仍然不夠經(jīng)濟(jì)。
有鑒于上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明提出一種較佳的電位移轉(zhuǎn)電路以及相關(guān)方法，以大幅降低元件數(shù)目，并提高電路輸出的變換速度。

發(fā)明內(nèi)容
本發(fā)明的第一目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提出一種電位移轉(zhuǎn)電路，其中使用較少數(shù)目的元件，來(lái)達(dá)成正負(fù)供應(yīng)電壓的訊號(hào)位準(zhǔn)轉(zhuǎn)換。本發(fā)明的第二目的在于，提出一種對(duì)應(yīng)的方法。
為達(dá)上述目的，本發(fā)明提供一種電位移轉(zhuǎn)電路，包含 一個(gè)輸入級(jí)驅(qū)動(dòng)電路； 一個(gè)電容，其第一端電連接于該輸入級(jí)驅(qū)動(dòng)電路的輸出端； 一個(gè)輸出級(jí)驅(qū)動(dòng)電路，電連接于該電容的第二端；以及一個(gè)反饋拴鎖電路，電連接于該輸出級(jí)驅(qū)動(dòng)電路的輸出端與該電容第二端之間，以維持該電容第二端的電壓位準(zhǔn)。
上述電路中的反饋拴鎖電路可為全拴鎖電路(full latch)或半拴鎖電路(half latch)。
此外，為達(dá)上述目的，本發(fā)明還提供一種電位移轉(zhuǎn)方法，包含提供一輸入訊號(hào)，此輸入訊號(hào)在第一工作高/低電壓間變換；提供一電容，并在該電容上產(chǎn)生一跨壓；根據(jù)該跨壓，驅(qū)動(dòng)一輸出電路產(chǎn)生輸出訊號(hào)，此輸出訊號(hào)對(duì)應(yīng)于輸入訊號(hào)而在第二工作高/低電壓間變換；以及根據(jù)該輸出訊號(hào)而反饋控制電容一端的電位。
下面通過(guò)具體實(shí)施例詳加說(shuō)明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。


圖1與圖2為現(xiàn)有技術(shù)的正電壓轉(zhuǎn)負(fù)電壓的電位移轉(zhuǎn)電路的電路
圖3說(shuō)明本發(fā)明的概念；
圖4為本發(fā)明第一實(shí)施例的電位移轉(zhuǎn)電路的電路圖；圖5與圖6說(shuō)明圖4實(shí)施例的操作情形；圖7與圖8標(biāo)出本發(fā)明的另兩實(shí)施例。
圖中符號(hào)說(shuō)明10 輸入級(jí)驅(qū)動(dòng)電路
15 電容
20 輸出級(jí)電路
22 反饋拴鎖電路
24 .輸出級(jí)驅(qū)動(dòng)電路
A，B 節(jié)點(diǎn)
GND 接地
IN 輸入
M11，M12, M21，M22, M23，M24晶體管
OUT 輸出
VDD 供應(yīng)電壓
具體實(shí)施例方式
請(qǐng)參考圖3，首先以示意電路圖的方式說(shuō)明本發(fā)明的概念。如圖所示，本發(fā)明的作法是提供一個(gè)工作高/低位準(zhǔn)為VDD / 0V的輸入級(jí)驅(qū)動(dòng)電路IO，其輸出與電容15連接，利用該電容15來(lái)儲(chǔ)存電位差；此外并提供一個(gè)輸出級(jí)電路20，與電容15連接，此電路20中包含一個(gè)工作高/低位準(zhǔn)為OV /-VDD的輸出級(jí)驅(qū)動(dòng)電路24，以及一個(gè)反饋拴鎖電路22，利用該反饋拴鎖電路22將輸出級(jí)驅(qū)動(dòng)電路24的輸入節(jié)點(diǎn)A保持在正確的位準(zhǔn)。
上述電路概念可有多種具體實(shí)施型態(tài)，舉一例如圖4，在本實(shí)施例的電位移轉(zhuǎn)電路中，由PMOS晶體管Mil與NMOS晶體管M12構(gòu)成輸入級(jí)驅(qū)動(dòng)電路10，并由PMOS晶體管M21、 M22與NMOS晶體管M23、 M24構(gòu)成輸出級(jí)電路20。 PMOS晶體管M22與NMOS晶體管M24構(gòu)成輸出級(jí)驅(qū)動(dòng)電路24，PMOS晶體管M21與NMOS晶體管M23則構(gòu)成反饋拴鎖電路22，其為全拴鎖電路(fulllatch，意即在輸出端訊號(hào)任何位準(zhǔn)的情況下都進(jìn)行反饋拴鎖)。
詳言之，通過(guò)從輸出端OUT反饋控制晶體管M21與M23的柵極，可確保節(jié)點(diǎn)A在正確的位準(zhǔn)；當(dāng)輸出為高位準(zhǔn)(0V)時(shí)，節(jié)點(diǎn)A為低
位準(zhǔn)(-VDD),而當(dāng)輸出為低位準(zhǔn)(-VDD)時(shí)，節(jié)點(diǎn)A為高位準(zhǔn)(0V)。確保節(jié)點(diǎn)A在正確的位準(zhǔn)，其作用是維持電容15兩端的跨壓，使訊號(hào)不致隨時(shí)間而失準(zhǔn)。
圖4實(shí)施例的操作情形，請(qǐng)參考圖5與圖6。假設(shè)VDD為5V，當(dāng)整體電位移轉(zhuǎn)電路的輸入為0V時(shí)，PMOS晶體管Mil導(dǎo)通、NMOS晶體管M12關(guān)閉，故電容15左端節(jié)點(diǎn)B的電壓為5V，右端節(jié)點(diǎn)A的初始電壓為0V，因此電容15上產(chǎn)生了 5V的跨壓。因節(jié)點(diǎn)A為0V，因此NMOS晶體管M24導(dǎo)通、PMOS晶體管M22關(guān)閉，使輸出端電壓為-5V。此外，自輸出端反饋控制晶體管M21與M23的柵極，將節(jié)點(diǎn)A保持在0V，故如圖中箭號(hào)所示，自VDD(5V) —Mil—B—電容15—A—M21 — GND構(gòu)成一個(gè)對(duì)電容15充電的回路，使電容15的跨壓維持為5V。
另一方面，當(dāng)整體電位移轉(zhuǎn)電路的輸入為5V時(shí)，PMOS晶體管Mil關(guān)閉、NMOS晶體管M12導(dǎo)通，故電容15左端節(jié)點(diǎn)B的電壓為0V，因電容的跨壓，使右端節(jié)點(diǎn)A的電壓成為-5V，而使PMOS晶體管M22導(dǎo)通、NMOS晶體管M24關(guān)閉，于是輸出端電壓成為0V。自輸出端反饋控制晶體管M21與M23的柵極，將節(jié)點(diǎn)A保持在-5V，故如圖中箭號(hào)所示，自GND — M12 —B—電容15 —A — M23 —-VDD(-5V)構(gòu)成一個(gè)對(duì)電容15充電的回路，使電容15的跨壓維持為5V。
圖4實(shí)施例所示為較保守的作法，事實(shí)上反饋拴鎖電路22不必使用全拴鎖電路，可更節(jié)省元件，請(qǐng)參考圖7的第二個(gè)實(shí)施例，在此實(shí)施例中，僅以晶體管M21構(gòu)成的半拴鎖電路(half latch)來(lái)作為反饋拴鎖電路22，此電路僅在輸出端為低位準(zhǔn)時(shí)才反饋控制節(jié)點(diǎn)A的位準(zhǔn)，又例如圖8所示的第三個(gè)實(shí)施例，在此實(shí)施例中，僅以晶體管M23構(gòu)成的半拴鎖電路來(lái)作為反饋拴鎖電路22,此電路僅在輸出端為高位準(zhǔn)時(shí)才反饋控制節(jié)點(diǎn)A的位準(zhǔn)。圖7與圖8實(shí)施例，亦為可行的作法。
7以上己針對(duì)較佳實(shí)施例來(lái)說(shuō)明本發(fā)明，但是以上所述，僅為使本領(lǐng)域技術(shù)人員易于了解本發(fā)明的內(nèi)容，并非用來(lái)限定本發(fā)明的權(quán)利范圍。對(duì)于本領(lǐng)域技術(shù)人員，當(dāng)可在本發(fā)明概念之內(nèi)，立即思及各種等效變化。例如，反饋控制節(jié)點(diǎn)A的方式，可使用其它拴鎖電路；又如，本發(fā)明不限于應(yīng)用在正供應(yīng)電壓轉(zhuǎn)負(fù)供應(yīng)電壓等等。故凡依本發(fā)明的概念與精神所為之均等變化或修飾，均應(yīng)包括于本發(fā)明的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1. 一種電位移轉(zhuǎn)電路，其特征在于，包含一個(gè)輸入級(jí)驅(qū)動(dòng)電路；一個(gè)電容，其第一端電連接于該輸入級(jí)驅(qū)動(dòng)電路的輸出端；一個(gè)輸出級(jí)驅(qū)動(dòng)電路，電連接于該電容的第二端；以及一個(gè)反饋拴鎖電路，電連接于該輸出級(jí)驅(qū)動(dòng)電路的輸出端與該電容第二端之間，以維持該電容第二端的電壓位準(zhǔn)。
2. 如權(quán)利要求l所述的電位移轉(zhuǎn)電路，其中，該輸入級(jí)驅(qū)動(dòng)電路的工作高/低電壓分別為正供應(yīng)電壓與ov。
3. 如權(quán)利要求l所述的電位移轉(zhuǎn)電路，其中，該輸出級(jí)驅(qū)動(dòng)電路 的工作高/低電壓分別為0V與負(fù)供應(yīng)電壓。
4. 如權(quán)利要求l所述的電位移轉(zhuǎn)電路，其中，該反饋拴鎖電路為 全拴鎖電路。
5. 如權(quán)利要求4所述的電位移轉(zhuǎn)電路，其中，該全拴鎖電路包含 漏極互連且柵極互連的一對(duì)PMOS晶體管與NMOS晶體管。
6. 如權(quán)利要求l所述的電位移轉(zhuǎn)電路，其中，該反饋拴鎖電路為 半拴鎖電路。
7. 如權(quán)利要求6所述的電位移轉(zhuǎn)電路，其中，該半拴鎖電路包含 一個(gè)晶體管，其柵極受控于該輸出級(jí)驅(qū)動(dòng)電路的輸出端，其漏極與該 電容第二端電連接。
8. 如權(quán)利要求l所述的電位移轉(zhuǎn)電路，其中，該輸入級(jí)驅(qū)動(dòng)電路 為反相器，包含漏極互連且柵極互連的一對(duì)PMOS晶體管與NMOS晶體管，該互連的漏極作為該輸入級(jí)驅(qū)動(dòng)電路的輸出。
9. 如權(quán)利要求l所述的電位移轉(zhuǎn)電路，其中，該輸出級(jí)驅(qū)動(dòng)電路為反相器，包含漏極互連且柵極互連的一對(duì)PMOS晶體管與NMOS晶 體管，該互連的漏極作為該輸入級(jí)驅(qū)動(dòng)電路的輸出。
10. —種電位移轉(zhuǎn)方法，其特征在于，包含 提供一輸入訊號(hào)，此輸入訊號(hào)在第一工作高/低電壓間變換； 提供一電容，并在該電容上產(chǎn)生一跨壓；根據(jù)該跨壓，驅(qū)動(dòng)一輸出電路產(chǎn)生輸出訊號(hào)，此輸出訊號(hào)對(duì)應(yīng)于 輸入訊號(hào)而在第二工作高/低電壓間變換；以及 根據(jù)該輸出訊號(hào)而反饋控制電容一端的電位。
11. 如權(quán)利要求IO所述的電位移轉(zhuǎn)方法，其中，該第一工作高/ 低電壓分別為正供應(yīng)電壓與0V。
12. 如權(quán)利要求IO所述的電位移轉(zhuǎn)電路，其中，該第二工作高/ 低電壓分別為0V與負(fù)供應(yīng)電壓。
全文摘要
本發(fā)明提出一種電位移轉(zhuǎn)電路，包含一個(gè)輸入級(jí)驅(qū)動(dòng)電路；一個(gè)電容，其第一端電連接于該輸入級(jí)驅(qū)動(dòng)電路的輸出端；一個(gè)輸出級(jí)驅(qū)動(dòng)電路，電連接于該電容的第二端；以及一個(gè)反饋拴鎖電路，電連接于該輸出級(jí)驅(qū)動(dòng)電路的輸出端與該電容第二端之間，以維持該電容第二端的電壓位準(zhǔn)。
文檔編號(hào)H03K19/0175GK101465641SQ20071016006
公開(kāi)日2009年6月24日 申請(qǐng)日期2007年12月21日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者呂建平, 朱冠任 申請(qǐng)人:立锜科技股份有限公司