專利名稱：復(fù)位裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及復(fù)位裝置，特別涉及根據(jù)輸入的電源電壓的大小輸出復(fù)位信 號(hào)的復(fù)位裝置。
背景技術(shù)：
目前已知，在^^載了觸發(fā)器(flip-flop)等CMOS邏輯電路的系統(tǒng)的電源 接通時(shí)，為防止輸出邏輯陷于不定狀態(tài)、裝置誤動(dòng)作，而根據(jù)電源電壓的遷移 來生成復(fù)位信號(hào)、進(jìn)行系統(tǒng)的初始設(shè)定的復(fù)位信號(hào)發(fā)生電路(例如參照專利文 獻(xiàn)l)。
圖7是表示現(xiàn)有技術(shù)的復(fù)位信號(hào)發(fā)生電路的圖。圖7中的復(fù)位信號(hào)發(fā)生 電路由N溝道MOS晶體管110、 120、電阻130、反相器150、 OR運(yùn)算器180、 RS觸發(fā)器190構(gòu)成。反相器150構(gòu)成為CMOS反相器，由P溝道MOS晶體 管160和N溝道MOS晶體管170組成。
在圖7中，當(dāng)從輸入端子施加電源電壓VDD時(shí)，如設(shè)N溝道MOS晶體 管110、 120的閾值電壓為VTH，則節(jié)點(diǎn)N1的電壓Vw成為VDD-2Vth，成 為通過電阻130的分壓。另一方面，由于使P溝道MOS晶體管160以及N溝 道MOS晶體管170的閾值分別和N溝道MOS晶體管110、 120—致，所以反 相器150的閾值電壓Vrai成為VDD/2。并且構(gòu)成為如果節(jié)點(diǎn)Nl的電壓VN1 比反相器150的閾值電壓VTH1高，則N溝道MOS晶體管170導(dǎo)通，輸出L 電平的復(fù)位信號(hào)；反之，如果節(jié)點(diǎn)Nl的電壓VN1比反相器150的閾值電壓 Vtw低，則P溝道MOS晶體管160導(dǎo)通，輸出H電平的復(fù)位信號(hào)。
圖8是說明與圖7的現(xiàn)有技術(shù)相對(duì)應(yīng)的復(fù)位信號(hào)發(fā)生電路的動(dòng)作的波形 圖。在圖8的上圖中，U表示電源電壓VDD的時(shí)間變化，Ls表示節(jié)點(diǎn)電壓 Vw的時(shí)間變化。另外，Vtw表示反相器150的閾值電壓。這里，反相器150 的閾值電壓VTH1以電源電壓VDD.的時(shí)間變化特性La的1/2的電壓值遷移， 在節(jié)點(diǎn)電壓VN1不超過反相器150的閾值電壓VTH1時(shí)，復(fù)位信號(hào)R輸出H電
平。并且，在節(jié)點(diǎn)電壓V^超過反相器150的閾值電壓VTw時(shí)，復(fù)位信號(hào)反 轉(zhuǎn)為L電平。另外，在輸出H電平的復(fù)位信號(hào)時(shí)，RS觸發(fā)器190被復(fù)位，在 輸出L電平的復(fù)位信號(hào)時(shí)，維持邏輯。
通過這樣的結(jié)構(gòu)，在電源電壓VDD成為N溝道MOS晶體管110、 120 的閾值電壓Vth的2倍的電壓前輸出H電平的復(fù)位信號(hào)。
專利文獻(xiàn)1特開平9—181586號(hào)公才艮

發(fā)明內(nèi)容
但是，在上述的專利文獻(xiàn)1記載的結(jié)構(gòu)中，在電源電壓中存在急劇變化 的情況下，反相器150有可能誤動(dòng)作。
圖9是用于說明現(xiàn)有技術(shù)的CMOS反相器150a的問題的圖。圖9 (a) 是表示現(xiàn)有的CMOS反相器150a的結(jié)構(gòu)的圖。在圖9(a)中，CMOS反相器 150a由P溝道MOS晶體管160a和N溝道MOS晶體管170a構(gòu)成，輸入VIN 作為共同的柵極而構(gòu)成，輸出Vout作為共同的漏極而構(gòu)成。N溝道MOS晶體 管170a的源極與接地線相連，P溝道MOS晶體管160a的源極與電源電壓線 VDD相連。CMOS反相器150a構(gòu)成為，在VIN上輸入H電平的電壓時(shí)，N 溝道MOS晶體管170a導(dǎo)通，輸出L電平；在VIN上輸入L電平的電壓時(shí)， P溝道MOS晶體管160a導(dǎo)通，輸出H電平。
考慮在這樣構(gòu)成的CMOS反相器150a上輸入圖9 (b)的電源電壓VDD 的情況。在圖9( b )的上部的圖中表示，以大體一定的電壓輸入電源電壓VDD, 但是電源電壓中有突發(fā)的電壓變化、急劇的電壓變化的情況。此時(shí)，如圖9(b) 的中部的圖中所示，CMOS反相器150a的輸入電壓VIN,通過電容耦合，追 隨電源電壓的急劇變化而上升。并且，在該值超過CMOS反相器150a的閾值 VtfVDD/2時(shí)，如圖9 (b)的下部的圖中所示，Vout本來必須維持輸出H電 平，但是產(chǎn)出受到一次超過閾值的VIN的影響而切換到L電平的現(xiàn)象。這樣， 在圖9(a)記載的結(jié)構(gòu)中，存在由于電源電壓的急劇變化，CMOS反相器150a 可能誤動(dòng)作這樣的問題。
因此，本發(fā)明的目的是提供一種即使在電源電壓中存在急劇變化的情況 下，CMOS反相器也不發(fā)生誤動(dòng)作，而穩(wěn)定地輸出復(fù)位信號(hào)的復(fù)位裝置。
為實(shí)現(xiàn)上述目的，第一發(fā)明作為輸入電源電壓、根據(jù)該電源電壓的大小
輸出復(fù)位信號(hào)的復(fù)位裝置，其特征在于，具有電源電壓監(jiān)視部(10)和復(fù)位信
號(hào)輸出部(20),電源電壓監(jiān)視部(10)具有比較器(13)，該比較器(13)輸 入根據(jù)所述電源電壓的大小而檢測到的檢測電壓、和成為所述復(fù)位信號(hào)的反相 基準(zhǔn)的基準(zhǔn)電壓，進(jìn)行所述檢測電壓和所述基準(zhǔn)電壓的比較，并輸出與比較結(jié) 果相對(duì)應(yīng)的輸出電壓，所述復(fù)位信號(hào)輸出部(20 )把從該電源電壓監(jiān)視部(10 ) 輸出的所述輸出電壓供給由CMOS構(gòu)成的反相器(21， 22， 23)，輸出所述復(fù) 位信號(hào)；在構(gòu)成所述反相器(21， 22, 23)的P溝道MOS晶體管(31, 32， 33)和電源電壓線(50)之間，和/或在N溝道MOS晶體管(41， 42, 43 ) 和接地線(51)之間設(shè)置阻抗單元(R4, R5)。由此，能夠調(diào)整切換CMOS 反相器的復(fù)位信號(hào)的輸出電平的切換電壓，即使電源電壓中存在急劇變化，也 能夠進(jìn)行不使輸出電平切換的設(shè)定。
第二發(fā)明的特征在于，在第 一發(fā)明的復(fù)位裝置中，所述阻抗單元是100 kn 以上3MQ以下的電阻元件(R4, R5)。由此，能夠使CMOS反相器的切換電 壓成為適當(dāng)范圍的值。
第三發(fā)明的特征在于，在第一或者第二發(fā)明的復(fù)位裝置中，設(shè)置了多級(jí) 所述反相器(21， 22, 23 )。由此，能夠任意組合CMOS反相器的切換電壓的 設(shè)定。
第四發(fā)明的特征在于，在第三發(fā)明的復(fù)位裝置中，所述復(fù)位信號(hào)輸出部 (20)，把在所述N溝道MOS晶體管(41)和所述接地線(51)之間設(shè)置所 述阻抗單元(R4)的反相器、和在所述P溝道MOS晶體管(32)和所述電源 電壓線(50)之間設(shè)置所述阻抗單元(R5)的反相器(22)設(shè)置為連續(xù)級(jí)。 由此，在把切換電壓設(shè)定得較大時(shí)，能夠分多級(jí)來設(shè)定CMOS反相器的切換 電壓。
此外，上述括號(hào)內(nèi)的參照符號(hào)，是為了易于理解而賦予的，不過是一個(gè) 例子，不限定于圖示的形態(tài)。
根據(jù)本發(fā)明，通過使用阻抗單元容易地調(diào)整復(fù)位裝置的CMOS反相器的 切換電壓，能夠4是供可以不受電源電壓變動(dòng)的影響，穩(wěn)定地輸出復(fù)位信號(hào)的復(fù) 位裝置。


圖l是表示應(yīng)用了本發(fā)明的復(fù)位裝置的實(shí)施例的電路圖。
圖2是用于說明CMOS反相器21的動(dòng)作的圖。 圖2 (a)是CMOS反相器21的放大圖。
圖2 (b)是表示電源電壓VDD和CMOS反相器21的輸入VIN、輸出 Vout的電壓波形的關(guān)系的圖。
圖3是表示在P溝道MOS晶體管32的源極和電源電壓線50之間插入電 阻R5的情況下的電阻值和切換電壓的關(guān)系的圖。
圖4是表示在N溝道MOS晶體管41的源極和接地線51之間插入電阻 R4的情況下的電阻值和切換電壓的關(guān)系的圖。
圖5是表示和圖1不同形態(tài)的復(fù)位裝置的CMOS反相器的圖。
圖6是表示圖5所示的CMOS反相器24的、電源電壓輸入端子VDD、 柵極輸入端子C、和輸出端子Vout的電壓波形的圖。
圖7是表示現(xiàn)有技術(shù)的復(fù)位信號(hào)發(fā)生電路的圖。
圖8是說明與圖7的現(xiàn)有技術(shù)相對(duì)應(yīng)的復(fù)位信號(hào)發(fā)生電路的動(dòng)作的波形圖。
圖9是用于說明現(xiàn)有技術(shù)的CMOS反相器150a的問題的圖。 符號(hào)說明
10電源電壓監(jiān)一見部；11恒流源；12齊納二4及管；13比較器；14、 41、 42、 43、 44、 110、 120、 170、 170aN溝道MOS晶體管；15反相輸入端子； 16同相輸入端子；20復(fù)位信號(hào)輸出部；21、 22、 23、 24、 150a CMOS反相 器；31、 32、 33、 34、 160、 160aP溝道MOS晶體管；50電源電壓線；51接 地線；130電阻；150反相器；1800R運(yùn)算器；190RS觸發(fā)器
具體實(shí)施例方式
下面參照

用于實(shí)施本發(fā)明的最佳方式。
圖1是表示應(yīng)用了本發(fā)明的復(fù)位裝置的實(shí)施例的電路圖。在圖1中，本 實(shí)施例的復(fù)位裝置具有電源電壓輸入端子VDD和接地輸入端子GND,構(gòu)成為 在電源電壓輸入端子VDD和接地輸入端子GND之間輸入施加電源電壓，從 輸出端子Vout輸出復(fù)位信號(hào)。本實(shí)施例的復(fù)位裝置，例如也可以應(yīng)用于復(fù)位 用IC(集成電路)等中。因此，復(fù)位信號(hào)輸出端子Vout,例如也可以連接CPU (未圖示)的復(fù)位信號(hào)輸入端子，作為CPU的復(fù)位用IC來使用。
在圖1中，本實(shí)施例的復(fù)位裝置大體分為電源電壓監(jiān)視部IO和復(fù)位信號(hào) 輸出部20。電源電壓監(jiān)視部10,是用于檢測基于在電源電壓輸入端子VDD 和接地輸入端子GND之間供給的電源電壓的檢測電壓，在監(jiān)視電源電壓大小 的同時(shí)進(jìn)行^r測電壓和基準(zhǔn)電壓的比較，輸出比較結(jié)果的電路部。復(fù)位信號(hào)輸 出部20，是用于根據(jù)從電源電壓監(jiān)視部IO輸出的比較結(jié)果，輸出復(fù)位信號(hào)或 者復(fù)位解除信號(hào)的電路部。
電源電壓監(jiān)視部IO由電阻RI、 R2、 R3、恒流源11、齊納二極管12、比 較器13、 N溝道MOS (Metal Oxide Semiconductor)晶體管14構(gòu)成。此外， 在本實(shí)施例的復(fù)位裝置中應(yīng)用的MOS晶體管，也可以使用MOSFET (MOS 型場效應(yīng)晶體管)。
電阻R1、 R2、 R3構(gòu)成分壓電路，根據(jù)電阻比，對(duì)在電源電壓輸入端子 VDD和接地輸入端子GND之間輸入的電壓進(jìn)行分壓，檢測用于和基準(zhǔn)電壓比 較的檢測電壓。在電阻Rl和電阻R2之間的A點(diǎn)檢測到的檢測電壓，被輸入 比較器(Comparator) 13的反相輸入端子15。
恒流源11根據(jù)輸入電壓而生成恒定電流。通過恒流源11生成的電流被 供給齊納二極管12。
齊納二極管12才艮據(jù)從恒流源11供給的電流而發(fā)生電壓。用該齊納二極 管發(fā)生的電壓作為基準(zhǔn)電壓，輸入比較器13的同相輸入端子16。即，也可以 說用恒流源11和齊納二極管12形成基準(zhǔn)電壓發(fā)生電路。
比較器13，在反相輸入端子15上輸入從分壓電鴻4企測到的A點(diǎn)的檢測 電壓，另外在同相輸入端子16上輸入用基準(zhǔn)電壓發(fā)生電路的齊納二極管12 發(fā)生的電壓，進(jìn)行檢測電壓和基準(zhǔn)電壓的比較。如設(shè)A點(diǎn)的檢測電壓為VA、 基準(zhǔn)電壓為VREF,則在檢測電壓VA比基準(zhǔn)電壓VREF高時(shí)，比較器13輸 出反相信號(hào)，反之在基準(zhǔn)電壓VREF比檢測電壓VA高時(shí)，比較器13輸出同 相信號(hào)。因此，例如比較器13，若檢測電壓VA比基準(zhǔn)電壓VREF高，則輸 出L電平的信號(hào)，若基準(zhǔn)電壓VREF比檢測電壓VA高，則輸出H電平的信 號(hào)。
對(duì)N溝道MOS晶體管14進(jìn)行設(shè)置，柵極連接比較器13的輸出端子，
漏極連接分壓電路的電阻R2和R3之間的B點(diǎn)，源極連接來自接地輸入端子 GND的接地線51。因此，如設(shè)定使得在比較器13的輸出是H電平時(shí)輸出0.7 V以上的電壓，N溝道MOS晶體管14導(dǎo)通，則此時(shí)B點(diǎn)的電位成為0V。
通過成為這樣的結(jié)構(gòu)，基于電源電壓的檢測電壓VA輸出復(fù)位信號(hào)的閾值 電壓，在檢測電壓VA比基準(zhǔn)電壓VREF高時(shí)，成為VA = VDD * (R2 + R3) / (Rl + R2 + R3)，在檢測電壓VA比基準(zhǔn)電壓VREF低時(shí)，成為VA = VDD * Rl / (Rl + R2),能夠在閾值電壓中設(shè)置滯后。
此外，在本實(shí)施例中，成為了針對(duì)基于電源電壓的檢測電壓的復(fù)位信號(hào) 發(fā)生閾值設(shè)置滯后電壓的結(jié)構(gòu)，但是也可以不特別設(shè)置滯后電壓，使用基于相 同分壓的檢測電壓和基準(zhǔn)電壓進(jìn)行比較。在電源電壓監(jiān)視部10中，只要通過 和基準(zhǔn)電壓的比較能夠判定電源電壓是否超過發(fā)生或者解除復(fù)位信號(hào)的閾值
下面進(jìn)行復(fù)位信號(hào)輸出部20的說明。復(fù)位信號(hào)輸出部20由3級(jí)CMOS (Complementary MOS )反相器21、 22、 23構(gòu)成。此外，在圖1中，用3級(jí) CMOS反相器21、 22、 23構(gòu)成，但是例如可以用1級(jí)構(gòu)成，也可以用5級(jí)構(gòu) 成。另外，如果取得和電源電壓監(jiān)視部10的信號(hào)的反相、同相的一致，則也 可以設(shè)置偶數(shù)級(jí)。
CMOS反相器21、 22、 23分別通過P溝道MOS晶體管31、 32、 33和N 溝道MOS晶體管41、 42、 43的組合而構(gòu)成。CMOS反相器21、 22、 23,分 別連接P溝道MOS晶體管31、 32、 33以及N溝道MOS晶體管41、 42、 43 的柵極以及漏極，具有相同的輸入端子那樣來構(gòu)成。
另一方面，P溝道MOS晶體管31、 32、 33的源極分別連接至在電源電 壓輸入端子VDD上連接的電源電壓線50。另外，N溝道MOS晶體管41、 42、 43的源極分別連接至在接地輸入端子GND上連接的接地線51。而且，在N 溝道MOS晶體管41和接地線51之間設(shè)置作為阻抗單元的電阻R4，在P溝 道MOS晶體管32和電源電壓線50之間也設(shè)置作為阻抗單元的電阻R5。
CMOS反相器21、 22、 23構(gòu)成為，在棚-極上輸入L電平的輸入信號(hào)時(shí)， P溝道MOS晶體管31、 32、 33導(dǎo)通，N溝道MOS晶體管41、 42、 43不導(dǎo) 通，從漏極輸出H電平的電壓；反之，在柵極上輸入H電平的輸入信號(hào)時(shí)，P
溝道M0S晶體管31、 32、 33不導(dǎo)通，N溝道MOS晶體管41、 42、 43導(dǎo)通， 從漏極輸出L電平的輸出信號(hào)。因此，CMOS反相器21、 22、 23分別對(duì)于輸 入信號(hào)輸出反相信號(hào)，構(gòu)成為反相器。此外，P溝道MOS晶體管31、 32、 33 和N溝道MOS晶體管41、 42、 43優(yōu)選使用同一種類的FET構(gòu)成，以便分別 在相同的切換電壓下進(jìn)行導(dǎo)通(ON) 截止(OFF)切換。
這里考慮各個(gè)CMOS反相器21、 22、 23。圖2是用于進(jìn)行CMOS反相 器21的動(dòng)作說明的圖，圖2 (a)是圖1中的CMOS反相器21的放大圖。
在圖2(a)中，如上所述，CMOS反相器21,在P溝道MOS晶體管31 和N溝道MOS晶體管41中，連接二者的柵極以及漏極來構(gòu)成輸入端子以及 輸出端子， 一體化構(gòu)成。而且，在N溝道MOS晶體管41的源極和接地線51 之間具有作為阻抗單元的電阻R4。
在圖2 (a)中，因?yàn)樵赑溝道MOS晶體管31和電源電壓線50之間不 設(shè)置任何阻抗單元，僅在N溝道MOS晶體管41的源極和接地線51之間設(shè)置 了電阻R4,所以當(dāng)比較VIN—電源電壓線50之間的阻抗、和VIN—接地線 51之間的阻抗時(shí)，VIN—接地線51之間的阻抗比VIN—電源電壓線50之間的 阻抗高。因此，VIN—電源電壓線50之間比VIN—接地線51之間容易流過電 流，切換P溝道MOS晶體管31和N溝道MOS晶體管41的導(dǎo)通 截止的切 換電壓的大小變大。
圖2 (b)是表示在圖2 (a)的電路結(jié)構(gòu)中，電源電壓輸入端子VDD和 CMOS反相器21的輸入端子VIN和輸出端子Vout的電壓波形的關(guān)系的圖。
在圖2 (b)中，電源電壓輸入端子VDD的電壓波形表示，輸入電源電 壓超過復(fù)位信號(hào)的閾值，處于解除復(fù)位狀態(tài)的狀態(tài)。這里，考慮存在輸入產(chǎn)生 噪聲那樣的急劇電壓變化的電壓波形、電壓升高的地方的情況。
此時(shí)，如圖2 (b)所示，VIN受電源電壓VDD的急劇電壓變化影響， 在相同時(shí)刻VIN的電壓也升高。這里，如在圖9中說明的那樣，當(dāng)保持Vth-VDD / 2的狀態(tài)不變時(shí)，有急劇電壓變化的地方超過了 CMOS反相器21的切 換電壓的閾值，從L電平暫時(shí)切換到H電平，但是在圖2(b)中，因?yàn)榍袚Q 電壓的閾值Vth升高，所以保持L電平不進(jìn)行切換。因此，輸出電壓Vout也 不變，能夠保持H電平。
這樣，通過用電阻R4調(diào)整CMOS反相器21的輸入端子VIN和電源電 壓線50之間以及和接地線51之間的阻抗，調(diào)整CMOS反相器21的導(dǎo)通 截 止的切換電壓，即使在電源電壓中有急劇的電壓變化，也能夠構(gòu)成不受其影響 的穩(wěn)定的反相器電路。
此外，在圖2中說明了提高切換電壓的情況，但是像圖1的CMOS反相 器22那樣，如果在P溝道MOS晶體管32和電源電壓線50之間設(shè)置作為阻 抗單元的電阻R5，則能夠降低CMOS反相器22的導(dǎo)通.截止的切換電壓。 因此，即使由于急劇的電壓變化，H電平的輸入電壓VIN稍稍下降，也能夠 維持H電平的輸入，作為輸出，穩(wěn)定地輸出L電平的輸出信號(hào)。
另外，在圖1中，CMOS反相器21在N溝道MOS晶體管41和接地線 51之間設(shè)置電阻R4, CMOS反相器22在P溝道MOS晶體管32和電源電壓 線50之間設(shè)置電阻R5，成為分別在線上連續(xù)設(shè)置2級(jí)阻抗單元的形式。這在 CMOS反相器21的輸入信號(hào)是H電平時(shí)反相輸出L電平的輸出信號(hào)，此時(shí)， 后一級(jí)的CMOS反相器22把L電平作為輸入信號(hào)，反相輸出H電平的信號(hào)， 因此雙方對(duì)于電源電壓的輸入，對(duì)于同方向(增加方向)的電壓變化成為穩(wěn)定 的多級(jí)結(jié)構(gòu)。這樣，不僅單純提高CMOS反相器21的切換電壓，而且通過降 低后一級(jí)的CMOS反相器22的切換電壓，能夠分兩級(jí)應(yīng)對(duì)電源電壓的急劇變 化。
此外，在圖1中第三級(jí)的CMOS反相器23不具有電阻。這樣，可以不在 全部CMOS反相器21、 22、 23中設(shè)置電阻，而在必要的級(jí)中設(shè)置電阻來調(diào)整 切換電壓。當(dāng)然，反之也可以在全部CMOS反相器21、 22、 23中設(shè)置電阻。
下面說明本實(shí)施例的復(fù)位裝置中使用的CMOS反相器21 、 22的電阻大小 和切換電壓的關(guān)系。
圖3是表示例如圖1的CMOS反相器22那樣，在P溝道MOS晶體管32 的源極和電源電壓線50之間插入電阻R5的情況下的電阻值和切換電壓的關(guān) 系的圖。在圖3中，橫軸表示電阻值[KQ]，縱軸表示切換電壓[V]。
在圖3中，當(dāng)電阻值比100kQ小時(shí)，通過電阻值的變化引起的切換電壓 的變化的比率大，但是從100kQ以上的電阻值起，切換電壓的變化比率變小， 穩(wěn)定下來。相對(duì)于電阻值的變化比率，當(dāng)切換電壓變化過大時(shí)，電阻R5的影
響過大，難于在實(shí)際的電路中使用。因此，在圖3中，理想的是對(duì)于R5使用 電阻值在100 kQ以上的、比較穩(wěn)定的區(qū)域的電阻值。例如，在P溝道MOS 晶體管32的源極和電源電壓線50之間插入的電阻R5的電阻值，理想的是在 100kn以上3MQ以下的范圍，更理想的是在150kQ以上2MQ以下。并且， 進(jìn)一步理想的是在200 kQ以上1 MQ以下的范圍，300 kH左右的在250 kQ 以上3 5 0 kQ以下的范圍最佳。
圖4是表示例如圖1的CMOS反相器21那樣，在N溝道MOS晶體管 41的源極和接地線51之間插入電阻R4的情況下的電阻值和切換電壓的關(guān)系 的圖。和圖3同樣，橫軸表示電阻值[KQ]，縱軸表示切換電壓[V]。
在圖4中，圖3描繪向右下方的特性、圖4描繪向右上方的特性這一點(diǎn) 和圖3不同，但是當(dāng)電阻值比100 ldl小時(shí)，相對(duì)于電阻值的變化的切換電壓 的變化比率大，當(dāng)電阻值在100 ld2以上時(shí)，相對(duì)于電阻值的變化的切換電壓 的變化比率變小這一點(diǎn)相同。在這種情況下，相對(duì)于電阻值的變化，當(dāng)切換電 壓變化過大時(shí)，也難以應(yīng)用于實(shí)際的電路，所以電阻R4的電阻值理想的是在 100 kQ以上。因此，例如在N溝道MOS晶體管41的源極和接地線51之間 插入的電阻R4的電阻值，理想的是在100kQ以上3MQ以下的范圍，更理想 的是在150kQ以上2MQ以下。并且，進(jìn)一步理想的是在200kQ以上1 MQ 以下的范圍，300 m左右的在250 kQ以上350m以下的范圍最佳。
這樣，在本實(shí)施例的復(fù)位裝置中使用的CMOS反相器21、 22的切換電壓 調(diào)整用阻抗R4、 R5的電阻值，為了調(diào)整反相器的切換電壓的用途，理想的是 在從幾百kQ到幾MQ的范圍內(nèi)。
圖5表示本實(shí)施例的和圖1不同形態(tài)的復(fù)位裝置的CMOS反相器24。
在圖5中，CMOS反相器24,在其輸入端子的前級(jí)具有R6和電容器Cl 的時(shí)間常數(shù)電路這一點(diǎn)和圖1以及圖2表示的形態(tài)不同。再有，圖5的CMOS 反相器24，在P溝道MOS晶體管34和電源電壓線50之間、和在N溝道MOS 晶體管44和接地線51之間分別設(shè)置了電阻R7以及R8這一點(diǎn)和圖1以及圖2 的形態(tài)不同。
在圖5中，通過在CMOS反相器24的輸入的前級(jí)插入時(shí)間常數(shù)電路，即 使VDD以方波輸入，輸入到CMOS反相器24的輸入端子的電壓也成為輸入
上升中有時(shí)間延遲的電壓波形。
這里使用圖6說明圖5的CMOS反相器24的動(dòng)作。圖6是表示圖5所示 的CMOS反相器24的電源電壓輸入端子VDD、棚-極輸入端子C、和輸出端 子Vout的電壓波形的圖。橫軸表示時(shí)間，縱軸表示電壓的大小。圖6(a)、圖 6 (b)、圖6 (c)分別是表示電源電壓輸入端子VDD、 ^^極輸入端子C、輸出 端子Vout相對(duì)于時(shí)間變化的電壓波形變化的圖。
在圖6中，如圖6(a)所示，在t-t0時(shí)，若在電源電壓輸入端子VDD 上輸入電壓，則CMOS反相器24的柵極輸入端子C的輸入電壓如圖6(b) 所示慢慢上升。這里，當(dāng)把CMOS反相器24的切換電壓設(shè)定為VI時(shí)，切換 時(shí)刻成為t-tl。因此，Vout的l命出時(shí)刻，如圖6(c)所示，成為t-tl的時(shí) 刻。
另一方面，當(dāng)把CMOS反相器24的切換電壓設(shè)定為V2時(shí)，如圖6(b) 所示，t = t2的時(shí)刻成為切換時(shí)刻。因此，Vout也如圖6 (c)所示，在t-t2 的時(shí)刻被輸出。
這樣，在具有CR時(shí)間常數(shù)電路的CMOS反相器24中，通過調(diào)整、變更 設(shè)定相對(duì)于輸入電壓的切換電壓，能夠調(diào)整輸出信號(hào)Vout的輸出時(shí)刻。
返回圖5，說明和其結(jié)構(gòu)的關(guān)系。在圖5中，通過在P溝道MOS晶體管 34和電源線50之間設(shè)置的電阻R7、以及在N溝道MOS晶體管44和接地線 51之間設(shè)置的電阻R8雙方，來調(diào)整CMOS反相器24的切換電壓。這是因?yàn)?在圖1以及圖2的結(jié)構(gòu)中，簡單地升降切換電壓即已足夠，所以在一方的MOS 晶體管和線之間插入電阻即已足夠，但是為了也調(diào)整輸出時(shí)刻，需要更準(zhǔn)確地 設(shè)定切換電壓的上下變動(dòng)的比率，以兩側(cè)的電阻比進(jìn)行定量調(diào)整，調(diào)整變得容 易而且準(zhǔn)確。此外，若提高電阻R7的值，則切換電壓降低，若提高電阻R8 的值，則切換電壓降低，這點(diǎn)和圖1以及圖2中的說明相同。
這樣，像本實(shí)施例的CMOS反相器24那樣，在也使用CR時(shí)間常數(shù)電路 的情況下，通過調(diào)整CR時(shí)間常數(shù)和CMOS反相器24的切換時(shí)間的關(guān)系，也 能夠調(diào)整輸出電壓信號(hào)Vout的切換時(shí)間。
以上詳細(xì)說明了本發(fā)明的優(yōu)選實(shí)施例，但是本發(fā)明不限于上述實(shí)施例， 可以在不超出本發(fā)明的范圍的情況下對(duì)上述實(shí)施例進(jìn)行各種變形以及置換。
權(quán)利要求
1.一種復(fù)位裝置，其輸入電源電壓，根據(jù)該電源電壓的大小輸出復(fù)位信號(hào)，其特征在于，具有電源電壓監(jiān)視部和復(fù)位信號(hào)輸出部，電源電壓監(jiān)視部具有比較器，該比較器輸入根據(jù)所述電源電壓的大小檢測到的檢測電壓、和成為所述復(fù)位信號(hào)的反相基準(zhǔn)的基準(zhǔn)電壓，進(jìn)行所述檢測電壓和所述基準(zhǔn)電壓的比較，并輸出與比較結(jié)果對(duì)應(yīng)的輸出電壓，復(fù)位信號(hào)輸出部把從該電源電壓監(jiān)視部輸出的所述輸出電壓供給由CMOS構(gòu)成的反相器，輸出所述復(fù)位信號(hào)，在構(gòu)成所述反相器的P溝道MOS晶體管和電源電壓線之間，和/或在N溝道MOS晶體管和接地線之間設(shè)置了阻抗單元。
2. 根據(jù)權(quán)利要求1所述的復(fù)位裝置，其特征在于， 所述阻抗單元是100 kQ以上3 MQ以下的電阻元件。
3. 根據(jù)權(quán)利要求1或2所述的復(fù)位裝置，其特征在于， 設(shè)置了多級(jí)的所述反相器。
4. 根據(jù)權(quán)利要求3所述的復(fù)位裝置，其特征在于，所述復(fù)位信號(hào)輸出部，把在所述N溝道MOS晶體管和所述接地線之間 設(shè)置所述阻抗單元的反相器、以及在所述P溝道MOS晶體管和所述電源電壓 線之間設(shè)置所述阻抗單元的反相器設(shè)置為連續(xù)級(jí)。
全文摘要
本發(fā)明提供一種即使在電源電壓中有急劇變化，CMOS反相器也不發(fā)生誤動(dòng)作，穩(wěn)定地輸出復(fù)位信號(hào)的復(fù)位裝置。作為輸入電源電壓、根據(jù)該電源電壓的大小輸出復(fù)位信號(hào)的復(fù)位裝置，具有電源電壓監(jiān)視部和復(fù)位信號(hào)輸出部。電源電壓監(jiān)視部具有比較器，其輸入根據(jù)所述電源電壓的大小檢測到的檢測電壓、和成為所述復(fù)位信號(hào)的反相基準(zhǔn)的基準(zhǔn)電壓，進(jìn)行所述檢測電壓和所述基準(zhǔn)電壓的比較，輸出與比較結(jié)果對(duì)應(yīng)的輸出電壓。所述復(fù)位信號(hào)輸出部把從該電源電壓監(jiān)視部輸出的所述輸出電壓供給由CMOS構(gòu)成的反相器，輸出所述復(fù)位信號(hào)，在構(gòu)成所述反相器的P溝道MOS晶體管和電源電壓線之間，和/或在N溝道MOS晶體管和接地線之間設(shè)置阻抗單元R4、R5。
文檔編號(hào)H03K17/22GK101174827SQ20071016708
公開日2008年5月7日 申請(qǐng)日期2007年10月31日 優(yōu)先權(quán)日2006年11月2日
發(fā)明者安部修平 申請(qǐng)人:三美電機(jī)株式會(huì)社